【課題】電気機器において、電源投入時に生じ得るヘッドホンからのポップ音出力を抑え、しかも、そのポップ音出力抑制に必要な電力を減らす。
【解決手段】電気機器１は、ヘッドホンプラグ２が抜き差しされるヘッドホンジャック３と、メインＩＣ４と、ヘッドホンジャック３による音声信号出力をミュートするミュート回路７とを備える。メインＩＣ４及びミュート回路７は電気機器１の電源が未投入であっても給電され、メインＩＣ４は、ヘッドホンプラグ２が差し込まれているときにはミュート回路７を駆動し、ヘッドホンプラグ２が差し込まれていないときにはミュート回路７を駆動しない。ヘッドホンプラグ２差込時のミュート回路７の駆動により、電源投入時に生じ得るポップ音出力を抑えることができる。また、ミュート回路７はヘッドホンプラグ２が差し込まれていないときには駆動しないので、ポップ音出力抑制に必要とされる電力を低減することができる。 （もっと読む）

【課題】変換利得のばらつきを極めて小さく抑制された周波数変換回路を実現する。
【解決手段】入力電圧信号を電流信号に変換するＧＭアンプ１０と、該変換して得られた電流信号をローカル信号でミキシングして周波数変換を行うスイッチング回路部（ミキサ）２０と、該周波数変換によって得られた電流信号を電圧信号に変換するＩＶ変換部（ＩＶ変換アンプ）３０と、ＧＭアンプ１０へバイアス電圧を供給するバイアス回路（ＧＭ校正回路）４０と、を備えＧＭ校正回路４０は、ＧＭアンプ１０に用いるトランジスタとそのサイズあたりの相互コンダクタンスを同一としたトランジスタを用いたレプリカアンプを内部に有し、該レプリカアンプに、抵抗と第１電流源からの電流との積に相当するＤＣ電圧を入力し、該レプリカアンプからの電流出力が所定値になるように、該レプリカアンプの電圧バイアスを設定し、抵抗の分割点の電圧をＧＭアンプ１０に供給する。 （もっと読む）

【課題】誤差増幅器における、受動素子の定数のばらつきに起因する帰還回路の定数のばらつきを抑制する。
【解決手段】誤差増幅器における帰還回路の定数が、受動素子の定数だけでなく、能動素子の利得にも依存して決定される構成にする。この誤差増幅器は、能動素子である電圧電流変換器２０を含む構成である。また、第１の端子１１、第２の端子１３、オペアンプ１６、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第１乃至第５のトランジスタ、第１の電流源１４および第２の電流源１５を一体の集積回路とし、コンデンサＣ１を外付けしてもよい。 （もっと読む）

【課題】ＡＴＣ回路を不要とし、かつ受信感度特性に優れたバースト光受信器を得る。
【解決手段】バースト光受信器１において、光バースト信号を電流信号に変換する受光素子２と、電流信号を電圧信号に変換する差動型トランスインピーダンスアンプ回路３と、差動型トランスインピーダンスアンプ回路３からの電圧信号を識別する差動型識別回路４と、一端が電源に接続され他端が受光素子２のカソードに接続された誘導性素子６２と、一端が受光素子２のアノードに接続され他端がＧＮＤに接続された誘導性素子６１と、一端が誘導性素子６２と受光素子２との接続端に接続され他端が差動型トランスインピーダンスアンプ回路３に接続された容量性素子５２と、一端が誘導性素子６１と受光素子２との接続端に接続され他端が差動型トランスインピーダンスアンプ回路３に接続された容量性素子５１と、を備える。 （もっと読む）

【課題】待機電流を抑制することによって、低消費電力のスイッチトキャパシタ型積分器を実現する。
【解決手段】φ１において入力信号の電荷をサンプリングするサンプルキャパシタＣ１と、φ２においてサンプルキャパシタＣ１の電荷を仮想ノード４を介して累積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１，ＭＮ１と、主トランジスタＭＰ１，ＭＮ１のゲート端子と仮想接地ノード４の間に挿入された校正キャパシタＣ３，Ｃ４と、φ１において校正キャパシタＣ３，Ｃ４に対して、仮想ノード４が基準電位Ｖｃｍにあるときの主トランジスタＭＰ１，ＭＮ１のゲート・ソース間電圧が略閾値電圧となる電位差が生じるように電荷を供給する校正装置１２と、を有する。 （もっと読む）

【課題】ＰＳＲＲが改良された低ドロップアウト線形レギュレータを提供する。
【解決手段】ＬＤＯは、差動増幅器と調整されたカレントミラーとを結合し、それぞれ差分信号を受信するように構成された２つのノードを有する。調整されたカレントミラーは、差分信号をシングルエンド信号に変換および増幅するように構成される。ＬＤＯは、周波数補償用に構成された第１のコンデンサを有し、第１のコンデンサは、第１の段と第２の段との間に結合される。ＬＤＯは、第１のカスコード回路の容量性負荷を平衡化するための第２のコンデンサを有し、第２のコンデンサは、第１の段と電源電圧との間に結合される。第１のカスコード回路は、電源電圧の変動によって生じるコンデンサの入出力間の差電圧を抑制するように構成される。ＬＤＯは、差動増幅器の電源の変動を抑制するように構成された第２のカスコード回路を有する。 （もっと読む）

【課題】差動信号生成回路におけるＳ／Ｎ比の改善を図ること。
【解決手段】差動信号生成回路３１は、入力されたＲＦ信号を増幅するソース接地回路３１１と、増幅されたＲＦ信号の差動信号ＲＦ_＋，ＲＦ₋を生成するドレイン接地回路３１２と、生成された差動信号ＲＦ_＋，ＲＦ₋の位相差を調整する容量部３１３とを備えて構成される。また、ドレイン接地回路３１２における第１の抵抗Ｒ１及び第２の抵抗Ｒ２によって、差動信号ＲＦ_＋，ＲＦ₋の振幅が同じとなるとともに、容量部３１３によって、差動信号ＲＦ_＋，ＲＦ₋の位相差がほぼ１８０度となるように調整される。 （もっと読む）

【課題】必要な線形性を満たし、電力消費を抑え、トランスコンダクタンスを任意の値に変更でき、高周波で動作し、低電源電圧で動作し、出力電流を独立に設定できる電圧−電流変換回路を提供する。
【解決手段】入力電圧を電流に変換すると共に出力電流を変化させる電圧−電流変換本体回路と、電圧−電流変換本体回路の出力電流を増幅する電流増幅回路と、バイアス電流及び増幅率に応じて適切な電流を出力から引く電流源と、GM及び電流増幅回路の出力を独立して設定可能なバイアス電流を生成するバイアス回路と、を備えた。 （もっと読む）

【目的】高利得であり且つ高速動作が可能な差動増幅器を提供することを目的とする。
【構成】第１及び第２入力端子に夫々入力された信号同士の差分を表す信号及びその位相反転信号を夫々第１及び第２出力端子を介して出力する差動増幅器に、オン状態時に第１入力端子及び第２出力端子同士を短絡する第１スイッチング素子と、オン状態時に第２入力端子及び第１出力端子同士を短絡する第２スイッチング素子と、オン状態時に第１及び第２出力端子同士を短絡する第３スイッチング素子と、を設ける。この際、第１及び第２スイッチング素子を共にオフ状態に設定しつつ第３スイッチング素子を所定期間だけオン状態に設定した後、第３スイッチング素子をオフ状態に切り替えると共に第１及び第２スイッチング素子を共にオン状態に切り替える。 （もっと読む）

電圧制御発振器（ＶＣＯ）に対するＲＦバッファ回路は、出力電圧波形の位相を選択的にフリップするために、ダイナミックバイアス回路を含んでいる。ＣＭＯＳインプリメンテーションにおいて、ＰＭＯＳ／ＮＭＯＳペアは、出力パス内に採用される。ハイ（電圧）スイングモード状態の最中に、出力の位相は、出力波形がＰＭＯＳ／ＮＭＯＳペアのゲートに出現する電圧に対して同相となるようにフリップされる。本技術は、それによって、ゲート−ドレイン間電圧を減少させ、低位相ノイズ及び低消費電力にしたがった構成内のＭＯＳデバイスの改善された信頼性を許容する。
（もっと読む）

第１及び第２のアクティブトランジスタを有するクラスＡＢ増幅器に対してバイアス電圧を発生する技術。ダイオード結合された第１のトランジスタは第１の電流をサポートし、第１のトランジスタのゲート電圧は第１のアクティブトランジスタのゲート電圧に結合される。第１の電流は第２の電流及び第２のトランジスタによってサポートされる第１の補助電流に分割され、第２のトランジスタはクラスＡＢ増幅器のコモンモード出力電圧でバイアスされる。第１の補助電流は第３のトランジスタによってサポートされる第３の電流に結合され、第３のトランジスタは第２のアクティブトランジスタの特性を複製する。第３のトランジスタのドレイン電圧をコモンモード出力電圧に近づけるように設定する技術が与えられる。技術は、クラスＡＢ増幅器内のＮＭＯＳ及び／又はＰＭＯＳアクティブトランジスタに対するバイアス電圧を与えるために用いられる。
（もっと読む）

【課題】安価な構成でフィードバック動作が行われる信号増幅回路を提供する。
【解決手段】本発明に係る信号増幅回路１００は、入力信号DIN1を増幅してアナログの出力信号AOUTを生成する増幅部１０と、入力信号DIN1に基づいて出力信号AOUTが基準値Vrefに到達すべき基準タイミングを特定し、当該基準タイミングにおいて、出力信号AOUTと基準値Vrefとを比較し、その比較結果に応じて、増幅部１０のゲインを制御するゲイン制御信号Ｇを生成して増幅部１０における入力信号補正部１２へ帰還させるフィードバック部２０と、を具備する。 （もっと読む）

【課題】非反転入力端子の電圧が変化した場合でも、出力トランジスタに流れる電流を一定にすることができる、差動増幅器を提供する。
【解決手段】非反転入力端子１４３と、反転入力端子１４４と、Ｐ型ＭＯＳトランジスタ１０７及び１０８とＮ型ＭＯＳトランジスタ１０１及び１０２と定電流源１２１とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０３及び１０４とＮ型ＭＯＳトランジスタ１１３及び１１４と定電流源１２２とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０７及び１０８に電流を流す定電流源１２４とで構成される相補型フォールデッドカスコード増幅回路に、さらにＰ型ＭＯＳトランジスタ１０７及び１０８に電流を流す電流制御回路である、定電流源１２３とＮ型ＭＯＳトランジスタ１０５を備え、相補型差動対の負荷であるカスコード増幅回路に流れる電流を、非反転入力端子の電圧によって制御する構成とした。 （もっと読む）

本願では、スイッチング増幅器（１２０）のためのパルス幅変調を実施するための装置および方法が説明される。一実施形態において、装置は、サンプリング信号（２０８）を生成するためのサンプリング信号生成器（２０２）と、サンプリング信号生成器（２０２）に動作可能に結合された変調部（１０２）とを含む。変調部（１０２）は、サンプリング信号（２０８）と差動入力信号（２２０−１および２２０−２）とに基づいて、少なくとも１つの差動パルス幅変調波形が差動入力信号（２２０−１および２２０−２）のすべての値において所定の非ゼロの最小パルス幅に等しいデューティサイクルを有するように差動パルス幅変調波形を生成する。
（もっと読む）

【課題】簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にする。
【解決手段】本発明に係るＤ級増幅回路１００は、入力信号AINに応じて第１状態と第２状態とが切り替えられる。第１状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。第２状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。 （もっと読む）

【課題】トラックモード時の歪み特性を悪化させることなくアクイジション時間を短縮する。
【解決手段】出力電圧を入力電圧に追従させるトラックモードと、出力電圧を保持するホールドモードとを切り替え可能なスイッチトエミッタフォロワ回路であって、ベースに入力電圧端子とスイッチを介して定電流源が接続され、エミッタに出力電圧端子と可変電流源とが接続され、コレクタに電源電圧が印加されるトランジスタと、一端に電源電圧が印加され、他端が出力電圧端子に接続された容量と、スイッチと可変電流源の電流値を制御する制御部とを備え、制御部は、ホールドモードからトラックモードへの切り替えの際に、スイッチをオフからオンに切り替えるとともに、可変電流源の電流値を０から第１に切り替え、所定の時間経過後に、電流値を第１の値よりも大きな第２の値に切り替える。 （もっと読む）

【課題】プロセスミスマッチ等によるサンプルごとの検出電圧レベルのばらつきを低減させることができ、高速動作を行うことが可能な検出回路を提供する。
【解決手段】１対のシリアルデータ信号の一方が反転入力端に入力され、他方が非反転入力端に入力される第１検出用レシーバ回路と、１対のシリアルデータ信号の一方が非反転入力端に入力され、他方が反転入力端に入力される第２検出用レシーバ回路と、第１検出用レシーバ回路及び第２検出用レシーバ回路の各出力信号に基づいて、入力検出及び切断検出の少なくとも一方を行う検出回路とを備え、第１検出用レシーバ回路及び第２検出用レシーバ回路は、それぞれ第１差動入力回路及び第１負荷回路を含む差動増幅回路と、差動増幅回路の閾値に設ける第１オフセット制御回路とを有し、第１負荷回路はドレインが独立でゲートを共通とし、ゲートに所定の電圧が印加される１対のＭＯＳトランジスタを含んで構成される。 （もっと読む）

増幅器回路は、入力ノードを有し、入力ノードで受信される入力信号を増幅する。増幅器回路は、出力ノードと、入力ノードと出力ノードとの間に接続されるフィードバック抵抗と、フィードバック抵抗に沿った点で相互コンダクタンス電流を投入するよう配置される相互コンダクタンス回路とを更に有する。相互コンダクタンス回路は、相互コンダクタンス電流が投入されるフィードバック抵抗に沿った点を変更するよう構成される。

（もっと読む）

【課題】回路規模、消費電流が大きかった。
【解決手段】第１の電流経路は入力信号に応じて第１の電流を流す第１のトランジスタを有し、前記第２の電流経路は前記第１の電流に応じて前記第１の電流と逆相の第２の電流を流す第２のトランジスタと第１の抵抗と前記第１の抵抗の一端に接続され前記第１の抵抗の他端が制御端子に接続される第３のトランジスタとを有し、前記第３の電流経路は出力端子と前記入力信号に応じて前記第１の電流と同相の電流を流す第４のトランジスタと前記第１の抵抗と前記第３のトランジスタとの間の第１のノードの電位に応じて前記第２の電流と同相の電流を流す第５のトランジスタと、を有するプッシュプル増幅回路。 （もっと読む）

装置は、共通のＤＣ電流によってバイアスされ、入力信号から増幅された出力信号を発生するように適応されたカスケードの増幅ステージを含む。第１の増幅ステージは、入力電圧信号を実質的に２倍にするルーティングネットワークと、入力電圧信号から第１の電流信号を発生する第１の相互コンダクタンスゲインステージとを含む。第２の増幅ステージは、第１の電流信号を第２の電圧信号に変換する共振器と、第１の電流信号から第２の電流信号を発生する第２の相互コンダクタンスステージとを含む。第３の増幅ステージは、第２の電流信号から第３の電流信号を発生する電流ゲインステージと、第３の電流信号が流れて出力信号を発生する負荷とを含む。
（もっと読む）