【課題】略１０ＧＨｚ以上の準ミリ波帯、ミリ波帯以上で１つの電源を用いて安定的に動作する高周波増幅回路を提供する。
【解決手段】高周波トランジスタ１０１は、ゲート端子１０２側が入力端子１０５に接続され、ドレイン端子１０３側が出力端子１０６に接続されている。２つのソース端子１０４には、ランド１０７を介して抵抗１１１とコンデンサ１１２からなるセルフバイアス回路１１０が接続されている。抵抗１１１及びコンデンサ１１２の他端は、それぞれランド１０８ａ、１０８ｂ及びスルーホール１０９ａ、１０９ｂを介して接地されている。ランド１０８（１０８ａ、１０８ｂ）上における抵抗１１１及びコンデンサ１１２との接続点からスルーホール１０９（１０９ａ、１０９ｂ）までの距離Ｄが好適に調整されている。 （もっと読む）

【課題】
高周波パワーアンプの試験工程のコストを低減する。
【解決手段】
高周波パワーアンプは，インダクタを有する入力整合回路と，前記入力整合回路を通過した入力信号を増幅する増幅トランジスタと，入力整合回路内のインダクタに第１の試験スイッチにより接続されるキャパシタと，インダクタに第２の試験スイッチを介して第１の基準電圧との間に設けられた負性抵抗用トランジスタと，第２の基準電圧とインダクタとの間に設けられた電流源トランジスタとを含む試験用回路とを有し，試験時に第１，第２の試験スイッチ及び電流源トランジスタが導通してインダクタと試験用回路とで高周波発振器が構成され，通常動作時に第１，第２の試験スイッチ及び前記電流源トランジスタが非導通になる。 （もっと読む）

【課題】電源電圧が比較的小さい場合においても、性能劣化を起こさず、かつオーバードライブリカバリ可能な差動増幅回路を得る。
【解決手段】第１の出力部であるノードＮ１と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ１及びＭＰ３が互いに並列に介挿され、第２の出力部であるノードＮ２と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ２及びＭＰ４が互いに並列に介挿される。レプリカ回路４及びコンパレータ５によって、入力電圧Ｖinと基準電圧Ｖrefとの入力電位差が“０”のバランス状態時の出力電圧Ｖoutｐ及びＶoutｎは共に基準出力コモン電圧Ｖoutcm_idealに設定される。電源電圧Ｖddと出力コモン電圧Ｖoutcmとの電位差がダイオード接続されたＰＭＯＳトランジスタＭＰ１及びＭＰ２の閾値電圧Ｖthよりも低い値となるように、レプリカ回路４の基準出力コモン電圧Ｖoutcm_idealを設定する。 （もっと読む）

【課題】入力容量および雑音を小さくした半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、入力信号が入力される入力端子と出力信号が出力される出力端子とを有する増幅器と、バイアス電流を生成する第１のトランジスタを有し、前記バイアス電流により動作し、前記出力信号を入力してフィードバック信号を前記入力端子に供給するフィードバック回路と、を備え、前記第１のトランジスタのゲートに、前記出力信号とは逆相の信号が入力されることを特徴とする。 （もっと読む）

【課題】高出力と専有面積の縮小とを両立させた電力増幅装置を提供する。
【解決手段】基板上に形成された電力増幅装置３００であって、全体で環状の一次インダクタ１，２と、グランドパターン４〜８と、トランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）と、二次インダクタ３とを備える。グランドパターン４〜８は、基板に垂直な方向から見て、環状の一次インダクタ１，２の内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。各一次インダクタ１，２の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）

【課題】ＲＦダウンコンバージョンミキサのための共通ゲート共通ソース相互コンダクタンスステージを提供する。
【解決手段】無線デバイス受信機チェーンは、共通ゲート共通ソース（ＣＧＣＳ）入力ステージ３１２を有するミキサ３１４を含む。チップ３０３外マッチングネットワーク３０８からの差動信号３１０、３１１は、ミキサのＣＧＣＳ入力ステージに入力されることができて、ミキサは、信号をベースバンドあるいはいくつかの中間周波数にダウンコンバートする。入力ステージは、共通ゲート構成における１ペアのＮＭＯＳトランジスタと、共通ソース構成における１ペアのＰＭＯＳトランジスタと、を含む。存在するＣＧＯ相互コンダクタンス入力構成に対する、ＣＧＣＳ入力ステージの潜在的な利点は、ＰＭＯＳ差動ペアを通して、共通のソースステージを加えることによって、相互コンダクタンス利得が、高いＱマッチングネットワークからデカップルされる。 （もっと読む）

ヘテロ接合バイポーラトランジスタ及びロングゲート疑似格子整合高電子移動度トランジスタを備える回路ユニット（ＣＵ）。前記ロングゲート疑似格子整合高電子移動度トランジスタのソース（Ｓ）又はドレイン（Ｄ）が、前記ヘテロ接合バイポーラトランジスタのコレクタ（Ｃ）又はエミッタ（Ｅ）に電気的に結合される。 （もっと読む）

【課題】ＭＯＳ技術を使ったパワー素子を用いなくても、正確な負荷電流を供給しうる電流源を提供する。
【解決手段】電流源１０が、制御端子および制御パスを有するバイポーラトランジスタ１と、バイポーラトランジスタ１の制御パス上にあって、電気負荷Ｄ１と接続される第１の端子と、抵抗器４経由で基準電源端子と接続される第２の端子と、バイポーラトランジスタ１の制御端子に接続され、この制御端子に送られる制御電流を測定する測定装置２と、バイポーラトランジスタ１の制御電流が制御パス上に位置する第１の端子において補償されるように、測定装置２およびバイポーラトランジスタ１に接続された補償電流源３とを備える。 （もっと読む）

【課題】バイアス電流の制御電圧の設定範囲を拡大させつつ、バイアス回路の構成の自由度を向上させ、簡単かつ小規模な構成で複数の通信方式への対応を実現する高周波増幅回路を提供する。
【解決手段】バイアス回路１２を、入力されるベース電流に応じたバイアス電流を増幅器１１に供給するトランジスタＱ５と、基準電圧Ｖｒｅｆに応じた電流を流すトランジスタＱ３と、トランジスタＱ３に流れる電流に応じて、トランジスタＱ５のベース電流を補正することにより、トランジスタＱ５の温度特性を補償するトランジスタＱ２と、トランジスタＱ５のベースに接続され、制御電圧ＶＳＷの切り替えに応じてトランジスタＱ５のベース電流量を切り替えるバイアス切り替え部（トランジスタＱ４及び抵抗Ｒ５〜Ｒ７）とで構成する。増幅器１１は、バイアス回路１２から供給されるバイアス電流を用いて、入力される高周波信号を増幅する。 （もっと読む）

【目的】簡明な構成で、バイポーラトランジスタが飽和状態となるのを防止するとともに、当該バイポーラトランジスタを高速にオフすることも可能な増幅回路を提供する。
【構成】ＮＰＮトランジスタＱ１のベース端子と入力信号Ｖｉｎの間にＮチャネルＭＯＳトランジスタＭＮ１を設け、ＮＰＮトランジスタＱ１のコレクタ端子とＮチャネルＭＯＳトランジスタＭＮ１のゲート端子を接続することにより、ＮＰＮトランジスタＱ１のベース・コレクタ間電圧がＮチャネルＭＯＳトランジスタＭＮ１の閾値電圧以上となるので、ＮＰＮトランジスタＱ１が飽和状態になることを防止できる。また、常にＮチャネルＭＯＳトランジスタＭＮ１がオンして入力信号ＶｉｎがＮＰＮトランジスタＱ１のベース端子に印加されるので、ＮＰＮトランジスタＱ１を高速にオフすることができる。 （もっと読む）

増幅すべき入力信号（ｅ）を出力信号（ａ）に増幅するためのプッシュプル増幅器が一つの第１の及び一つの第２の増幅素子（１、１’）有する。前記２つの増幅素子（１、１’）のそれぞれが一つの電流放出電極（２、２’）、一つの集電電極（３、３’）、及び一つの電流制御電極（４、４’）を有する。前記増幅素子（１、１’）の前記電流制御電極（４、４’）に、それぞれの入力端子（６、６’）を介して、及び、それぞれの前記入力端子（６、６’）とそれぞれの前記電流制御電極（４、４’）との間に配置されたそれぞれの入力インダクタンス（５、５’）を介して、前記入力信号（ｅ）が供給される。前記集電電極（３、３’）は、それぞれの供給インダクタンス（７、７’）を介して一つの共通の供給電圧（Ｖ＋）に接続される。前記増幅素子（１、１’）の前記電流放出電極（２、２’）は、それぞれのコンデンサ（８、８’）を介してそれぞれもう一方の前記増幅素子（１’、１）の前記集電電極（３’、３）に接続される。前記電流放出電極（２、２’）は、前記出力信号（ａ）をピックアップ可能である出力端子（９、９’）に接続される。前記電流放出電極（２、２’）は、それぞれの出力インダクタンス（１０、１０’）を介して基準電位に接続されている。前記増幅素子（１、１’）の前記供給インダクタンス（７、７’）は、それぞれもう一方の前記増幅素子（１’、１）の前記入力インダクタンス（５’、５）及び前記出力インダクタンス（１０’、１０）に誘導結合される。
（もっと読む）

【課題】 簡易高電圧アンプによる共聴システム
【解決手段】 音響共聴システムは多くのスピーカを同時に鳴らすため大容量で多くの機能を備えるために高価な装置となっている。このような問題を解決するために商用電力を直接整流し、外部の音響機器（パソコン・ラジカセ・その他オーディオセット等）の信号により、整流電流をスイッチング変調することにより電力をダイレクトに負荷に供給することが出来る。
この出力は電源電圧を維持した高電圧となるため、負荷スピーカは高インピーダンスとすることが必要となる。
発明に供するアンプは整流電流をスイッチングする機能のみにて形態をなすため、安価で取り扱いの簡単なため、通常の共聴システムをはじめ、非常放送機能等により防災機器として、多くの問題を解決できる。
整流方式は負荷容量により半端整流、全波整流、倍電圧整流など選択できる。 （もっと読む）

雑音除去を備える低雑音増幅器（ＬＮＡ）を改善するための技術が説明される。ＬＮＡは、入力ステージ回路において生成された雑音を除去するために協働する第１及び第２の増幅器を含む。入力ステージ回路は、ＲＦ信号を受信し、第１のノード及び第２のノードによって特徴付けられる。第１の増幅器は、第１のノードにおける雑音電圧を、第１の増幅器の出力において第１の雑音電流に変換する。第２の増幅器は、第１の増幅器の出力に直接結合され、第２のノードにおける雑音電圧の関数として第２の増幅器によって生成された第２の雑音電流と第１の雑音電流とを加算することによって、雑音除去を提供する。提案された技術は、大きな交流結合コンデンサへのニーズを排除し、ＬＮＡによって占められるダイ・サイズを低減する。ＬＮＡの増幅ステージ間での交流結合コンデンサの排除によって、電流の再利用が可能になり、その結果電流の消費が低減される。
（もっと読む）

【課題】高感度、低消費電力、低コストのデュアルレート振幅制限増幅回路を提供する。
【解決手段】入力バッファ１２０と１０Ｇｂｐｓ用のアンプブロック２００と１Ｇｂｐｓ用のアンプブロック２１０とを同一のチップ（ＬＡＩＣ）１０１に搭載する。入力バッファ１２０は、差動入力端子Ｐ１から入力される差動信号の正相を正相信号、差動入力端子Ｐ２から入力される差動信号の逆相を逆相信号として出力する。この正相信号および逆相信号をＬＡＩＣ１０１上で分岐してともに１０Ｇｂｐｓ用のアンプブロック２００と１Ｇｂｐｓ用のアンプブロック２１０へ与える。１０Ｇｂｐｓ用のアンプブロック２００を直列に接続された複数のアンプ（１０Ｇｂｐｓ用のアンプ）１５０で構成し、１Ｇｂｐｓ用のアンプブロック２１０を直列に接続された複数のアンプ（１Ｇｂｐｓ用のアンプ）１６０で構成する。１Ｇｂｐｓ用のアンプ１６０では、１０Ｇｂｐｓ用のアンプ１５０に比べ回路電流Ｉ₀，Ｉ₁を小さく設定する。 （もっと読む）

【課題】 ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】 エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。 （もっと読む）