【課題】回路規模、消費電流が大きかった。
【解決手段】第１の電流経路は入力信号に応じて第１の電流を流す第１のトランジスタを有し、前記第２の電流経路は前記第１の電流に応じて前記第１の電流と逆相の第２の電流を流す第２のトランジスタと第１の抵抗と前記第１の抵抗の一端に接続され前記第１の抵抗の他端が制御端子に接続される第３のトランジスタとを有し、前記第３の電流経路は出力端子と前記入力信号に応じて前記第１の電流と同相の電流を流す第４のトランジスタと前記第１の抵抗と前記第３のトランジスタとの間の第１のノードの電位に応じて前記第２の電流と同相の電流を流す第５のトランジスタと、を有するプッシュプル増幅回路。 （もっと読む）

装置は、共通のＤＣ電流によってバイアスされ、入力信号から増幅された出力信号を発生するように適応されたカスケードの増幅ステージを含む。第１の増幅ステージは、入力電圧信号を実質的に２倍にするルーティングネットワークと、入力電圧信号から第１の電流信号を発生する第１の相互コンダクタンスゲインステージとを含む。第２の増幅ステージは、第１の電流信号を第２の電圧信号に変換する共振器と、第１の電流信号から第２の電流信号を発生する第２の相互コンダクタンスステージとを含む。第３の増幅ステージは、第２の電流信号から第３の電流信号を発生する電流ゲインステージと、第３の電流信号が流れて出力信号を発生する負荷とを含む。
（もっと読む）

【課題】出力レベルの立上りを滑らかにしてスプリアスの発生を軽減でき、過電流によるＦＥＴの損傷を確実に防止できる送信増幅器を提供する。
【解決手段】送信増幅器２０のGaAsＦＥＴ２１としてゲート電圧Ｖｇに正の電圧を印加するタイプのものを使用し、ソースを接地し、ドレインに第１電源部２２から出力される「ＤＣ＋４Ｖ」をローパスフィルタ２４を介して供給する。ＦＥＴ２１のゲートには、第２電源部２３から出力される「ＤＣ＋０．７Ｖ」のゲートバイアスを時定数回路２５及びローパスフィルタ２６を介して供給する。第１電源部２２のＳＷ端子２２ａにHigh／Lowの制御信号を入力し、その出力電圧をＯＮ／ＯＦＦすることにより、ＦＥＴ２１をＯＮ／ＯＦＦして送信出力をバースト的に制御する。 （もっと読む）

装置は、入力ＲＦ信号を増幅し、出力ＲＦ信号を供給するＰＡモジュール（３１０）と、高ピーク電圧に対してＰＡモジュールを保護するために、送信機ゲインをコントロールする保護回路（３２０）とを含んでいる。保護回路（３２９）は、アナログ入力信号を量子化し、送信機ゲインを調整するために用いられるデジタルコンパレータ出力信号を供給するコンパレータ（３７０）のセットを含んでいる。保護回路は、ヒステリシスによって送信機ゲインを減少又は増加させる。保護回路は、出力ＲＦ信号の立ち下がり増幅率よりも立ち上がり増幅率の方が速い応答を有している。ヒステリシス及び／又は異なった立ち上がり及び立ち下がり応答は、保護回路が、シビアな負荷のミスマッチ下において送信機ゲインがトグルすることを回避すること、及び増幅率変調に起因する時間変動エンベロープを操作することを許容している。
（もっと読む）

【課題】電源オン、オフ時のポップノイズの発生を防止する。
【解決手段】差動増幅回路５０の一方の入力に基準電圧を、他方にオーディオ信号ＩＮを入力するオーディオアンプのオン時およびオフ時に逆Ｖ字型の電圧を発生する三角電圧発生回路１０と、定電圧回路６０と、三角電圧発生回路１０の出力電圧または定電圧回路６０の出力電圧が入力され、入力電圧に比例した電流を生成する電圧電流変換回路２０と、電圧電流変換回路２０の出力電流により充放電されるコンデンサＣ２を備え、起動時に電圧電流変換回路２０の出力電流によりコンデンサＣ２を充電し、この充電電圧を基準電圧として用い、三角電圧発生回路１０の出力である逆Ｖ字型の電圧波形の終わりの部分で、コンデンサＣ２に充電される電圧値が基準電圧Ｖｒｅｆまで上がっていない場合は、定電圧回路６０の出力電圧を電圧電流変換回路２０の入力に接続することでコンデンサＣ２の充電電圧値を上昇させる。 （もっと読む）

【課題】この発明は、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を制御することにより、低歪特性を実現することができる電力増幅器用バイアス回路を提供する。
【解決手段】電力増幅器用バイアス回路が、電圧駆動バイアス回路と電流駆動バイアス回路とを並列に設けた併用バイアス回路を備えている。Ｖｃ２によるアイドル電流制御回路１０が付加されている。増幅用トランジスタのコレクタ電圧Ｖｃ２がＴｒｘ２の閾値電圧（約１．３Ｖ）以下の場合、Ｔｒｘ２がオフする。Ｖｒｅｆ（２．４〜２．５Ｖ）はＴｒｘ１とＤｘ２がオンする電圧（約１．３＋０．７Ｖ）より高いため、電流Ｉｘ１が流れてＴｒｘ１がオンする。そのため、抵抗Ｒｘ１やＲｘ２を介して、Ｔｒ２ａやＴｒ２ｂのベースからＧＮＤへ向けて、電流が引き抜かれる。その結果、Ｔｒ２ａ、Ｔｒ２ｂのアイドル電流が下がる。 （もっと読む）

アンプのバイアス電流をモニタリングおよび制御するための技術が説明される。典型的な設計において、装置は、アンプとバイアス回路を含むとしてもよい。アンプは、インダクタに連結された少なくとも一つのトランジスタを含むとしてもよい。バイアス回路は、アンプに対するターゲットバイアス電流を得るために、アンプの少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成してもよい。バイアス回路は、アンプのインダクタを横切る電圧、または、アンプの少なくとも一つのトランジスタの一つを用いて形成されたカレントミラーによる電流、または、アンプの少なくとも一つのトランジスタのうちの一つのゲート−ソース間電圧、または、アンプを模倣するレプリカ回路の電圧、または、無効化されたスイッチモード電源を用いてアンプに適用される電流、に基づいて少なくとも一つのバイアス電圧を生成してもよい。 （もっと読む）

集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。 （もっと読む）

典型的な実施形態は、電力増幅器を備えた送信機に向けられ、複数の動作モードのために複数の出力パスをインプリメントしている切替型出力整合回路が説明される。電力増幅器は、入力ＲＦ信を受信して、増幅されたＲＦ信号を供給する。出力整合回路網は、電力増幅器の出力における低いインピーダンスから整合回路網の出力における高いインピーダンスへのインピーダンス変換を実行する。複数の出力パスは、出力整合回路網に結合される。各出力パスは、電力増幅器のために異なる目標出力インピーダンスを提供し、その出力パスが選択されたときに、増幅されたＲＦ信号を電力増幅器からアンテナへ送る。各出力パスは、スイッチと直列に結合された整合回路網を含むことができる。整合回路網は、その出力パスが選択されたときに、電力増幅器のために目標出力インピーダンスを提供する。スイッチは、電力増幅器へ／から出力パスを結合および減結合する。
（もっと読む）

【課題】動作中におけるノイズの侵入によって、回路動作が停止しても、起動回路を再度駆動させることなく、また、外部からリセット信号を入力させることなく、回路動作を復帰可能とし、起動回路における消費電流の低減を図る。
【解決手段】一定の電流を外部へ供給する基準電流供給部１００と、基準電流供給部１００からの電流供給を受け、供給された電流に電流を生成する定電流供給部１１０と、基準電流供給部１００と定電流供給部１１０の動作開始のための電流を供給する起動用定電流供給部１２０とを有し、起動用定電流供給部１２０からの電流が基準電流供給部１００の起動用のアイドリング電流として供給されることでノイズの影響を受けること無く、従来に比して起動時間の短縮が可能となっている。 （もっと読む）

【課題】回路規模の大型化を抑えながら、駆動用電圧の上昇に伴う消費電流の増大を抑制すると共に駆動用電圧の下降に伴う印加電圧不足を解消することができる差動増幅回路を提供する。
【解決手段】ＮＭＯＳトランジスタ１６のドレイン端子及びソース端子間を流れる電流の大きさを予め定められた大きさにする電圧Ｖ_ｒｅｆ０がＮＭＯＳトランジスタ１６のゲート端子に印加されるように、閾値電圧が異なるＮＭＯＳトランジスタ２６，２８が並列接続されると共にＮＭＯＳトランジスタ２６，２８の各ドレイン端子の共通接続点に駆動用電圧Ｖ_ｃｃが印加され、共通接続点Ｆと負荷との接続点ＧがＮＭＯＳトランジスタ１６のゲート端子に接続された。 （もっと読む）

【課題】ＧａＮ−ＦＥＴを増幅素子とするマイクロ波帯の増幅回路で、バックオフ動作時でも良好な通信品質を確保する。
【解決手段】バイアス調整手段（たとえば、検波回路３１、帰還回路３２及びリミタ回路３３）により、増幅素子２０ａ（たとえば、ＧａＮ−ＦＥＴ）の出力パワーが検波され、同出力パワーが同増幅素子２０ａの飽和出力パワーに対して相対的に小さい動作状態のとき、同増幅素子２０ａの出力電流が相対的に小さくなるようにゲートバイアス電圧ｇｂが調整される一方、上記出力パワーが増加する動作状態のとき、同出力パワーの増加に対応して増幅素子２０ａの出力電流を増加させるようにゲートバイアス電圧ｇｂが調整される。 （もっと読む）

【課題】 1V以下の低電源電圧動作、及び数１０nA以下の低電流動作をし、かつ温度に依存しない基準電圧を、小さな回路規模で得ることにある。
【解決手段】 閾値電圧の異なる二つのP型FET、M1、M2で第一の電流ミラー回路を形成し、それらのうち閾値電圧の絶対値の大きいM1のゲートとドレインを短絡してダイオード接続しサブスレシホールド領域で動作させ、閾値電圧の絶対値の小さいM2は飽和動作領域で動作させるようにM1の寸法W/LをM2の約10倍に選んだものと、閾値電圧の異なる二つのN型FET、M3,M4で第二の電流ミラー回路を形成し、閾値電圧の高い方をサブスレシホールド領
域で動作させ、閾値電圧の低いM４は飽和動作領域で動作させるようにM３の寸法W/LをM４の
約１０倍に選んだものとで構成し、二つの電流ミラーの出力端を接続して閉回路
を形成し、M4に発生するゲート電圧を基準電圧として使用する基準電圧発生回路を構成している。 （もっと読む）

【課題】新規なオペアンプの回路を示す。
【解決手段】オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２を、つないだことを特徴とするオペアンプ回路を示す。容量値、抵抗値はいずれも使用プロセスにおける、チップ面積の極端な増大につながらない範囲内の値で設定できる。また設計後に事後的に容量、容量と抵抗を追加でき、チップ外部に接続することも出来る。 （もっと読む）

【解決手段】オーディオサブシステムを含む装置であって、前記電源投入周期中に、スピーカーを駆動するのに用いられる電気信号を制御するパワーアップ信号を発生する波形発生回路を有し、前記パワーアップ信号は、前記電源投入周期の第１サブ周期中、正の２階微分を有し、前記電源投入周期の第２サブ周期中、負の２階微分を有し、前記第１サブ周期は、電源投入周期の少なくとも４分の１に及び、前記第２サブ周期は、電源投入周期の少なくとも４分の１に及ぶ装置。 （もっと読む）

【課題】プロセスばらつきによる影響を低減して動作が不安定になることを抑制することのできるオペアンプを提供する。
【解決手段】オペアンプは、電流源として動作するトランジスタＴｒ２と、差動対１１と、カレントミラー回路１２とを含む第１差動増幅回路１０と、差動対２１と、電流源２２と、カレントミラー回路２３とを含む第２差動増幅回路２０とを備える。差動対２１のトランジスタＴｒ１１のゲートに供給されるトランジスタＴｒ３，Ｔｒ５のドレイン電圧（ノードＮ１の電圧）を、電流源２２であるトランジスタＴｒ１５，Ｔｒ１６のゲートに供給する。 （もっと読む）

【課題】電力の供給時、非供給時にかかわらず、電力増幅器の出力端子が天絡あるいは地絡などの短絡を起こした場合であっても、電力増幅器を構成する素子を過電流から保護する。
【解決手段】外部の電源からの電力供給を受けて動作するとともに入力信号を増幅して増幅信号出力端子から出力する電力増幅器を、過電流から保護する増幅器保護回路１３は、電力増幅器への電源からの電力供給路に設けられ、遮断制御信号ＳＣＵＴに基づいて電力供給路を遮断するリレー回路１５と、増幅信号出力端子および短絡電流路を介して低電位側電源に流出する電源からの電流により遮断信号ＳＣＵＴを生成し、出力する保護制御回路１４と、を備える。 （もっと読む）

信号ピークを正確に検出できる検出回路が記載される。例示設計では、検出回路は、バイアス電圧発生器とＭＯＳトランジスタを含む。バイアス電圧発生器は、温度の関数としてバイアス電圧を供給する。ＭＯＳトランジスタは、入力ＲＦ信号及びバイアス電圧を受け、整流信号を供給し、この整流信号は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため低減された温度による偏差を有し得る。バイアス電圧発生器は、温度による整流信号の偏差を低減するために選択された勾配を有する温度依存性電流に基づきバイアス電圧を発生する場合がある。オフセットキャンセラは、整流信号から基準電圧を打ち消し、出力信号を供給し得る。バルクバイアス発生器は、より高い温度での動作速度を改善するために温度の関数としてＭＯＳトランジスタのバルクのためのバルク電圧を発生する場合がある。
（もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅に、Ｊ−ＦＥＴを入力としバイポーラトランジスタを出力とする増幅素子に、バックゲート構造のＪ−ＦＥＴを用いると、バックゲート−半導体基板間の容量が、増幅素子の入出力間の寄生容量（ミラー容量）となり、増幅素子の入力ロスが増大する問題に対し有効な半導体装置を提供する。
【解決手段】接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。これにより、増幅素子の入出力間の寄生容量が発生しなくなるため、ミラー容量による入力ロスの増大を防止できる。また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 （もっと読む）

【課題】電流ばらつきの小さい演算増幅回路を提供する。
【解決手段】この演算増幅回路は、差動増幅回路部１０-１と出力回路部２０とを備える。差動増幅回路部１０-１は、一対の第１のトランジスタＴ１ａ，Ｔ１ｂと、一対の第１のトランジスタの各電流通路それぞれに接続され、互いにカレントミラー回路を構成している第２及び第３のトランジスタＴ２，Ｔ３と、第２のトランジスタＴ２とグランド間に接続されゲートが第２のトランジスタＴ２のドレインに接続された第５のトランジスタＴ５と、第３のトランジスタＴ３とグランド間に接続されゲートが第３のトランジスタＴ３のドレインに接続された第６のトランジスタＴ６とを備えて構成され、出力回路部２０は、第２のトランジスタＴ２のドレインにゲートが接続され、ドレインから増幅出力が取り出される第４のトランジスタＴ４を備えて構成される。 （もっと読む）