【課題】帰還回路網と演算増幅回路を有する負帰還回路において、帰還回路網内の帰還抵抗の値が大きい場合は、寄生容量と帰還抵抗による極により回路の安定性を損なう。この結果、利得の周波数特性にピークが生じる、異常発振する、などの現象が起こる
【解決手段】反転入力端子と非反転入力端子と出力端子とを備える演算増幅回路と、反転入力端子と出力端子とを接続する帰還回路網とを備える信号処理回路であって、帰還回路網が持つ極のうち最も低い周波数の極を、演算増幅回路の持つ複数の極よりも低い周波数にする。これにより、帰還回路網の極を主要極として利用するため、使用可能な帯域を帰還回路網の極の周波数によらず広げることができる。 （もっと読む）

【課題】電源ノイズの出力への影響を低減する。
【解決手段】一対のｐチャネルトランジスタの差動トランジスタＱ１４，Ｑ１５により差動アンプを形成する。この差動アンプの電源側に一端が接続され、他端が電源ラインに接続された定電流回路Ｑ１２を設ける。また、差動アンプの出力によって駆動される出力トランジスタＱ１８を設ける。そして、この出力トランジスタＱ１８の電源側に一端が接続され、他端が電源ラインに接続された定電流回路Ｑ１３を設ける。定電流源によって出力端への電源ノイズの伝達を防ぐ。 （もっと読む）

【課題】バッテリから電力を供給される汎用演算増幅器を提供する。
【解決手段】低電圧演算増幅器１０は、摂氏０〜７０度の温度範囲にわたり、１〜８ボルトの電圧範囲で動作する。入力段１２は、Ｎチャネル空乏モードＭＯＳＦＥＴを用いて、差分入力を増幅し、一定の相互コンダクタンスを維持する。ソース・フォロアＭＯＳＦＥＴ１３は、ＡＣ信号「段１出力」の転送にあたり、単一利得を電流シンク・トランジスタ１８のベースに提供する。シンク制御回路１４およびソース制御回路２２は、トランジスタ１８，２４内にベース駆動電流を生成する。入力信号により、「シンク通過」信号のＡＣ信号経路がシンク・トランジスタを制御して電流を流入させ、あるいはトランスリニア・ループ１６を通じて、「ソース通過」信号を発生させる。出力段は、約５０ミリアンペアのシンクおよびソース電流を提供する。 （もっと読む）

【課題】プロセス変動等によるサンプルごとのしきい値のばらつきを低減させることができ、高速動作を行うことができる、入力検出及び／又は切断検出を行う検出回路を得る。
【解決手段】１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第１検出用レシーバ２と、１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第２検出用レシーバ３と、対応する入力端に入力された各基準電圧Ｖｒｐ及びＶｒｍにそれぞれオフセットを加えて出力する差動増幅回路で構成されたリファレンスレシーバ７の各差動増幅回路は、前記各シリアルデータ信号が対応してゲートに入力されるＭＯＳトランジスタからなる１対の入力トランジスタを有し、該各入力トランジスタのサブストレートゲートに電圧差を設けてそれぞれオフセットが設けられるようにした。 （もっと読む）

【課題】表示パネルを駆動する特性を維持しつつ消費電力を削減する演算増幅器回路を提供する。
【解決手段】本発明による演算増幅器回路１００は、第１電圧範囲ＶＳＳ〜ＶＤＤの電源電圧が供給される入力差動段回路１４と、第１電圧範囲ＶＳＳ〜ＶＤＤと異なる大きさの第２電圧範囲ＶＭＬ〜ＶＤＤの電源電圧が供給される出力段回路１３とを具備する。演算増幅器回路１００は、入力差動段回路１４に入力された信号ＩＮＰを増幅して出力段回路１３から出力し、表示パネル上の容量性負荷を駆動する。 （もっと読む）

【課題】本発明は、カスコード型オペアンプに関し、ホット・エレクトロン・デグラデーション効果に起因して出力抵抗の減少が生じても、ゲインの低下が招来するのを抑制することにある。
【解決手段】複数のトランジスタが直列結合されたカスコード段を備えるカスコード型オペアンプにおいて、出力電圧が、ホット・エレクトロン・デグラデーション効果に起因して出力抵抗の減少が生ずる所定電圧以上であるか否かを判別する出力電圧判別手段と、出力電圧判別手段の判別結果に応じてゲイン特性を変更し、具体的には、出力電圧がその所定電圧以上であると判別される場合に、該所定電圧未満であると判別される場合に比して所定のゲイン要素を増加させるゲイン特性変更手段と、を設ける。 （もっと読む）

【課題】低電源電圧駆動、低消費電流、高速動作を実現することが可能なコンパレータを提供することを目的とする。
【解決手段】コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。 （もっと読む）

【課題】 比較的高い電源電圧（例えば５Ｖ以上）で使用される演算増幅器において、定常動作時の消費電力を低減しながらスルーレートが改善される回路方式を提供する。
【解決手段】 差動入力信号のレベルを変換して差動出力するレベル変換回路1と、レベル変換回路1の差動出力に入力が直列接続された差動増幅器（M1、M2、M5、M6、3、4から成る部分）とを備えて演算増幅器を構成し、レベル変換回路1と差動増幅器との組合せで、差動入力信号のレベル差の検出と、そのレベル差に応じた差動増幅器の出力段5に対する駆動能力の制御とを共通に行う。 （もっと読む）

【課題】差動増幅回路のオフセット電圧を小さくする。
【解決手段】本発明の差動増幅回路は、差動入力信号を受け取るＮＭＯＳトランジスタ対を備えるＮ型入力段２と、Ｎ型入力段２に接続された出力段４と、前記差動入力信号を受け取るＰＭＯＳトランジスタ対を備えるＰ型入力段３と、Ｐ型入力段３に接続された出力段５と、出力端子ＯＵＴとを備えている。出力段５は、出力段４に含まれるＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換え、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、接地端子を電源端子に置き換え、電源端子を接地端子に置き換えた構成を有している。出力端子ＯＵＴは、出力段４の出力と出力段５の出力に共通に接続されている。 （もっと読む）

【課題】精度のよい増幅を行う。
【解決手段】基準電圧発生回路１０は、基準電圧を発生する。バッファアンプ１２は、出力端が負入力端に負帰還され、前記基準電圧を正入力端に受け入れバッファする。非反転アンプは、バッファアンプの出力が基準電圧として負入力端に入力され、正入力端に入力される信号を増幅する。バッファアンプ１２と、非反転アンプ１４を同じ回路構成のオペアンプで構成することで、バッファアンプ１２で発生した温度ドリフトなどを非反転アンプ１４において打ち消す。 （もっと読む）

【課題】高速にリセット動作を行うことができるとともに、低消費電力である演算増幅器を提供すること。
【解決手段】本発明に係る演算増幅器１３０は、基準電位Ｖｂｉａｓに対して入力信号の差動増幅を行う差動増幅回路１３２と、差動増幅回路１３２により増幅された信号を出力する出力回路１３３と、差動増幅回路１３２の出力と出力回路１３３の出力の間に接続され、出力回路１３３から出力される信号の位相を補償する位相補償容量１０６と、位相補償容量１０６と並列に接続されたダイオード１１２とを備えるものである。 （もっと読む）

本発明は、ソース、ドレイン、ゲート、ゲート・ソース接点、ソース・ドレイン・チャネルおよびゲート・ドレイン接点を有する少なくとも１つの電界効果トランジスタを含む、ミリメートル波を検出するための装置に関する。簡素な装置と比べて、本発明によって対処する課題は、ＴＨｚ周波数範囲の電磁放射の電力および／または位相を検出するための電界効果トランジスタを提供することを可能にする装置を提供することである。そのような装置を得るために、本発明によれば、アンテナ構造体を有し、前記電界効果トランジスタは、前記アンテナ構造体によって受信された前記ＴＨｚ周波数範囲の電磁気信号が前記ゲート・ソース接点によって前記電界効果トランジスタに供給されるように、前記アンテナ構造体に接続され、前記電界効果トランジスタと前記アンテナ構造体が、単一基板上に配列される装置が提供される。 （もっと読む）

【課題】大きな突入電流の発生を確実に防止し、更に出力電圧にオーバーシュートが発生することを抑制できる定電圧回路を得る。
【解決手段】起動信号ＣＥがローレベルからハイレベルに変化すると、誤差増幅回路３と演算増幅回路４が作動し、同時にスイッチＳＷ１がオンして導通状態になると共にスイッチＳＷ２はオフして遮断状態になり、コンデンサＣ１は定電流源５からの定電流ｉ１によって充電され、ランプ電圧ＶＡは一定の傾斜で上昇する。また、誤差増幅回路３が動作を開始したことから、出力電圧Ｖｏｕｔも上昇を始めるが、出力電圧Ｖｏｕｔがランプ電圧ＶＡを超えると、演算増幅回路４の出力電圧が上昇して出力トランジスタＭ１のゲート電圧を上昇させ、出力トランジスタＭ１のインピーダンスが増加して出力電圧Ｖｏｕｔを低下させるようにした。 （もっと読む）

【課題】キャパシタの一端が接地電位へ接続される集積化に適した周波数補償回路を提供する。
【解決手段】集積回路内部の周波数補償回路であって、基準電圧を受ける第１入力３１、入力電圧および入力電流を受ける第２入力３２、第１出力電流を出力する第１出力３３、および第２出力電流を出力する第２出力３４、３５、を含む相互コンダクタンス増幅器３０と、前記相互コンダクタンス増幅器３０の前記第２出力３４へ接続される補償回路と、を有し、前記第１出力３３は、前記第２入力３２へ接続される、周波数補償回路である。 （もっと読む）

【課題】インダクタンスを外部から簡単に調整することができる差動アンプ回路を得る。
【解決手段】差動対を構成する第１及び第２のトランジスタと、第１のトランジスタの出力端子と電源との間に接続された第１のインダクタと、第２のトランジスタの出力端子と電源との間に接続された第２のインダクタと、第１のインダクタにシリアル接続された第１のトランスミッションゲートと、第２のインダクタにシリアル接続された第２のトランスミッションゲートとを有する。 （もっと読む）

【課題】広帯域で高い帰還ループ利得を保ち尚且つ安定な低雑音負帰還増幅器を実現する。
【解決手段】トランジスタ２４、トランジスタ２７及び抵抗３０で構成されるカスコード増幅器に帰還トランス２３及び帰還抵抗４４による二重の負帰還路を付加した二重負帰還低雑音増幅器において、該二重負帰還低雑音増幅器の出力端子とカスコード増幅器の入力端子即ちトランジスタ２４の入力端子との間にキャパシタ４２及び抵抗４５からなる位相補償回路を付加し、カスコード増幅器の上段トランジスタ即ちトランジスタ２７の入力端子にキャパシタ４３及び抵抗２８からなる位相補償回路を付加する。これらの位相補償回路により、高周波帯まで高い帰還ループ利得を保ち尚且つ安定な、従来よりも広帯域で高いダイナミックレンジを持つ低雑音負帰還増幅器を実現できる。 （もっと読む）

【課題】ピークホールド回路を提供する。
【解決手段】入力端子１０２は、ＣＭＯＳインバータ１０３の入力端子に接続されている。ＣＭＯＳインバータ１０３の出力端子は、ＮＭＯＳ１０７のゲートに接続されている。ＮＭＯＳ１０７のソースは接地され、ドレインは抵抗１０６の一端、コンデンサ１０８の一端、ＣＭＯＳインバータ１０５の入力端子、および出力端子１０９に接続されている。抵抗１０６の他端は、図示されていない駆動電源に接続されている。コンデンサ１０８の他端は、接地されている。ＮＭＯＳ１０７は、電圧Ｖinと電圧Ｖoutに依存してオン、オフが制御される。本発明はピークホールド回路に適用できる。 （もっと読む）

【課題】大きいＧＢ積を得ることができる演算増幅器を提供する。
【解決手段】増幅段２０は、カレントミラー回路１２と差動対１１との一方の接続点がゲートに接続される第１のＰＭＯＳトランジスタＭ６と、カレントミラー回路１２と差動対１１と他方の接続点がゲートに接続されるＰＭＯＳトランジスタＭ８と、ＰＭＯＳトランジスタＭ６を駆動させる電流源２１と、ＰＭＯＳトランジスタＭ６と電流源２１との接続点がゲートに接続されるＮＭＯＳトランジスタＭ９とを有し、ＮＭＯＳトランジスタＭ９とＰＭＯＳトランジスタＭ８とでプッシュプル出力段を構成する。 （もっと読む）

【課題】動作電源電圧マージンを損なう事無く、チップ面積を増大させずに、入力オフセット電圧を小さくすることができる差動増幅回路を提供する。
【解決手段】１対のNチャネルMOSトランジスタM1、M2からなる差動トランジスタ対１と、差動トランジスタ対１のソースに接続された定電流源回路２と、１対のPチャネルMOSトランジスタM3、M4からなるカレントミラー負荷回路３と、カレントミラー負荷回路３の各ドレインの一方の電位と他方の電位を等しくするように、ゲートバイアスおよびドレインバイアスを発生するバイアス発生回路４とを備えている。 （もっと読む）

【課題】 差動入力信号の電圧範囲に依存しない電圧範囲で出力信号を出力することができる簡易な回路構成の差動増幅回路を提供すること。
【解決手段】 差動増幅回路１は、差動入力電圧が入力される第１差動対をなすＮＭＯＳトランジスタＮ１、Ｎ２と、ＮＭＯＳトランジスタＮ１、Ｎ２のドレイン端子間Ｘ１、Ｘ２と接続する抵抗素子Ｒａと、ドレイン端子Ｘ１、Ｘ２が、入力端子に接続されるオペアンプＯＰと、オペアンプＯＰの出力電圧および基準電圧が入力される第２差動対をなすＮＭＯＳトランジスタＮ３、Ｎ４とを備えている。第１差動対のドレイン端子および第２差動対のドレイン端子はそれぞれ接続されている。 （もっと読む）