【課題】低消費電力化および高速化の双方が可能な増幅回路，積分回路および光検出装置を提供する。
【解決手段】光検出装置１は、フォトダイオードＰＤおよび積分回路１１を備える。積分回路１１は、増幅回路２０、容量素子Ｃ_２および第２スイッチＳＷ_２を含む。増幅回路２０は、ＰＭＯＳトランジスタＴ_１およびＮＭＯＳトランジスタＴ_２それぞれのドレイン端子が互いに接続されてなる駆動部を有する。ＰＭＯＳトランジスタＴ_１０により構成される第１スイッチＳＷ_１は、ゲート端子に入力される第１リセット信号Reset１のレベルに応じて開閉動作する。第１リセット信号Reset１がローレベルであるときには、第１スイッチＳＷ_１は、閉状態となって、ＰＭＯＳトランジスタＴ_１のゲート端子に電源電位ＶDDを印加し、これによりＰＭＯＳトランジスタＴ_１をオフ状態とする。 （もっと読む）

【課題】差動振幅が小さい場合にもジッタが少ない安定した信号を出力する差動信号受信回路を提供する。
【解決手段】差動信号受信回路は、第１差動回路と、第２差動回路と、インバータ回路（ＩＮＶ１）とを具備する。第１差動回路は、複数のデプレッション型トランジスタ（ＭＮ１、ＭＮ２）を備え、第１出力ノード（ＮＡ）と第２出力ノード（ＮＢ）とを備える。第２差動回路は、デプレッション型トランジスタ（ＭＮ１、ＭＮ２）と相補の複数のエンハンスメント型トランジスタ（ＭＰ１、ＭＰ２）を備える。第２差動回路の出力ノードは、それぞれ第１出力ノード（ＮＡ）と第２出力ノード（ＮＢ）に接続される。インバータ回路（ＩＮＶ１）は、第１出力ノード（ＮＡ）と第２出力ノード（ＮＢ）との間に接続される。 （もっと読む）

【課題】プロセスばらつきによる影響を低減して動作が不安定になることを抑制することのできるオペアンプを提供する。
【解決手段】オペアンプは、電流源として動作するトランジスタＴｒ２と、差動対１１と、カレントミラー回路１２とを含む第１差動増幅回路１０と、差動対２１と、電流源２２と、カレントミラー回路２３とを含む第２差動増幅回路２０とを備える。差動対２１のトランジスタＴｒ１１のゲートに供給されるトランジスタＴｒ３，Ｔｒ５のドレイン電圧（ノードＮ１の電圧）を、電流源２２であるトランジスタＴｒ１５，Ｔｒ１６のゲートに供給する。 （もっと読む）

【課題】サブミクロン・プロセスにおいても製造上のばらつきに影響されずに精度良く増幅器の利得を調整することが可能なバイアス回路を提供する。
【解決手段】このバイアス回路１００は、図示しない増幅器にバイアス電流を供給するバイアス回路１と、バイアス回路１と同一サイズのトランジスタ１２により構成された複製回路２と、バイアス回路１を構成するトランジスタ１１のゲート電圧と複製回路２を構成するトランジスタ１２のゲート電圧との差分を演算する引き算回路４と、引き算回路４の出力を定数倍する定数倍回路５と、定数倍回路５により定数倍されたゲート電圧差を基準電圧９と比較する比較器１３と、比較器１３により比較された結果を積分する積分器１０と、を備えて構成されている。 （もっと読む）

【課題】 ＣＭＯＳレベルより電圧振幅レベルの小さい入力信号の電圧レベルの遷移を高速に判定するための電圧増幅回路を提供する。
【解決手段】 基準電圧ＶＩＮＢに対する入力信号ＶＩＮの電圧変化を増幅して第１出力端子Ｎ１より第１出力電圧を出力するＭＯＳＦＥＴを用いて構成される前段回路部１０と、第１出力電圧の電圧変化を増幅して、第２出力端子Ｎ２より第２出力電圧を出力する後段回路部２０を備え、後段回路部２０が、ゲートが第１出力端子Ｎ１と、ドレインが第２出力端子Ｎ２と、ソースが第１電源電圧ＧＮＤと夫々接続するＭＯＳＦＥＴからなる第１トランジスタＭ１と、ゲートとドレインが第１出力端子Ｎ１と、ソースが第２出力端子Ｎ２と夫々接続する第１トランジスタＭ１と同じ導電型のＭＯＳＦＥＴからなる第２トランジスタＭ２と、一端が第２電源電圧Ｖｃｃと、他端が第２出力端子Ｎ２と夫々接続する第１電流源回路Ｓ１を備えて構成される。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）

【課題】複数の入力電圧から、より正確な一つの出力電圧を得る回路を提供する。
【解決手段】二入力一出力回路１００は、所定の電流を流す電流源トランジスタ１１０と、電流源トランジスタ１１０のドレイン側にカスコード接続され、同じ特性を有する２つのＭＯＳトランジスタ１２１及び１２２から成るカスコードトランジスタ部１２０と、互いのソース線を共有する第１入力側トランジスタＴ１１及び第１出力側トランジスタＴ１２から成る第１差動対１３１、並びに互いのソース線を共有する第２入力側トランジスタＴ２１及び第２出力側トランジスタＴ２２から成る第２差動対１３２を有する差動対部１３０と、カレントミラー回路部１４０とを備えている。カスコードトランジスタ部１２０のトランジスタ１２１及び１２２のドレイン線は、それぞれ第１差動対１３１及び第２差動対１３２のソース線１３３及び１３８に接続されている。 （もっと読む）

【課題】入力段差動増幅回路を停止させることなくフィードスルーの抑制が可能なサンプルホールド回路を提供する。
【解決手段】入力差動対１０は、差動信号である入力信号ＩＮ、ＩＮＢを所定の増幅率で増幅する。ホールド回路２０は、入力差動対１０の一方の出力端に接続され、サンプリングクロック信号に基づいて、サンプル動作と、ホールド動作とを行う。出力バッファ３０は、ホールド回路２０の出力をバッファリングする。補正回路４０は、ホールド動作時に、ホールド回路２０で生じるフィードスルーと逆相のフィードスルーを発生する。補正回路は、発生したフィードスルーを、出力バッファ３０の出力に加える。 （もっと読む）

【課題】一般的な製造可能であり、且つノイズを低減せさることが可能な基準電圧回路及びこの基準電圧回路を有する発振回路を提供することを目的とする
【解決手段】基準電圧回路２００では、出力端子から出力される安定した出力基準電圧ＶＲＥＦを抵抗Ｒ１１と抵抗Ｒ１２とから構成される分圧回路２１１で分圧した電圧によりトランジスタＭ１１のゲート−ソース間電圧ＶＧＳ１１を駆動することで、安定した出力基準電圧ＶＲＥＦを得る。 （もっと読む）

【課題】簡易な回路構成であり、かつ、入力トランスコンダクタンスを一定にすることができる入力レールツーレール差動増幅回路を提供する。
【解決手段】第１の型のＭＯＳトランジスタにより、レールツーレールの小振幅差動信号を受けて、該小振幅差動信号のレベルをシフトするレベルシフタと、第２の型のＭＯＳトランジスタにより、前記レベルシフタの出力を受けて増幅出力する差動増幅器とを備え、前記第１の型のＭＯＳトランジスタがネイティブＭＯＳであることにより、上記課題を解決する。 （もっと読む）

【課題】使用されるオペアンプの基本的な構造を変更することなく、利得誤差の発生を抑えることが可能な反転増幅器を提供する。
【解決手段】オペアンプ１０１、オペアンプ１０１の入力ノード１０６に直列に接続される抵抗素子１０３、入力ノード１０６及びオペアンプ１０１の出力ノード１０７に、オペアンプ１０１と並列に接続される抵抗素子１０３を含む反転増幅器本体と、入力ノード１０６の、抵抗素子１０２とオペアンプ１０１との間に位置するノードＮ１と接続され、ノードＮ１から電流を流出させる抵抗とみなせる負性インピーダンス変換器１０４と、を備え、負性インピーダンス変換器１０４が、ノードＮ１に流入される電流と、ノードＮ１へ流出される電流との差分電流を打ち消す電流をノードＮ１に流す。 （もっと読む）

【課題】動作マージンが小さく動作不安定な差動入力回路を検出する。
【解決手段】本発明によるテスト回路は、差動入力回路１０の入出力特性をテストするテストモード時、差動入力回路１０に入力される反転入力信号ＩＮＢと非反転入力信号ＩＮＴの少なくとも一方の信号レベルを変動させて、反転入力信号ＩＮＢと非反転入力信号ＩＮＴの信号レベルの差を通常動作時よりも小さくする。 （もっと読む）

【課題】補償回路とプリドライバを組み込んでおり、プロセス変動に対して補償されるスルーレートを有する出力バッファを提供する。
【解決手段】補償回路３７０は、演算増幅器２５０と、増幅器の出力に結合されたゲートを有する第２のＮＦＥＴ２４０、第３のＮＦＥＴ３７１、及び実行抵抗３８１から構成される。出力バッファ３００は、ＩＣチップのコア１５０がプリドライバ３１０に制御信号をアサートする。これに応答して、プリドライバ３１０は、第１のＮＦＥＴ３２０にバッファリングされた制御信号をアサートし、第１のＮＦＥＴ３２０をオンにし、ＶＳＳレベルの出力信号をパット２３０にアサートする。 （もっと読む）

【課題】非直線性誤差が少なく広帯域であって、自在にゲインの切り替えを行うことができる差動増幅器を提供する。
【解決手段】差動増幅器１は一対の入力信号が入力されて、その差分に応じた差分を有する一対の信号を出力する入力回路（Ｑ１，Ｑ２、Ｑ５，Ｑ６、ＲＥ１，ＲＥ２）と、入力回路から出力される一対の信号を用いて入力回路で生ずる歪みを補償する補償回路（Ｑ３，Ｑ４）とを含む入力部１１と、入力回路に対して行われる補償回路の歪み補償によって歪みが補償されるとともに入力回路から出力される一対の信号を増幅する複数の増幅回路１２ａ，１２ｂを含む出力部１２と、複数の増幅回路１２ａ，１２ｂのうち、動作状態にする増幅回路と非動作状態にする増幅回路との切り替え制御を行う制御回路２０とを備える。 （もっと読む）

【課題】オフセットキャンセル動作の判定をより高精度に行うことができる演算増幅器を提供する。
【解決手段】本発明に係る演算増幅器１００は、ペアトランジスタとして機能する第1の差動トランジスタＰ１、及び第２の差動トランジスタＰ２を備える差動段１０と、極性切り替え部５１，５２と、ペアトランジスタのいずれか一方、又はペアトランジスタそれぞれに接続することによって、第１の差動トランジスタＰ１と第２の差動トランジスタＰ２のサイズバランスを異ならしめるオフセット付加部２０とを備える。オフセット付加部２０は、ペアトランジスタのいずれか一方、若しくはそれぞれに並列に接続され、ペアトランジスタと同じ入力を受ける第１付加トランジスタＴ１と、第１付加トランジスタＴ１と直列に接続され、テスト信号によりオン、オフが制御される第２付加トランジスタＴ２とを備える。 （もっと読む）

【課題】大きなスルーレートが必要なときのみオペアンプへの供給電流値を一時的に増加させ、不要なときは、電流値が小さくなり消費電流の削減が可能となる、安価で簡便な回路構成が求められている。
【解決手段】電流源用入力端子７５ｐ,７５ｎ及び定電流源４１ｐ,４１ｎを有し、２つの入力信号の差を増幅した出力信号を出力するオペアンプ本体３０と、電流源用入力端子７５ｐ,７５ｎと制御端子７０ｐ,７０ｎとの間に結合された容量７１ｐ,７１ｎを有するオペアンプであって、制御端子７０ｐ,７０ｎに入力されているオペアンプ本体３０の動作開始信号ＥＮＡＢ,ＥＮＡが変化したとき、容量７１ｐ,７１ｎによりＶＢＰ,ＶＢＮに定電圧源４１ｐ,４２ｎの定電流Ｉｐ,Ｉｎを増加させるよう変化を起こしてオペアンプのスルーレートを向上させる。 （もっと読む）

【課題】オペアンプ及びＣＣＩＩの双方として機能する単一のアナログ構成要素を実現する。
【解決手段】増幅器１００は、差動増幅回路１０２、非反転出力ステージ１０４で構成され、差動増幅回路１０２は、２つの電圧入力を受け取る入力ステージ１０６と、電流出力を提供する出力ステージ１０８とを有する。２つの電流出力I_OUT1及びI_OUT2が一体に結合されたときに、第１のモードであるオペレーショナル増幅器として機能し、第２の電流出力I_OUT2が第２の電圧入力V_Nに結合されるときに、第２のモードであるタイプ２の電流搬送器（ＣＣＩＩ）として機能する。 （もっと読む）

【課題】発振を抑えて安定な状態で出力電圧を制限する。
【解決手段】コンパレータ１３は、差動増幅部１１の定電流回路１６の出力電流よりも大きい電流を出力可能であって、出力端子１９の電圧Ｖｏが高電位側制限電圧ＶＨよりも高いときにトランジスタＴ４に電流を出力する。コンパレータ１４も、差動増幅部１１の定電流回路１６の出力電流よりも大きい電流を出力可能であって、出力端子１９の電圧Ｖｏが低電位側制限電圧ＶＬよりも低いときにトランジスタＴ３に電流を出力する。 （もっと読む）

【課題】回路面積の増加を抑制しつつ、出力電圧バラツキを低減できる演算増幅回路を提供する。
【解決手段】本発明に係る演算増幅回路１２２Ａは差動増幅部３１を含む。差動増幅部３１は、第１差動対を形成する差動トランジスタ１００及び差動トランジスタ１０１と、第１差動対に電流を供給する電流源トランジスタ１０２とを含む。演算増幅回路１２２Ａは、さらに、差動トランジスタ１００及び差動トランジスタ１０１の少なくとも一方と、電流源トランジスタ１０２のドレインとの間に接続された可変抵抗素子２１を備える。可変抵抗素子２１は、第１端子及び第２端子と、直列に接続された複数の電流電圧変換器４１と、第１端子と第２端子との間に接続される直列に接続された複数の電流電圧変換器４１の段数を変更することにより、第１端子と第２端子との間の抵抗値を変更する補正電圧選択回路５１とを備える。 （もっと読む）

【課題】出力信号のデューティ比のばらつきを低減できる差動増幅回路、高速シリアルインターフェース回路、集積回路装置及び電子機器を提供すること。
【解決手段】差動増幅回路は差動入力信号を構成する第１、第２の入力信号が入力され、第１、第２の入力信号に対応する第１、第２の差動出力信号を出力する差動増幅部１０と、第１、第２の差動出力信号に応じてシングルエンドの出力信号を出力する出力部２０を含む。出力部２０は、高電位側電源と出力ノードとの間に設けられた第１のトランスミッションゲート２１と、低電位側電源と出力ノードとの間に設けられた第２のトランスミッションゲート２２を含む。第１、第２の差動出力信号に応じて、第１、第２のトランスミッションゲート２１、２２がオン・オフされる。 （もっと読む）