【課題】ゼロ点調整による位相補償と進み位相補償とを１つのキャパシタで実現し、回路規模を削減可能な増幅回路を提供する。
【解決手段】本発明による増幅回路は、入力信号が供給される差動増幅回路２０と、差動増幅回路２０の出力を受けるソースフォロア回路３０と、ソースフォロア回路３０の出力端と差動増幅回路２０の入力端とを接続する帰還抵抗１６と、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、帰還抵抗１６と差動増幅回路２０の入力端の間と、に接続されたキャパシタ１７と、を備えることを特徴とする。キャパシタ１７は、ゼロ点調整による位相補償と進み位相補償の両方を実現する。したがって、回路規模の削減が実現される。 （もっと読む）

【課題】帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能な増幅回路を提供する。
【解決手段】本発明による増幅回路３ｂは、差動入力部８１Ａ及び８１Ｂと、該差動入力部８１Ａ及び８１Ｂのうちのいずれか一方を選択するスイッチ７９Ａ及び７９Ｂと、を備え、該スイッチ７９Ａ及び７９Ｂにより選択された差動入力部を用いた増幅処理を行うオペアンプ７０ｂと、オペアンプ７０ｂの出力端と差動入力部８１Ａの入力端との間に設けられ、所定抵抗値の抵抗を有する第１の帰還回路と、オペアンプ７０ｂの出力端と差動入力部８１Ｂの入力端との間に設けられ、上記所定抵抗値とは異なる抵抗値の抵抗を有する第２の帰還回路と、を備えることを特徴とする。差動入力部の選択により電圧増幅度を切り替え可能であるので、帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能となっている。 （もっと読む）

【課題】ソースフォロア回路を出力段とする複数段構成のオペアンプを用いる帰還型の増幅回路において、入力電圧が比較的高い場合においても、比較的低い電源電圧を用いて十分なダイナミックレンジを確保する。
【解決手段】本発明による増幅回路は、入力信号Ｖｉｎが供給される差動増幅回路２０と、差動増幅回路２０の出力を受けるソースフォロア回路３０と、ソースフォロア回路３０の出力端と差動増幅回路２０の入力端とを接続する帰還回路と、を備え、ソースフォロア回路３０を構成するＭＯＳトランジスタ３１がデプレッション型である。これにより、ＭＯＳトランジスタ３１のゲート電圧をソースフォロア回路３０の出力電圧Ｖｏｕｔ以下とすることができる。つまり、ＭＯＳトランジスタ３１のゲート電圧を低く抑えることができることから、入力電圧が比較的高い場合においても比較的低い電源電圧を用いて十分なダイナミックレンジを確保することが可能となる。 （もっと読む）

【課題】出力回路の設計が容易な増幅回路及びこれを備える光ピックアップを提供する。
【解決手段】本発明による増幅回路は、入力信号が供給される差動増幅回路２０と、差動増幅回路２０の出力をそれぞれ受ける複数の出力回路３０−１〜３と、を備える。これによれば、出力回路を複数用意したので、用途別に出力回路を設計することができる。したがって、増幅回路において出力回路の設計が容易化されている。また、光ピックアップ内の増幅回路において、出力回路の設計が容易化される。 （もっと読む）

【課題】 電源電圧ＶＤＤが低い状態においても、正確に入力電圧の比較を行うことができるコンパレータを提供する。
【解決手段】 差動増幅回路１０の後段のソース接地増幅回路２０Ａにおいて、差動増幅回路１０の出力信号Ｖ２がゲートに与えられるＮチャネル電界効果トランジスタ２１と、その定電流負荷としてのＰチャネル電界効果トランジスタ２２との間にはＰチャネル電界効果トランジスタ２３が介挿されている。Ｐチャネル電界効果トランジスタ２３のゲートには、電圧Ｂ＝ＶＤＤ／２が与えられる。Ｐチャネル電界効果トランジスタ２３は、電源電圧ＶＤＤが低い状態において、差動増幅回路１０に対する入力電圧ＶｒｅｆおよびＶｉｎが一致したときに、Ｐチャネル電界効果トランジスタ２２の動作点を差動増幅回路１０のＰチャネル電界効果トランジスタ１３の動作点に近づける。 （もっと読む）

【課題】入力電圧及び出力電圧をほぼ一致させて、歪みの少ない正確な信号伝達を行うことができる増幅器を提供する。
【解決手段】ゲートに入力電圧Ｖｉが供給される差動対１７及び定電流源１６を備えたサブアンプ段１１と、トランジスタ群２１及びそのゲート−ソース間の電圧がトランジスタＮ１４のゲート−ソース間の電圧よりも高くなるようにバイアス電流を供給する定電流源２２を備えたバイアス電圧生成段１２と、入力電圧Ｖｉが供給される差動対３２及び差動対３２にバイアス電流を供給する定電流源３１、差動対３２のトランジスタＮ３５のドレインに挿入されたカスケードトランジスタＮ３１及び差動対３２のトランジスタＮ３６のドレインに挿入されそのドレインの電圧を出力電圧Ｖｏとして容量負荷へと出力するとともに該出力電圧ＶｏをトランジスタＮ３６のゲートに帰還するカスケードトランジスタＮ３２を備えたメインアンプ段１３とを備える。 （もっと読む）

【課題】簡単な構成で出力電圧の下限を制限することが可能な誤差増幅回路を提供する。
【解決手段】バイアス段110から差動段120のPMOSFET Ｍ3(124)、PMOSFET Ｍ4(125)のソースに定電流が供給される。PMOSFET Ｍ3(124)及びPMOSFET Ｍ4(125)のドレインに接続されたNMOSFET Ｍ5A(128)及びNMOSFET Ｍ6A(129)は第１のカレントミラー回路を、またNMOSFET Ｍ5A(128)及びNMOSFET Ｍ6A(129)のソースに接続されたNMOSFET Ｍ5(126)及びNMOSFET Ｍ6(127)は第２のカレントミラー回路を構成する。ダイオード接続されたNMOSFET Ｍ6(127)及びこれにカスケード接続するNMOSFET Ｍ6A(129)は能動負荷を構成し、NMOSFET Ｍ6A(129)のドレインから出力端123に信号を出力する。 （もっと読む）

【課題】ゲイン誤差やＤＣオフセット電圧が生じ難く、微細化・低消費電力化に適した増幅回路を提供することを目的とする。
【解決手段】入力端子２と出力端子３との間に、第１の抵抗４と第２の抵抗５が直列接続されている。ＶＲＥＦＬ端子６とＶＲＥＦＨ端子７との間に、第３の抵抗８と第４の抵抗９が直列接続されている。第１の抵抗４と第２の抵抗５の抵抗値の比は、第３の抵抗と第４の抵抗９の抵抗値の比は同じである。オペアンプ１０の第１差動入力端子（−）に第１の抵抗４と第２の抵抗５との接続点の電圧が印加され、第２差動入力端子（＋）に第３の抵抗８と第４の抵抗９との接続点の電圧、またはＶＲＥＦＨのいずれかが選択的に印加される。オペアンプ１０の出力は出力端子３を介して出力されるとともに、第２の抵抗５を帰還抵抗として第１差動入力端子に印加される。 （もっと読む）

【課題】アンテナが電波を受信しているか否かに関わらず、オフセット調整を正確に行うことのできる技術を提供する。
【解決手段】電波が存在するハイレベル期間と電波の存在しないローレベル期間との組み合わせにより符号化されたコマンドデータを受信するためのデータ受信装置であって、アンテナを介して前記コマンドデータを受信し、前記コマンドデータを再生した再生信号を出力する受信回路と、前記受信回路のオフセット値を調整するオフセット調整切替回路と、を具備し、前記オフセット調整切替回路は、前記受信回路が前記コマンドデータを受信しているときに、前記コマンドデータの前記ローレベル期間に対応する前記再生信号の論理レベルを判定し、判定結果に基づいて前記オフセット値の調整を行う。 （もっと読む）

【課題】Ｓ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートの高速化を可能としたオペアンプを提供する。
【解決手段】反転端子１、非反転端子２、正電源端子３、負電源端子４及び出力端子５を備え、前記出力端子と前記反転端子との間にフィードバック回路Ｒ２を備えたオペアンプであって、２つの位相補正端子６，７とを設け、第一の位相補正端子と第二の位相補正端子との間にコンデンサＣｃと抵抗Ｒｃとの直列回路を接続し、この直列回路を構成するコンデンサと抵抗との接続点に前記コンデンサより容量が大きい第二のコンデンサＣＬの一端を接続し、このコンデンサの他端に入力信号の立ち上がりと同期する信号によりスイッチ制御されるスイッチ素子Ｑ１の一端を接続し、このスイッチ素子の他端に正電源＋ＶＳを接続する。 （もっと読む）

出力段は、ＶＤＤＡノードと出力ノードとの間のプルアップ電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタ及びバイアシングトランジスタ）を含み、前記出力ノードと接地ノードとの間のプルダウン電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタ及びバイアシングトランジスタ）も含む。前記バイアシングトランジスタを提供することは、前記トランジスタにおいて低下される最大電圧を低減させ、それによって前記トランジスタがＶＤＤＡよりも低い破壊電圧を有するのを可能にする。適応型バイアシング回路は、前記出力ノード電圧に基づいてバイアシングトランジスタにおける前記ゲート電圧を調整する。前記出力電圧が中間範囲内にある場合は、前記ゲート電圧は、電圧ストレスを低減させるためにレール電圧から離れた電圧に設定される。前記出力電圧が前記レール電圧の方に近い範囲内にある場合は、前記ゲート電圧は、前記レール電圧により近い電圧に設定され、それによりレールツーレール出力電圧スイングを容易にする。 （もっと読む）

【課題】ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができ、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる光受信回路を得る。
【解決手段】差動増幅回路１１の非反転出力に第１の容量１３の一端が接続され、反転出力に第２の容量１４の一端が接続されている。ＤＣバイアス回路１５は、第１，第２の容量１３，１４の他端にＤＣバイアスを与える。コンパレータ１６は、第１，第２の容量１３，１４を介して差動増幅回路１１の差動出力信号を入力する。ＳＲ型フリップフロップ１７は、コンパレータ１６の出力信号をセット端子Ｓから入力し、リセット信号をリセット端子Ｒから入力する。出力制御回路１８は、ＳＲ型フリップフロップ１７の出力信号に応じて差動増幅回路１１の差動出力を出力するかどうかを制御する。 （もっと読む）

【課題】回路規模や消費電流の増加を抑えつつ、安定度を向上しつつスルーレートを改善することができるレールトゥレール型の増幅器を提供する。
【解決手段】入力にそれぞれ接続されたＮＭＯＳトランジスタの差動対ＭＮ１，２及びＰＭＯＳトランジスタの差動対ＭＰ１，２を有し、差動対を構成する各ＮＭＯＳトランジスタのドレイン−ソース間に並列にドレイン−ソースを接続し、かつ所定のバイアス電圧をゲートに入力した一対のＮＭＯＳトランジスタＭＮ２１，２２と、差動対を構成する各ＰＭＯＳトランジスタのドレイン−ソース間にそのドレイン−ソースを接続し、かつ所定のバイアス電圧をゲートに入力した一対のＰＭＯＳトランジスタＭＰ２１，２２とを設け、出力段のＤＣバイアスを一定にする。 （もっと読む）

【課題】高利得特性と小型化を実現することができる差動増幅回路を得ることを目的とする。
【解決手段】整合回路１１がＮＰＮバイポーラトランジスタ１ａのコレクタ端子から出力された信号を信号出力端子１３に出力する一方、他端が５０オーム未満の抵抗１４と接続されている整合回路１２がＮＰＮバイポーラトランジスタ１ｂのコレクタ端子から出力された信号を終端するように構成する。即ち、１対のＮＰＮバイポーラトランジスタ１ａ，１ｂを不平衡に動作させて、振幅が大きい線路から出力信号として取り出すように構成する。 （もっと読む）

設定可能なＤＣ結合またはＡＣ結合出力を備えるマルチモード増幅器が説明される。一設計では、マルチモード増幅器は、増幅器および少なくとも１つのＤＣレベルシフト回路を含む。増幅器は、入力信号を受信して増幅し、ＤＣ結合モードにおける負荷へのＤＣ結合、ＡＣ結合モードにおける負荷へのＡＣ結合に適する出力信号を提供する。少なくとも１つのＤＣレベルシフト回路は、増幅器の少なくとも１つ（例えば、入力および／または出力）のコモンモード電圧についてＤＣレベルシフトを実行し、増幅器がＤＣ結合で、またはＡＣ結合モードで動作しているかどうかに基づいて制御される。増幅器は、ＤＣ結合モードにおいてＶ_ＤＤとＶ_ＮＥＧ供給との間で、ＡＣ結合モードにおいてＶ_ＤＤとＶ_ＳＳ供給との間で動作する。増幅器は、少なくとも１つの利得段、内部ＤＣレベルシフト回路および出力段を含んでもよい。
（もっと読む）

【課題】差動信号のクロスポイントを容易に調整することができる差動信号生成回路を得る。
【解決手段】本発明に係る差動信号生成回路は、入力信号と閾値電圧とを比較して差動信号を出力する第１アンプと、差動信号に応じて閾値電圧を調整する第２アンプとを備え、第２アンプは、ゲートに差動信号がそれぞれ入力され、差動対を構成する第１，第２トランジスタと、第１、第２トランジスタのドレインと基準電位点との間にそれぞれ接続されたカレントミラー構成の第３、第４トランジスタと、第１，第２トランジスタのソースが共通接続された電流源と、外部から入力された電流又は電圧に応じて、第１トランジスタのドレイン電流を調整する調整部とを有し、第２トランジスタのドレイン電圧に応じて閾値電圧を調整する。 （もっと読む）

【課題】多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止する光電変換装置を提供する。
【解決手段】本発明に係る光電変換装置は、光を電流に変換する受光素子１０１と、受光素子１０１により変換された電流を電圧に変換する、ゲイン可変の第１増幅部１０２と、第１増幅部１０２により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ回路１１７と、第１増幅部１０２により変換された電圧を増幅する、ゲイン可変の第２増幅部１０３と、第２増幅部１０３により増幅された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第２クリップ回路１２７とを備える。 （もっと読む）

【課題】トランジスタのしきい値電圧のバラツキの影響を抑制して、所望の電圧を供給する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】 簡単な回路構成で減衰比の調整が可能な減衰器を実現する。
【解決手段】 減衰比の調整が可能な減衰器において、入力電圧信号を低周波成分電流に変換する抵抗と、前記入力電圧信号を高周波成分電流に変換する容量と、抵抗と容量が並列接続された負荷回路と、前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、前記減衰比調整手段に流れ込む前記低周波成分電流の電流値を調整する入力電流値調整手段とを設ける。 （もっと読む）

【課題】異なる電源系を有する回路ブロック相互間で伝送線を通して伝送信号を正常に伝送することが可能な伝送装置を提供する。
【解決手段】伝送装置１０では、第１回路ブロック１１が各伝送線１３，１４にそれぞれ伝送信号ＶＡの非反転信号（出力信号ＶＢ）と反転信号（出力信号ＶＣ）を出力すると、各信号ＶＢ，ＶＣがそれぞれ各トランジスタＭＮ３，ＭＮ２のゲートに印加され、各信号の電圧値に応じた各トランジスタＭＮ３，ＭＮ２のソース電圧が、第２回路ブロック１２に備えられた比較回路１８に入力される。比較回路１８は各トランジスタＭＮ３，ＭＮ２のソース電圧を比較して被伝送信号ＶＦａを出力するが、被伝送信号ＶＦａの論理レベルは伝送信号ＶＡの論理レベルと同じになる。従って、互いに異なる電源系を有して絶縁された各回路ブロック１１，１２の間で、第１回路ブロック１１から第２回路ブロック１２へ伝送信号ＶＡを伝送することができる。 （もっと読む）