【課題】従来回路に比して極力少ない回路素子の追加によって入力換算雑音電圧を増加させることなく、従来回路同様の回路安定性を保持したまま、スルーレートの増大を図る。
【解決手段】入力電圧が低電位から高電位に遷移する際、及び、高電位から低電位に遷移する際にのみ、一時的に位相補償用コンデンサ６１に電流を追加供給可能とした電流供給回路１００Ａ，１００Ｂ，１００Ｃが設けられ、回路動作の安定性を損なうことなく、スルーレートの増大が可能となっている。 （もっと読む）

【課題】簡単な構成で減衰交流信号を発生させることが可能な交流信号発生装置を提供すること。
【解決手段】交流信号発生装置は、周波数が僅かに異なる２つの矩形波を発生させる矩形波発生手段として機能するマイクロコンピュータと、２つの矩形波を入力し、一方の矩形波の電圧値から他方の矩形波の電圧値を減算した差を出力する両極性の差動増幅回路と、アクティブフィルター回路によって構成され、交流信号を出力する低域通過型フィルター回路とを備える。マイクロコンピュータは、２つの矩形波の初期の位相差が１８０度であり、２つの矩形波の位相差が０になる時点で矩形波の発生を終了する。特に減衰のための回路を必要とせず、外付け部品等による影響を殆ど受けずに安定した減衰信号が得られる。 （もっと読む）

【課題】出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。
【解決手段】演算増幅器１が、出力ＰＭＯＳトランジスタＭＰ６と、出力ＮＭＯＳトランジスタＭＮ６と、ノードＮ１と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ１と、ノードＮ２と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ２と、浮遊電流源６を構成しているＰＭＯＳトランジスタＭＰ５Ａ及びＮＭＯＳトランジスタＭＮ５Ａと、ノードＮ１と浮遊電流源６の間に接続されたＰＭＯＳトランジスタＭＰ５Ｂと、浮遊電流源６とノードＮ２の間に接続されたＮＭＯＳトランジスタＭＮ５Ｂとを備えている。ＰＭＯＳトランジスタＭＰ５Ａ、ＭＰ５Ｂのゲートは共通に接続され、ＮＭＯＳトランジスタＭＮ５Ａ、ＭＮ５Ｂのゲートは共通に接続されている。 （もっと読む）

【課題】定常消費電流を大きくせずスルーレートを高速化したオペアンプを提供し、また、外部端子数を増大せず、閾値電圧などのパラメータを任意に設定することが可能なパラメータ設定回路、並びに、これを備えた半導体装置、電源装置を提供する。
【解決手段】オペアンプは、一対のトランジスタから成る差動対を用いて正相入力信号と逆相入力信号との電位差に応じた電圧信号を生成する少なくとも一の差動入力部１０、２０と、前記差動入力部で生成される前記電圧信号に応じた論理レベルの出力信号を生成して出力する出力部３０と、前記正相入力信号または前記逆相入力信号が急峻に変動したことを検出して補助電流Ｉｄ１、Ｉｄ２を生成する少なくとも一の補助電流生成部４０、５０と、所定の基準電流Ｉｄ０と前記補助電流Ｉｄ１、Ｉｄ２とを足し合わせて前記差動入力部の駆動電流Ｉｄを生成する駆動電流生成部６０と、を有する。 （もっと読む）

【課題】高速動作に対応可能とし、出力段の貫通電流を抑制可能とした出力回路を提供する。
【解決手段】差動増幅段５０、出力増幅段３０、増幅加速回路１０、容量接続制御回路２０を備え、出力増幅段３０は出力端子２とトランジスタ１０１、１０２を備え、増幅加速回路１０は、差動増幅段の第１、第２の出力３、４と出力端子２間に夫々接続されたスイッチＳＷ１とトランジスタ１０３並びにトランジスタ１０４とスイッチＳＷ２を備え、容量接続制御回路２０は、一端が出力端子に接続された容量素子Ｃ１、Ｃ２と、Ｃ１の他端と第１の電圧供給端子ＮＥ１との間に接続されたスイッチＳＷ２１と、Ｃ１の他端と前記差動増幅段の第１の差動対の出力７の間に接続されたスイッチＳＷ２２と、Ｃ２の他端と第２の電圧供給端子ＮＥ２との間に接続されたスイッチＳＷ２３と、Ｃ２の他端と差動増幅段の第２の差動対の出力８の間に接続されたスイッチＳＷ２４と、を備える。 （もっと読む）

【課題】全ての位相補償容量に対して充放電の加速電流を供給することでスルーレートを増大させた演算増幅器を提供する。
【解決手段】ゲートが正転入力端子ＩＮ＋に接続されたトランジスタ１１ａ、ゲートが反転入力端子ＩＮ−に接続されたトランジスタ１１ｂ、トランジスタ１１ａ，１１ｂのソースに共通接続された電流源ＣＳ１、及びトランジスタ１１ａ、１１ｂのドレインに接続された負荷を有する第１の差動回路１１と、該第１の差動回路１１の正転出力信号を増幅する１又は２段以上縦続接続された増幅器１２１〜１２ｎと、増幅器１２１〜１２ｎの入力側と出力端子ＯＵＴの間に接続された位相補償容量ＣＣ１〜ＣＣｎとを備えた演算増幅器において、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ-の電圧よりもＶdif1より高くなると位相補償容量ＣＣ１〜ＣＣｎに対し放電電流を追加し、Ｖdif３より低くなると充電電流を追加する電流制御部１３を備えた。 （もっと読む）

【課題】差動増幅器の発振を防ぎつつ、消費電力を増加させずに高いスルーレートを実現することが可能な差動増幅器を実現する。
【解決手段】正極と負極の階調電圧を交互に入力する入力段回路（ＤＮ１、ＤＰ１）を具備して、階調電圧に応じて生成される駆動電圧を表示装置（５４）へ出力する出力アンプ（５３）と、階調電圧の極性反転動作のトリガとなるストローブ信号（ＳＴＢ）に同期して生成されるバイアス電圧（ＢＮ１１、ＢＰ１１）を入力段回路（ＤＮ１、ＤＰ１）の電流を制御する定電流源（ＩＣＳ１１、ＩＣＳ１２）へ印加するバイアス回路（５１）と、ストローブ信号（ＳＴＢ）に同期して生成されるバイアス電圧（ＢＮ１１、ＢＰ１１）より高い電圧レベルのパルス電圧（Ｐ１１、Ｐ１２）をバイアス電圧（ＢＮ１１、ＢＰ１１）にカップリングするパルス電圧印加回路（５２）とを備える。 （もっと読む）

【解決手段】実施形態によれば、高い供給電圧源と、低い供給電圧源と、２つの並列信号パスとを具備する増幅器を提供する。それぞれの信号パスは、前記高い供給電圧源及び前記低い供給電圧源に接続され、第１増幅器と第２増幅器とを具備する。前記２つの信号パスは共通の入力ノード及び共通の出力ノードでのみ互いに接続され、その結果前記それぞれの第１増幅器は互いに独立に動作する。前記第１増幅器は、入力電圧信号の少なくとも一部を信号電流へ変換する。複数の前記信号パスは、使用中の前記信号電流がそれぞれの前記第２増幅手段を駆動して増幅された出力電流を前記共通の出力ノードへ提供する。 （もっと読む）

【課題】出力インピーダンスが大きい信号源を接続した場合でも大きなバイパスコンデンサを必要とせず、かつ電源電圧変動除去特性の良い差動入力段回路を提供する。
【解決手段】差動入力段回路を、差動入力部を構成し、ソースが結合されたトランジスタＭ１，Ｍ２と、トランジスタＭ１，Ｍ２とグランドとの間に接続された定電流源Ｉｃと、カレントミラー段を構成し、ソースが電源に接続されたトランジスタＭ３，Ｍ４と、トランジスタＭ３のドレーンにドレーンが接続され、トランジスタのドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ１と同一の導電型のトランジスタＭ５と、トランジスタＭ４のドレーンにドレーンが接続され、トランジスタＭ２のドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ２と同一の導電型のトランジスタＭ６と、で構成する。 （もっと読む）

【課題】特性が安定し、増幅効率の良い増幅回路、集積回路装置及び電子機器等を提供すること。
【解決手段】増幅回路は、出力ノードＮＰに増幅信号ＶＰを出力する増幅用トランジスター１０と、インダクターＬＡ及びキャパシターＣＡ、ＣＢにより構成され、インダクターのインダクタンス値及びキャパシターのキャパシタンス値の少なくとも一方が可変に設定されるＬＣ負荷回路２０と、増幅信号ＶＰの電圧振幅を検出する振幅検出回路３０と、振幅検出回路３０の検出結果に基づいてインダクタンス値及びキャパシタンス値の少なくとも一方を設定し、増幅信号ＶＰの電圧振幅値を極大値に近づける制御を行う制御回路４０とを含む。 （もっと読む）

【課題】差動入力信号の伝達遅延時間を小さくすることができるオペアンプ回路を提供することである。
【解決手段】本発明にかかるオペアンプ回路１０は、第１の差動対を構成するトランジスタ１１、１２を備える第１の差動入力部１と、第１の差動対を構成するトランジスタ１１、１２よりもトランジスタサイズが大きい第２の差動対を構成するトランジスタ２１、２２を備える第２の差動入力部２と、第１および第２の差動入力部１、２からの出力に応じて信号を生成する中間段３と、中間段３で生成された信号に応じて出力信号を生成する出力段トランジスタＭＰ１、ＭＮ１を備えた出力段８と、中間段３で生成された信号に応じて、第１の差動入力部１を使用する場合または第１の差動入力部１および第２の差動入力部２を使用する場合のいずれかを選択する差動入力部選択回路と、を有する。 （もっと読む）

【課題】バイアス信号を切りかえに伴う動作特性の悪化を低減した半導体集積回路を提供する。
【解決手段】半導体集積回路１０は、入力電流Ｉｉｎを受け、それに応じた出力電流Ｉｏｕｔ１を別の回路に供給する。第１可変抵抗Ｒ１の第１端子は、入力端子Ｐ１と接続される。第１トランジスタＭ１および第２トランジスタＭ２は、電源端子と第１可変抵抗Ｒ１の第２端子の間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子と出力端子Ｐ２との間に順に直列に設けられる。第１トランジスタＭ１および第３トランジスタＭ３それぞれのゲートは第１可変抵抗Ｒ１の第２端子に接続される。第２トランジスタＭ２および第４トランジスタＭ４それぞれのゲートは入力端子Ｐ１に接続されている。第１可変抵抗Ｒ１は、その抵抗値が入力電流Ｉｉｎに応じて切りかえ可能に構成される。 （もっと読む）

【課題】 ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】 エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。 （もっと読む）

【課題】不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法を提供する。
【解決手段】不均一なデューティサイクルを有する入力信号をコンデンサ・デジェネレイティング差動対回路に入力し、前記回路内の１つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成し、差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって出力信号のデューティサイクルの正の部分と負の部分の継続時間が、入力信号とスイッチングレベルとの交差点により規定される。必要に応じて、出力信号のデューティサイクルが少なくとも実質的に均一になるまで、信号（およびスイッチングレベル）が調整される。 （もっと読む）

【課題】増幅率を損ねることなく同相入力範囲を拡大することができる受信回路を提供する。
【解決手段】受信回路は、第１の抵抗Ｒ３と第２の抵抗Ｒ４との抵抗比に基づき差動信号の一方の信号ＢＰを分圧した第１の入力信号を出力する第１の分圧回路１０と、第３の抵抗Ｒ５と第４の抵抗Ｒ６との抵抗比に基づき差動信号の他方の信号ＢＭを分圧した第２の入力信号を出力する第２の分圧回路１１と、第１、第２の入力信号を増幅して出力する差動増幅器１２と、差動信号の同相電圧Ｖｃｍを検出する同相電圧検出回路１３と、同相電圧Ｖｃｍに基づきバイアス電圧Ｖｂの電圧値を切り替えるバイアス電圧切替回路１４と、を有する。 （もっと読む）

【課題】小振幅信号を高速に増幅して出力し、かつ、消費電力の少ないアンプを備える半導体装置を提供する。
【解決手段】クロックに同期してデータが更新される小振幅信号を受信するアンプ部と、アンプ部の出力に接続された出力部と、を備え、アンプ部はクロックに同期して小振幅信号の論理レベルが遷移しうるタイミングで電流源の電流を増加し、遷移しないタイミングで電流を減少する。出力部はクロックに同期してアンプ部の出力データの論理レベルが遷移しうるタイミングで出力インピーダンスを低下させて高速に負荷を駆動すると共に、論理レベルが遷移しないタイミングで出力インピーダンスを増加させて貫通電流が流れることを防ぐ。 （もっと読む）

【課題】構成素子数を最小限に抑えて消費電流の増加を抑え、且つ過渡応答時のクロスオーバー歪を改善する。
【解決手段】ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインとゲートがＭＯＳトランジスタＭ２のドレインおよびトランジスタＭ５のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されたＭＯＳトランジスタＭ７を設けた。 （もっと読む）

【課題】第１のアンプと、第１のアンプの出力が入力される第２のアンプとを含むアンプにおいて、ツノが発生せず、安定した動作が行なえるアンプを提供する。
【解決手段】第１のアンプは、ゲートに基準電圧が入力されるトランジスタＭ１と、トランジスタＭ１のドレインと電源電圧との間に接続されたトランジスタＭ４と、トランジスタＭ１のソースと接地電圧との間に接続された定電流源とから構成されて、トランジスタＭ１のドレインとトランジスタＭ４との接続部から出力し、第２のアンプは電源電圧と接地電圧との間で直列に接続されトランジスタＭ６と少なくとも１つ以上の抵抗から構成されて、トランジスタＭ６のゲートに第１のアンプの出力が入力されると共に、トランジスタＭ６と抵抗との接続部から出力電圧を出力し、第１のアンプの出力と電源電圧の間に、ゲートに基準電圧が入力されるトランジスタＭ７でなるスイッチが設けられている。 （もっと読む）

【課題】線形領域で高精度に動作する差動増幅回路及びこの差動増幅回路を用いた液晶ディスプレイドライバを提供する。
【解決手段】差動増幅回路は、入力電圧Ｖ１がゲート端子に与えられるトランジスタＭ１及びＭ２と、トランジスタＭ１のソース端子にドレイン端子が接続されるトランジスタＭ３、トランジスタＭ３のゲート端子に入力電圧Ｖ１を与えるか否か切り替えるスイッチＳ１、トランジスタＭ３のゲート端子に入力電圧Ｖ２を与えるか否か切り替えるスイッチＳ２、及びトランジスタＭ２のソース端子にドレイン端子が接続され、ゲート端子に入力電圧Ｖ３が与えられ、ソース端子がトランジスタＭ３のソース端子と接続されるトランジスタＭ４をそれぞれ有する複数の差動対Ｄ１〜Ｄ４と、差動対Ｄ１〜Ｄ４のトランジスタＭ３、Ｍ４のソース端子に電流を供給する電流源Ｉ１と、を備える。 （もっと読む）

【課題】ジッタ特性に優れる演算増幅器を提供すること。
【解決手段】各ゲートに差動入力信号が入力される第１ＰＭＯＳトランジスタ対ＰＭ６、ＰＭ７を有する第１差動増幅器ＰＡと、各ゲートに差動入力信号が入力される第１ＮＭＯＳトランジスタ対ＮＭ１３、ＮＭ１４を有する第２差動増幅器ＮＡと、差動入力信号の同相成分を検出する同相成分検出部１と、同相成分から高周波成分を除去する高周波成分除去部２と、高周波成分が除去された同相成分に基づいて、差動入力信号のコモンモード電圧が第１基準電圧より高い場合、第１差動増幅器ＰＡの動作を停止し、コモンモード電圧が第２基準電圧より低い場合（ただし、当該第２基準電圧は前記第１基準電圧より低い）、第２差動増幅器ＮＡの動作を停止するための制御信号を発生する制御信号発生部３と、を備えた演算増幅器。 （もっと読む）