【課題】出力電圧におけるひずみを低減すること。
【解決手段】制御回路２７は、第１の差動対２１と高電位電源ＶＤとの間に接続されたトランジスタＴＰ１１に流れるバイアス電流ｉａ１と等しい電流ｉａ３を高電位電源ＶＤとノードＮ１３との間に生成する。また、制御回路２７は、バイアス電圧ＶＧ１に応じた電流ｉｂ２をノードＮ１３とグランドＧＮＤとの間に生成する。ノードＮ１３は、トランジスタＴＰ１３に接続され、電流源として動作するトランジスタＴＰ１２は、トランジスタＴＰ１３に流れる電流ｉａ５と等しいバイアス電流ｉａ２を第２の差動対２２に供給する。そして、制御回路２７は、入力電圧ＶＰがゲートに供給されるトランジスタＴＮ３３により、ノードＮ１３とグランドＧＮＤとの間に流れる電流を制限する。 （もっと読む）

【課題】入力電流を正確に検出する。
【解決手段】一対の外部入力端子２ａ，２ｂのうちの一方に第１電路１１を介して一端が接続されると共に他端がグランド電位Ｇに接続された第１抵抗回路３と、他方の外部入力端子２ｂに第２電路１２を介して一端が接続された第２抵抗回路４と、非反転入力端子が第１抵抗回路３の一端に直接接続され、かつ反転入力端子が第２抵抗回路４の一端に直接接続され、かつ出力端子が第２抵抗回路４の他端に接続された演算増幅器９とを備え、第１抵抗回路３および第２抵抗回路４の各抵抗値が共に値Ｒに規定され、演算増幅器９は、一対の外部入力端子２ａ，２ｂ間に流れる電流値Ｉの入力電流Ｉｄを、グランド電位Ｇを基準として電圧値の絶対値が（２×Ｒ×Ｉ）となる出力電圧Ｖｏに変換して出力端子１０ａ，１０ｂから出力する。 （もっと読む）

【課題】オーバーシュートやアンダーシュートを低減し、安定した出力電圧を生成することが可能な差動増幅器を提供すること。
【解決手段】本発明にかかる差動増幅器は、入力信号Ｖｉｎとフィードバック信号とに応じた１対の信号を出力する差動増幅段回路１１０と、１対の信号に基づいて出力電圧ＶＯＵＴを生成する出力段回路１２０と、を備える。出力段回路１２０は、外部出力端子と高電位側電源端子との間に設けられ、１対の信号の一方に基づいて抵抗値が制御されるトランジスタ１１と、外部出力端子と中間電源端子との間に設けられ、１対の信号の他方に基づいて抵抗値が制御されるトランジスタ１２と、外部出力端子と２種類の電源電圧を排他的に切り替えて出力する切り替えスイッチＳＷ３、ＳＷ４との間に設けられ、１対の信号の他方に基づいて抵抗値が制御されるトランジスタ１５と、２種類の電源電圧として、中間電圧と接地電圧とを備える。 （もっと読む）

【課題】差動アンプの入力側のゲイン調整を容易に行うことができる電荷検出回路を提供する。
【解決手段】電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサ１Ａ，１Ｂの一端が差動アンプ３の負極入力端子に接続され、他端が前記差動アンプ３の正極入力端子に接続され、前記差動アンプ３の出力端子と前記負極入力端子との間にフィードバック抵抗Ｒｆ及びフィードバック容量Ｃｆが並列に接続され、且つ前記差動アンプの正極入力端子と基準電圧との間にキャンセル抵抗Ｒｃ及びキャンセル容量Ｃｃが並列に接続された差動型の電荷検出回路であって、前記差動アンプの負極入力端子及び正極入力端子の少なくとも一方に逆バイアス電源７，９によって逆バイアス電位が与えられた可変容量ダイオードＤ１，Ｄ２を接続してゲイン調整を可能とした。 （もっと読む）

【課題】出力信号遅延を抑制し、消費電流の増大を抑制する出力回路の提供。
【解決手段】入力端子１０１と出力端子１０２の電圧を差動入力する差動入力段１１０からなる差動増幅回路と、第１及び第２の電源端子ＶＤＤ、ＶＳＳに接続された第１及び第２のカレントミラー１３０、１４０と、前記第１及び第２のカレントミラーの入力間、出力間に接続される第１、第２の連絡回路１５０Ｌ、１５０Ｒと、第１導電型の第１のトランジスタ１２１と第２導電型の第２のトランジスタ１２２とからなる出力増幅回路と、前記第１、第２の電源端子ＶＤＤ、ＶＳＳの電源電圧の間の電圧が供給される第３の電源端子ＶＭＬの電圧に応じたバイアス信号を受ける第１導電型の第３のトランジスタ１６１からなる制御回路１６０と、を備えている。 （もっと読む）

【課題】電源電圧変動除去比を向上させつつ、回路内の消費電流の低減及び回路自体の小型化を図ることができる差動増幅回路を提供する。
【解決手段】電源電圧源に接続された電源ラインと、２つの差動入力素子からなる入力回路と、２つの差動入力素子にそれぞれが接続された２つのトランジスタからなる能動負荷とからなり、２つの差動入力素子のそれぞれに入力される入力信号に応じて差分信号を生成する入力部と、差分信号を増幅して出力電圧生成信号を生成する増幅部と、増幅部から供給される出力電圧生成信号と、電源電圧源から供給される電源電圧と、に基づいて出力電圧を生成する出力部と、２つのトランジスタのそれぞれの制御端と電源ラインとの間に接続され、電源電圧のノイズ成分のみを透過させるノイズ透過部と、を有することを特徴とする差動増幅回路。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし、差動段を単一導電型に簡素化した構成においても、充電及び放電における出力電圧波形の対称性を実現する。
【解決手段】第１の差動対１１１、１１２と、第１のカレントミラー１３０と、第２のカレントミラー１４０と、第１の浮遊電流源回路１５０と、第２の浮遊電流源回路１６０を備えた差動入力段と、第１導電型の第１のトランジスタ１０１と、第２導電型の第２のトランジスタ１０２と、を備えた出力増幅段１１０と、第１及び第２の電流源１２１、１２３と、第３のトランジスタ１０３と、第４のトランジスタ１０５と、第３及び第４の電流源１２２、１２４と、第５のトランジスタ１０４と、第６のトランジスタ１０６とを備えた電流制御回路１２０とを含む。 （もっと読む）

【課題】信号の信号レベルを増幅するに際し、十分な利得を得ながら、サーマルノイズとフリッカノイズとの両者を同時に低減することができるＣＭＯＳオペアンプ、及びセンサ装置を提供することを目的とする。
【解決手段】第１ＭＯＳＦＥＴＱ１及びＱ２が配置されており、互いに信号レベルが異なる２種類の信号の入力を受け付ける信号入力部１０と、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が配置されており、信号入力部１０により受け付けられた２種類の信号の差分を増幅して出力する信号出力部１１と、を備える。第１ＭＯＳＦＥＴＱ１及びＱ２のゲート酸化膜の厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さよりも小さく、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さは、基準厚さを超える厚さとされており、基準厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が予め設定された利得を得ることができる基準電圧値のゲート電圧に耐える厚さとされている。 （もっと読む）

【課題】高利得特性を有するとともに、小型でかつ安定な差動増幅動作を実現した差動増幅回路を得る。
【解決手段】１対のバイポーラトランジスタ１、２と、１対のバイポーラトランジスタ１、２の各々に対する出力バイアス印加回路および入力バイアス印加回路と、１対のバイポーラトランジスタ１、２の２つの出力端子の一方を接地するための終端抵抗１５と、を備えている。１対のバイポーラトランジスタ１、２は、互いに異なるサイズからなり、２つの出力端子の他方は、振幅が大きい線路側に設けられている。 （もっと読む）

【課題】電源電圧の変動に起因する入力信号と出力信号のデューティばらつきを抑制する。
【解決手段】トランスミッタ１０は、一端から充電電圧Ｖａが引き出されるコンデンサ１０５と、コンデンサ１０５の充電電流Ｉ１を生成する第１定電流源１０３と、コンデンサ１０３の放電電流Ｉ２を生成する第２定電流源１０４と、送信入力信号ＩＮの論理レベル、及び、充電電圧Ｖａと基準電圧Ｖｒｅｆとの比較結果に基づいて、コンデンサ１０５の充放電制御を行う充放電制御部（１０１、１０２、１０６）と、充電電圧Ｖａに応じてスルーレートが設定され、出力側電源電圧Ｖ２に応じて信号振幅が設定される送信出力信号ＯＵＴを生成する出力段（１０９〜１１６）と、出力側電源電圧Ｖ２に依存して基準電圧Ｖｒｅｆを変動させる基準電圧生成部１０７と、基準電圧Ｖｒｅｆに依存して充電電流Ｉ１及び放電電流Ｉ２の各電流値を変動させる定電流制御部１０８と、を有する。 （もっと読む）

【課題】回路を構成する素子数を削減すると共に、差動アンプのオフセットや抵抗の比精度による誤差を低減できるフォールデッドカスコード型の差動アンプ及び半導体装置を提供する。
【解決手段】フォールデッドカスコード型の差動アンプ１４の入力段３０をＨＶＭＯＳにより構成し、出力段３２をＬＶＭＯＳ２０により構成することにより、従来では、２つの差動アンプにより構成していた差動増幅アンプを１つの差動アンプ１４により構成することができる。 （もっと読む）

【課題】オフセット電圧が入力電圧に依存しない差動増幅回路を提供する。
【解決手段】１対のＰＭＯＳトランジスタ及び第一電流源からなる第一入力段と、１対のＮＭＯＳトランジスタ及び第二電流源からなる第二入力段に加え、第一補正電流発生回路及び第二補正電流発生回路を設け、折り返しカスコード増幅段に流れる電流と同じ電流を出力段に流す構成としたので、折り返しカスコード増幅段と出力段のトランジスタのバイアス条件が同じになるようにした。 （もっと読む）

【課題】電源電圧などの回路の動作条件の変動に関わらず、デューティ比の変動を抑圧、低減する。
【解決手段】差動増幅回路１と、この差動増幅回路１において差動対を構成する２つのＭＯＳトランジスタ２１，２２のソース同士の接続点における電位に基づいて閾値電圧を生成する閾値電圧生成回路２と、インバータ動作における閾値電圧を、閾値電圧生成回路２により生成された閾値電圧に設定可能に構成された閾値電圧可変インバータ回路３とが設けられることにより、インバータ動作における閾値電圧が、差動増幅回路１の出力振幅の中心電圧に設定でき、電源電圧の変動などが生じてもインバータの入出力間におけるデューティ比の変動が抑圧、低減できるものとなっている。 （もっと読む）

【課題】消費電流および回路規模をほとんど増大させることなく、容易に容量の充電時間を短くすることの出来る比較回路を提供する。
【解決手段】差動増幅回路１０の出力が入力される単相増幅回路２０の出力をＮチャネルＭＯＳトランジスタＭＮ５からなるソースフォロワによるクランプ回路４１に入力し、当該クランプ回路４１により単相増幅回路２０の入力を制限することにより、新たに定電圧源を設けることなく必要な充電電圧幅を狭めて容量Ｃｐの充電時間を短くすることができる。また、単相増幅回路１０の出力に応じて単相増幅回路１０の入力を制限するので、単相増幅回路１０の閾値電圧のばらつきや電源電圧の影響が問題にならない。 （もっと読む）

【課題】再帰フィルタ回路のエミッタフォロア回路の数を低減し、回路規模が小さい再帰型フィルタ回路を提供する。
【解決手段】バイポーラトランジスタ（Ｔｒ）１０１を流れる電流Ｉinとフィードバック電流Ｉfbとを加算して電流Iを生成するノードＢ、電流Iをテール電流とし、ゲインを変更する制御信号が入力されるバイポーラＴｒ１０６及びバイポーラＴｒ１０３を含む差動対１００、バイポーラＴｒ１０６に流れる電流を電圧に変換する抵抗素子１０５を含む可変ゲイン増幅部、変換後の電圧を増幅して出力信号を生成するバイポーラＴｒ１１３を含む出力部１１５、可変容量素子１０４を含むハイパス部、ハイパス部から出力された信号をバッファリングする回路１１４、バッファリングされた信号を、可変容量素子１０９を介して周波数帯域制限するローパス部を含む移相部によって再帰型フィルタを構成する。 （もっと読む）

【課題】回路面積を増大させることなく、シングルエンド出力構成と差動出力構成とを切り替える機能を有する増幅回路を提供する。
【解決手段】スイッチＳ１、Ｓ４がオフされ、スイッチＳ２がオンされると、負荷回路１１が差動対７の能動負荷として機能するとともに出力端子１２が内部で切り離される。これにより、増幅回路１は、入力端子８、９に入力された入力電圧Ｖinp、Ｖinmを差動増幅し、不平衡信号Ｖoを出力端子１３から出力するシングルエンド出力構成となる。スイッチＳ１、Ｓ４がオンされ、スイッチＳ２がオフされると、負荷回路１１が差動対７の負荷として機能するとともに出力端子１２が内部で接続される。これにより、増幅回路１は、入力端子８、９に入力された入力電圧Ｖinp、Ｖinmを差動増幅し、平衡信号Ｖom、Ｖopを出力端子１２、１３から出力する差動出力構成となる。 （もっと読む）

【課題】パネルが大型化し、また、垂直同期周波数が高くなったとしても、画質の劣化を防止することが可能な表示装置を実現する。
【解決手段】表示装置の備える差動増幅器は、正電源と負電源との間に直列に接続された第１、第２トランジスタと、その各々のドレインを共通に接続された出力端子と、第１カレントミラー回路と出力端子との間に設けられた第１位相補償容量と、第２カレントミラー回路と出力端子との間に設けられた第２位相補償容量とを備える出力段回路と、加算回路と出力段回路との間に設けられて第１、第２トランジスタのバイアス制御を行うバイアス制御回路とを具備する。出力回路は、切り替え期間に第１、第２トランジスタの各々のゲートとソース間を短絡すると共に、第１位相補償容量及び前記第２位相補償容量を所定の電位へ充放電する。バイアス制御回路は、第１、第２トランジスタのゲート間の電流経路を遮断する。 （もっと読む）

【課題】容量素子の値をより小さくして、チップサイズの増大を抑制する。
【解決手段】差動対（ＮＭＯＳトランジスタＭＮ１、ＭＮ２）で構成される入力段回路と、差動対のそれぞれ負荷となる２つのカレントミラー回路（ＰＭＯＳトランジスタＭＰ１、ＭＰ２とＰＭＯＳトランジスタＭＰ３、ＭＰ４）と、少なくとも一方のカレントミラー回路で駆動されるソース接地の出力トランジスタ（ＮＭＯＳトランジスタＭＮ５ａ）と、出力トランジスタのドレイン・ゲート間に接続され、抵抗素子（Ｒ１）と容量素子（Ｃ１）との直列接続からなる位相補償回路と、を備え、出力トランジスタ（ＮＭＯＳトランジスタＭＮ５ａ）は、入力段回路およびカレントミラー回路を構成するトランジスタよりもサイズが大きい。 （もっと読む）

【課題】入出力間オフセットの電源電圧付近におけるリニアリティを改善することが可能な差動増幅器、及びソースドライバを提供すること。
【解決手段】本発明にかかる差動増幅器１００は、入力対の一方が第１入力端子ＩＮ１をなす第１差動対１１１と、第１差動対１１１と並列に接続され、入力対の一方が第２入力端子ＩＮ２をなす、第１差動対１１１と同じ導電型の第２差動対１１２と、第１入力端子ＩＮ１に入力される第１入力電圧Ｖ_ｉｎ１が第１差動対１１１の動作しきい値以上、かつ第２入力端子ＩＮ２に入力される第２入力電圧Ｖ_ｉｎ２が第２差動対１１２の動作しきい値未満のときに、動作している第１差動対１１１の能力を低減する第１能力低減回路と、を備えるものである。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）