【課題】内部クロック信号の位相を高精度に調整するタイミング調整回路、タイミング調整方法及び補正値算出方法を提供すること。
【解決手段】位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。位相調整回路３１は、位相調整値Ｄｐを第２遅延回路３２に出力する。第２遅延回路３２は、位相調整値Ｄｐに応じた段数のバッファ回路（遅延素子）を直列に接続する。 （もっと読む）

一定速度でビデオデータを処理するように構成される受信回路にデジタル・シリアル・インタフェース上でビデオデータを伝送するためのビデオ伝送回路であって、回路は、ビデオデータの各画像に対して画像の画素グループをそれぞれ含む複数のパケットを生成するように構成されるパケット生成器と、一定速度に基づく時間間隔でデジタル・シリアル・インタフェース上に各画像のパケットを伝送するように構成される伝送回路と、複数のパケットの伝送後、次のパケットの伝送の開始を同期させるための同期信号を受信回路から受け取るように構成される同期回路とを含む伝送ブロックを含む。
（もっと読む）

【課題】ＧＰＳに頼ることなく、１マイクロ秒以下の精度の精度時刻同期を可能とし、ＧＰＳの利用が困難な室内や地下街等での小型基地局の普及を促進する。
【解決手段】親局装置（ＯＬＴ１０）と１以上の子局装置（ＯＮＵ２０ａ〜２０ｃ）とが双方向通信を行う光多重伝送システムは、親局装置は、子局装置までの伝送に要する伝送遅延時間を通知して同期タイミングを与える伝送制御信号（同期パケット）を配信する時刻同期タイミング生成手段を備え、子局装置は、伝送制御信号の受信を契機に、親局装置から通知される精密時刻情報を遅延時間で補正して自身の時刻情報を較正する時刻較正手段、を備える。 （もっと読む）

【課題】クロック供給装置を直接供給していない装置がＩＰ網で音声やデータ通信を行う場合に、クロック供給装置とクロック同期を行う手段を提供する。
【解決手段】クロック供給装置を直接収容した装置が、自装置の送信バッファに格納後、パケットが出力できるまでの時間を算出し、算出した時間情報を８ｋＨｚ周期でクロック供給装置を直接収容していない装置にＩＰパケットを送出するクロック分配装置と、クロック分配装置から受信したＩＰパケットから８ｋＨｚ周期情報識別パタンを監視して、８ｋＨｚ周期のタイミングとその出力遅延時間の情報とネットワークの遅延量の統計情報から８ｋＨｚクロックのタイミングを補正することが可能な装置とを組み合わせることで解決される。 （もっと読む）

【課題】 １／Ｎレート構成に対応可能な高精度な位相比較回路を得る。
【解決手段】それぞれ、Ｎ相クロック信号ＣＬＫの各クロック信号を、受信データ信号ＤＩＮの立ち上がりに同期してトラックホールドするＮ個のトラックホールド回路を備える。これらのＮ個のトラックホールド回路の出力から、受信データ信号ＤＩＮの立ち上がりエッジが、クロック信号ＣＬＫの立ち上がりエッジに位置しているクロック信号をトラックホールドしているもののみをセレクタで選択して、位相差信号として出力する。 （もっと読む）

【課題】クロック非転送時の不安定な動作を防止できる高速シリアルインターフェース回路及びこれを含む電子機器を提供すること。
【解決手段】高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。クロック検出回路８０は、クロックレシーバ回路２０からの受信クロックＣＫＩＮと自走クロック生成回路７０からの自走クロックＯＳＣＫを比較し、差動クロック信号線を介してクロックが転送されているか否かを検出する。出力マスク回路９０は、差動クロック信号線を介してクロックが転送されていないことが検出された場合に、ロジック回路ブロック３０の出力信号ＲＴ、ＲＣＫを、後段の回路に伝達されないようにマスクする。 （もっと読む）

【課題】装置構成を複雑化させることなく、下り送信信号の送信タイミングを各無線装置で同一のタイミングにする遅延補正を行うことができる遅延補正システム、無線基地局装置、遅延補正回路、及び、遅延補正方法を提供する。
【解決手段】同期信号を検出する同期検出部を備えるＡＭＰ１−１〜１−ｎ、２−１〜２−Ｎと、同期信号を出力する同期信号出力部を備える基地局装置１０とが光回線により接続される遅延補正システム１は、基地局装置１０が、ＡＭＰ１−１〜１−ｎに対し同期信号を出力し、同期信号の往復にかかる時間を遅延量として測定し、測定した遅延量に基づき、ＡＭＰ１−１〜１−ｎごとに出力信号の出力タイミングを遅延させる。 （もっと読む）

【課題】本発明は、順次変化するクロック偏差の検出精度を高く維持しながら、クロック偏差変化時のマッピング量調整の応答速度を速くすることを目的とする。
【解決手段】本発明は、クロック偏差検出部１３で、入力クロックと出力クロックとのクロック偏差を一定期間に複数回検出し、移動平均演算処理機能１３ａで、その検出されるクロック偏差検出値を用い、このうち最新クロック偏差検出値と、この最新の前の１乃至は複数のクロック偏差検出値の総和値とを比較し、この結果に応じて最新クロック偏差検出値を用いた重み付けの演算を行い、この演算値を最新クロック偏差検出値に置き換えた後、同様に比較及び演算を繰り返し、最後に得られる最新クロック偏差検出値を、全てのクロック偏差検出値の検出数で除算して移動平均値を求める。 （もっと読む）

【課題】通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるようにする。
【解決手段】ＣＬＫを遅延させた遅延信号を生成すると共に、その間にＣＬＫに含まれるノイズを除去するための第１マスク信号を生成し、第１マスク信号を用いて遅延信号からノイズを除去する。これにより、ノイズの無い内部ＣＬＫを生成することが可能となり、通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるクロック同期通信装置とすることが可能となる。 （もっと読む）

【課題】受信装置の端子数を低減するとともに、受信装置における消費電力を抑制する。
【解決手段】受信装置は、差動信号を、シリアルデータ列に変換して出力し、受けた基本クロック信号の２倍以上の周波数を有する第１のクロックおよび反転した位相を有する第２のクロック信号を生成し、第１および第２のクロック信号とを等しい遅延量だけそれぞれ遅延させた第１およびと第２の遅延クロック信号とを生成して出力する、第１及び第２の遅延クロック信号と同期して、少なくとも一部のデータ列を取り込んで出力する第１および第２のフリップフロップと、第１のフリップフロップの出力と第２のフリップフロップの出力とを受けて、この両出力とが一致するように、あるいは、第１のフリップフロップの第１の遅延クロック信号の１クロック周期前の出力と第２のフリップフロップの出力とが一致するように、遅延部における遅延量を調整する遅延量調整部とを含む。 （もっと読む）

【課題】マスター回路とスレーブ回路間で行なわれるシリアル通信において、設定操作なしで、高速通信ができ、低価格化で大電力を供給可能な１線式のシリアル通信装置を提供する。
【解決手段】外部からのパラレル入力信号をシリアル信号に変換して送信するスレーブ回路２と、該スレーブ回路２から受信したシリアル受信データをパラレル信号に変換して外部出力するマスター回路１を備えた。 （もっと読む）

【課題】 高精度で内蔵発振を行うことができる半導体集積回路を提供する。
【解決手段】 半導体集積回路は、記憶回路(２０)と、外部で生成される外部クロック信号（ＲＣＬＫ）の周波数に内部クロック信号(ＶＣＬＫ)の周波数を一致させる制御情報を生成し前記記憶回路に格納する論理回路（２）と、前記記憶回路に保持された制御情報に基づいて内部クロック信号を生成する発振回路と、前記制御情報を格納する不揮発性記憶装置（６）と、を有し、前記内部クロック信号を内部回路の同期動作に用い、前記不揮発性記憶装置に格納された前記制御情報は前記半導体集積回路のリセット後、前記記憶回路にロードされる。 （もっと読む）

誤動作時に自動復元する通信システム及びその復元方法を開示する。本システムは、クロックラインを介して基準クロックを送信し、データラインを介してデータを送受信し、入力データ及びエラー検出用データを要求して受信するマスタ装置と、ヒューマン入力データを検出し、基準クロックに同期してデータを送受信するか、または入力データを生成して送信し、エラー検出用データ要請に応じて保存されたエラー検出用データを送信するスレーブ装置とを具備する。マスタ装置は保存されたエラー検出用データと受信したエラー検出用データとを比較して一致しなければスレーブ装置を初期化する。したがって、マスタ−スレーブ構造を有する通信システムにおいて揮発性保存部を有するスレーブ装置が外部環境の影響で誤動作する場合、マスタ装置がスレーブ装置の誤動作を認識してスレーブ装置を初期化することで、スレーブ装置を正常動作状態に復元することができる。
（もっと読む）

【課題】データ信号を電波を用いて無線通信する場合に、送信側と受信側で、データ信号の位相の同期を精度良くかつ容易に確立する。
【解決手段】例えば、入力基板に設けられた送信装置として機能する送信部１５０は、アンテナ１３５ａ、シリアライザ１５１、アンプ１５２、LED（Light Emitting Diode）１５３、64逓倍回路１５４、ミキサ１５５、およびパワーアンプ（ＰＡ）１５６により構成される。アンテナ１３５ａは、データ信号を電波を用いて無線伝送路で送信する。LED１５３は、データ信号の位相と同期する信号である基準信号を、光を用いて光伝送路で送信する。本発明は、例えば、筐体内で無線通信を行う無線通信システムに適用することができる。 （もっと読む）

【課題】移動局に対して複数の基地局の間で効率的な同期制御を可能にする同期制御方法および移動通信システムを提供する。
【解決手段】複数の基地局１０と移動局２０とを含む移動通信システムにおける同期制御方法は、移動局２０が接続中の基地局＃１を含む複数の基地局＃１〜＃ｎから受信した信号によりそれぞれの受信タイミングＴ＃１〜Ｔ＃ｎを検出し、接続中の基地局＃１からの受信タイミングＴ＃１と少なくとも１つの他の基地局からの受信タイミングとのタイミング差が所定閾値Ｔｔｈを超えている場合、接続中の基地局＃１は、他の基地局からの受信タイミングとの差が所定閾値Ｔｔｈ内に収まるように移動局２０への送信タイミングＴ＃１を補正する。 （もっと読む）

【課題】受信データ取り込みに用いるクロック信号の位相を複数回変化させずに、クロックの位相調整が可能なクロック制御回路を提供する。
【解決手段】周期パルス受信部１４は、比較用クロックＣＣＬＫに基づいて、入力データＤＡＴＡと共に送信された入力周期パルスＦＰを取り込み、受信周期パルスＦＰ１として出力する。比較パルス生成部１５は、比較用クロックＣＣＬＫに基づいて、入力周期パルスＦＰと同じ周期の期待周期パルスＦＰ２を生成する。制御部１２は、比較用クロックＣＣＬＫの位相を変化させ、複数の比較用クロックＣＣＬＫの位相にて受信周期パルスＦＰ１と期待周期パルスＦＰ２とが一致するか否かを監視し、監視結果に基づいて、受信用クロックＲＣＬＫの位相を決定する。 （もっと読む）

【課題】 高速シリアルデータ受信回路のアイ開口マージン評価として、クロック相を固定せず、クロックデータリカバリー回路の動作を含んだアイ開口マージン評価回路を提供する。また、位相情報にオフセットを与えることでジッタ成分を付加し、受信データエラー加速試験を可能にする。
【解決手段】 シリアルデータを受信するシリアライザ・デシリアライザ回路201（SerDes）と、並走クロック信号を受信する参照シリアライザ・デシリアライザ回路202（Ref_SerDes）とを有し、シリアライザ・デシリアライザ回路201（SerDes）は、参照シリアライザ・デシリアライザ回路202（SerDes）の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。位相制御信号P_CSに、パルス生成回路602からのオフセット調整パルスOffset_Pulseを印加することで、アイ開口マージン評価を行う。 （もっと読む）

【課題】トリガー信号検出装置における消費電力を低減する。
【解決手段】トリガー信号ｉｎｐｕｔが入力し、第１の信号ｏｕｔｐｕｔを所定時間出力するトリガー信号入力回路ＴＧ１、クロック及び第１の信号を与えられるとクロックｃｌｏｃｋ＿ｓを出力するクロックゲーティング回路ＣＧ１、クロックゲーティング回路から出力されたクロックを与えられるとカウント動作を開始してカウント値を出力するカウンタＣＴ１、カウンタから出力されたカウント値が所定値に到達すると第２の信号ＡＡを出力し、トリガー信号入力回路に与えて第１の信号の出力を停止させる時間設定回路ＴＳ１を備える。 （もっと読む）

【課題】クロックとデータに大きくて高速の相対ジッタがある場合であってもシリアルデータ信号の位相に正しく追従したデータ再生に最適なクロックを再生することが可能な通信システム、受信装置、および受信方法を提供する。
【解決手段】通信システム１００は、複数の位相同期したシリアルデータ信号ＳＤＴ０〜ＳＴＤ２と、シリアルデータ信号ＳＤＴ０〜ＳＤＴ２に周波数同期したクロック信号であるピクセルクロック信号ＰＣＫを送信する送信装置２００と、受信し入力したピクセルクロック信号ＰＣＫで周波数を粗調整した後、複数のシリアルデータ信号ＳＤＴ０〜ＳＤＴ２のうちの一のシリアルデータ信号、たとえばシリアルデータ信号ＳＤＴ０に位相同期した再生クロックを生成する位相同期回路(ＰＬＬ)と、再生クロックから位相を移相して他のシリアルデータ信号に位相ロックする移相器と、を含む受信装置３００とを有する。 （もっと読む）

【課題】トランジスタの経時変化による信頼性の劣化等を防止できる高速シリアルインターフェース回路及びこれを含む電子機器を提供すること。
【解決手段】高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。クロック検出回路８０は、差動クロック信号線を介してクロックが転送されているか否かを検出する。クロックレシーバ回路２０は、自走クロック生成回路７０から自走クロックＯＳＣＫを受け、差動クロック信号線を介してクロックが転送されていないことが検出された場合には受信クロックＣＫＩＮの代わりに自走クロックＯＳＣＫをロジック回路ブロック３０に出力する。 （もっと読む）