【課題】ＡＴＣＡ装置内のブレード間で伝送遅延の少ないデータ転送を行う。
【解決手段】ＡＴＣＡ装置内の各ブレードに設けられたデータ転送回路１０において、共通のクロック配線６ａ，６ｂから与えられるクロック信号ＣＬＫ１またはＣＬＫ２に基づいてＰＬＬ部１２で同期データ転送用のクロック信号ＣＬＫを生成する。一方、ＡＴＣＡ装置で未定義となっているクロック信号ＣＬＫ３用のクロック配線６ｃを、ブレード間で時分割による同期データ転送を行うためのデータ線として利用する。通信フレームＦＲＭを、同期コード、制御コード及び１６個のタイムスロットで構成し、最大１６個までのブレードを１６個のタイムスロットに固定的に割り当てる。送信ブレードは、送信開始時の最初の通信フレームのタイムスロットで宛先ブレードを指定し、それ以降の通信フレームを使用して１バイトずつ順次データを出力する。 （もっと読む）

【課題】 高速起動性、低消費電力性、定常状態における低スプリアス性を同時に満足させるＰＬＬシンセサイザを構成する。
【解決手段】 可変整数分周器と可変分数分周器としての機能を有し、外部からの切換信号によりこの２つの分周器の機能を切り換える手段を含む切換型可変分周器と、外部からの切換信号により分周比の切り換えが可能な切換型基準分周器と、切換型可変分周器を可変分数分周器として機能させ、かつ切換型基準分周器の出力信号の周波数が電圧制御発振器の出力信号の周波数チャネル間隔より大きくなるようにその分周比を設定する分数分周モードと、切換型可変分周器を可変整数分周器として機能させ、かつ切換型基準分周器の出力信号の周波数が電圧制御発振器の出力信号の周波数チャネル間隔に等しくなるようにその分周比を設定する整数分周モードを切り換える切換制御回路を備える。 （もっと読む）

【課題】入力データのパターンに依存せず、ジッタ等の影響により発生するデータのズレを補正することが可能なジッタ補正方法及び回路を提供する。
【解決手段】参照データ(B)に対して、1クロック前データ(C)のLSBと１クロック後データ(A)のMSBとを付加することによって結合した結合データ(D)を順次生成する。結合データ(D)の各ビットを順次参照し、参照ビットとこれに直接隣接するビット間の変化を検出した時、及び該参照の回数が該オーバーサンプリングの逓倍数に達し且つ該参照ビットを含む少なくとも３つの隣接ビット間の変化を検出しなかった時、該直接隣接ビットを参照データ(B)の変化ビットと見做した変化位置表示データ(E)を生成すると共に該参照回数を初期化し、該変化を検出せず且つ該参照回数が該逓倍数に達しない時、該参照回数をインクリメントする。そして、参照データ(B)と変化位置表示データ(E)から該変化ビットを全て抽出し、該逓倍数に対応してデータ再生を行う。 （もっと読む）

【課題】下位のサブシステム間の時間的位相関係を上位システムが把握するできるようにして、制御性能が低下することなく、全体のシステムが協調動作するようにした制御システムを提供する。
【解決手段】上位システムの下に複数の互いに異なる制御周期で動作する制御装置を有する下位システムとからなる制御システムにおいて、下位システムは制御周期の終わりにタイマーキャリー信号を生成するタイマーと、前記タイマーキャリー信号を計数し、各制御装置の制御周期の最小公倍数を１周期とするサブシステム長周期を作り出すサブシステム長周期生成手段と、をそれぞれ備える、上位システムは、下位システムのタイマーから返されたタイマーキャリー信号を監視しながら制御周期毎に操作量指令値を各下位制御システムの制御装置に供給する。 （もっと読む）

【課題】クロック供給ユニットを複数備え、これらクロック供給ユニットのいずれかを運用系ユニットとし、その他のユニットを待機系ユニットとする冗長構成を有するクロック供給装置において、運用系ユニットを切り替える際に生じる供給クロック信号の位相変動を低減することを目的とする。
【解決手段】自ユニット２０が待機系ユニットであるとき、運用系ユニット１０から入力される運用系ユニットのＤＰＬＬ１２からのクロック信号を基準として、自ユニット２０のＤＰＬＬ２２の出力クロック信号を、運用系ユニット１０のＤＰＬＬ１２の出力クロック信号に、所定の位相差を持って同期させるユニット間同期部２１、３７、３９を、クロック供給ユニット１０、２０に備えて構成する。 （もっと読む）

【課題】フルレートとハーフレートの両方に対応した位相比較器を得る。
【解決手段】データ信号の立ち下がりタイミングでクロック信号の振幅値を検出する第一の検出手段１と、データ信号の立ち上がりタイミングでクロック信号の振幅値を検出する第二の検出手段２と、第一の検出手段１がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第一の識別結果を出力し、第二の検出手段２がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第二の識別結果を出力するエッジ比較手段３と、第一の識別結果に応じて第一の検出手段１の出力の極性を反転する第一の極性反転手段４と、第二の識別結果に応じて第二の検出手段２の出力の極性を反転する第二の極性反転手段５と、データ信号の極性に応じて第一又は第二の極性反転手段４、５の出力値を選択して出力する信号選択手段６とを設けた。 （もっと読む）

【課題】安価に且つ精度良く遅延量の調整すなわちタイミング調整を行うことができるデータ通信装置を提供する。
【解決手段】外部機器２との間でクロックに同期したデータ送受信を行うデータ通信装置において、高周波の元クロックを分周して基準クロックを生成し出力する基準クロック発生手段１２と、カスケード接続された複数段のシフトレジスタ１３ａ，…，１３ｍで構成され基準クロックを取り込み所定遅延量だけ遅延させた遅延基準クロックを生成し出力するクロック遅延手段１３と、前記手段１２および１３の一方から出力されるクロックを外部機器２に出力するクロック出力手段１４と、前記手段１２および１３の他方から出力されるクロックにより動作し外部機器２から読み出されたデータを受信するデータ入力手段１５とを備える。 （もっと読む）

【課題】 通常のデータ送受信を停止させることなく、遅延量を自動調整することができるデータ信号位相調整装置を提供する。
【解決手段】 クロック信号に基づいてシリアルデータを取り込むフリップフロップ回路３ａ〜３ｃと、シリアルデータ信号の位相を移相させ、フリップフロップ回路３ａへ出力する移相回路１ａと、シリアルデータ信号の位相を移相させ、フリップフロップ回路３ｂへ出力する移相回路１ｂと、シリアルデータ信号の位相を移相させ、フリップフロップ回路３ｃへ出力する移相回路１ｃと、フリップフロップ回路３ａ及び３ｂにより取り込まれたシリアルデータ中の冗長データに基づいて、タイミングエラーの有無を判定するエラー判定回路４と、エラー判定回路４による判定結果に基づいて移相回路１ａ及び１ｂを制御し、移相回路１ａ及び１ｂの各移相量に基づいて移相回路１ｃの移相量を調整する移相量調整回路５により構成される。 （もっと読む）

【課題】送受信装置間の同期確立を容易に可能として効率良く通信を行う。
【解決手段】有線伝送路を用いてクロック信号供給部５０から無線通信部３１，３２，３３にクロック信号を供給する。送信側の無線通信部と受信側の無線通信部の少なくとも一方に位相補正部を設けて、クロック信号供給部５０から供給されたクロック信号の位相補正を行い、送信側の無線通信部から送信されて受信側の無線通信部で受信された無線信号と、この受信側の無線通信部で用いられるクロック信号を同期させる。位相補正部が設けられた無線通信部では、位相補正部で位相補正が行われたクロック信号を用いて無線通信を行う。 （もっと読む）

【課題】比較的簡単な回路構成で受信部における信号の位相差を調整する同期通信の位相調整装置を提供する。
【解決手段】信号を送信する送信部と、上記送信部からの信号を受信する受信部とで同期をとりながらデータ転送を行なう同期通信の位相調整装置において、送信部からの信号を入力する受信回路と、上記受信回路が受信した信号と予め設定された信号とを比較し上記予め設定された信号と受信回路が受信した信号との差を検出して位相調整信号を発信する制御装置と、上記位相調整信号を入力して位相差を調整し、受信回路に信号を送信する位相調整回路とであって、上記受信回路と制御装置と位相調整回路とを内部に備えた受信部からなる同期通信の位相調整装置。 （もっと読む）

【課題】外部同期クロックによって、計測機器内の被サンプリング回路をサンプリングする際に外部同期クロック信号の減衰を抑え、同期処理中のノイズの混入を防止可能な外部同期サンプリング装置及び外部同期サンプリング方法を得る。
【解決手段】計測機器１Ａ、１ＢのサンプリングクロックＣ３を外部の同期クロックＣ０に同期した外部同期サンプリング装置に於いて、同期クロックＣ０を得るべきサンプリングクロックＣ３の周波数の１／Ｎに分周した第１の分周クロックＣ１を計測機器１Ａ、１Ｂ内の外部入力クロック同期部Ｔ１に供給し、第１の分周クロックＣ１に対し同期クロックＣ０のＭ倍の周波数の第２のクロックＣ２により同期をとり、第２のクロックＣ２を１／Ｍに分周し、外部同期クロックＣ０の周波数相当のサンプリングクロックＣ３を生成可能な外部同期サンプリング装置及び外部同期サンプリング方法を提供する。 （もっと読む）

【課題】位相比較周波数が低い場合、ループフィルタのカットオフ周波数も低くなり、ＰＬＬ回路の同期確立に多大な時間を要する。
【解決手段】微少な位相比較出力をＡ／Ｄ変換器８で認識することが可能な直流電圧とする手段を用いる。この手段５は、位相比較クロックの周波数よりはるかに高いカットオフ周波数のＲＣ積分回路を備え、位相差の時間のみコンデンサに電荷をチャージして直流電圧へ変換する。チャージ時間が終わるとチャージされた最大電圧値がＡ／Ｄ変換器でホールドされる。これにより、１クロック前の位相比較からのずれを算出し、ＶＣＯ制御電圧を出力するＤ／Ａ変換器12の設定値を、算出した誤差分だけ変動させる。 （もっと読む）

【課題】プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供
【解決手段】プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。この回路は、ＣＤＲ入力、ＣＤＲ出力、またはそれらの両方を行うことができる。ＣＤＲ機能は、例えば非ＣＤＲ低電圧作動シグナリング（“ＬＶＤＳ”）等のその他の非ＣＤＲシグナリング機能と組合わせて提供することができる。この回路は、大規模なシステムの一部とすることができる。 （もっと読む）

シリアルデータ通信システム(10)が、制御信号(18)に応じたデューティサイクルを有するクロック信号(16)を発生するように構成されたローカルクロック発生装置(12)、及びシリアルデータ信号の受信に応じて上記制御信号(18)を発生し、上記ローカルクロック発生装置(12)から受信したクロック信号(16)から送信及び受信クロック信号(20,21)を導出するように構成されたシリアルデータ通信制御装置(14)を備えている。
（もっと読む）

【課題】入力クロックの位相の遅延を補償する。
【解決手段】２つのクロック信号の位相差を検出する位相比較部１２０および１３０と，位相比較部１２０および１３０の後段と発振器１５０との前段との間に設けられ，位相比較部１２０および１３０からの出力信号の中から１つを切り換えて出力する信号切換部１４０と，信号切換部１４０の後段に設けられ，位相比較部１２０および１３０の出力電圧に応じた周波数を出力する発振器１５０と，を含み，位相比較部１２０および１３０は，外部からのクロック信号と，発振器１５０から出力されたクロック信号との位相を比較して差分信号を出力し，発振器１５０は，信号切換部１４０から出力されたクロック信号を入力し，位相比較部１２０および１３０にクロック信号を与えることを特徴とする，入力クロックの位相補償装置１００が提供される。 （もっと読む）

【課題】本発明は、外部装置のデコーダを用いて音声または映像を出力する際に、外部装置より出力される音声または映像と同期装置より出力される音声または映像とをデコード前の映像音声ストリームを調整することで同期させる同期装置および同期方法を提供することを目的とする。
【解決手段】同期装置２００は、外部装置２１０からの音声信号を受信する信号入力部１０８と、外部装置２１０に映像音声ストリームを出力するストリーム出力部１０９を備え、デコーダ１０２で生成した音声信号と、外部装置２１０から入力した音声信号との間の時間のずれ量を遅延量測定部１０６で検出し、その時間のずれ量を相殺するように、ストリーム遅延部１０３，１０７に指示することで、外部装置２１０の出力する音声と同期装置２００の出力する映像を同期させる。 （もっと読む）

【課題】 ネットワークを介してデジタルデータを伝送する際に、伝送速度を高め、画質や音質を高品位に保つことが可能なデジタルデータ伝送システムおよびデジタルデータ伝送方法を提供する。
【解決手段】 デジタルデータ伝送システムは、 送信側端末の外部クロック受信部と受信側端末の外部クロック受信部とが同一の周波数精度である外部クロック源からのクロック信号を受信するとともに、送信側端末のデータ送信部と受信側端末のデータ受信部とがクロック信号に基づいてデータパケットの送受信制御されることを特徴とする。 （もっと読む）

【課題】消費電流の増加、及び電源ノイズの増加を抑えるとともに、クロックスキュー防止対策を容易にする。
【解決手段】シリアル転送される表示データをクロックＳＣＬに同期してシフトするシフトレジスタ３１と、クロックＳＣＬをカウントして、そのカウント数が８、１６、２４になった時に、対応するクロックカウント信号ＢＩＴ８、ＢＩＴ１６、ＢＩＴ２４を出力するデータ入力クロックカウンタ４０と、クロックカウント信号ＢＩＴ８、ＢＩＴ１６、ＢＩＴ２４に応じて、シフトレジスタ３１で保持されたデータがパラレルに一括格納されるレジスタ３２Ａ，３２Ｂ，３２Ｃを備える。 （もっと読む）

【課題】 多値論理信号の多値論理を精確に識別することができる。
【解決手段】 データ伝送システム１において、データ受信装置３００は、受信されたリファレンスクロックに基づいて、多値論理信号の振幅変動に追随し、振幅値を識別する閾値信号を生成する振幅検出回路３１０と、多値論理信号を増幅する信号増幅回路３２０と、閾値信号をコンパレータの電圧オフセットとして多値論理信号の識別に用いるコンパレータ部３３０と、受信ワードクロックの周波数をＫ倍して、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換するデコーダ３４０を有している。 （もっと読む）

【課題】 可変長バーストデータの受信に適し、電力消費の少ないノイズ耐力の高いビット同期回路を提供する。
【解決手段】バーストデータ先頭部に位置したプリアンブルの受信期間中に、装置内基準クロックＣＬと同一周波数をもつ多相クロックの中から、受信バーストデータに同期した位相のクロックを高速に決定する初期位相決定部１０１と、初期位相決定部で決定された同期位相クロックを初期位相として、バーストデータのペイロードの受信期間中に、同期位相クロックを受信データの位相変動に追従させるための位相追従部１０２とを備え、同期位相クロックと所定の位相関係にあるデータ取込みクロックによって、バーストデータをリタイミングし、基準クロックＣＬに同期して出力するビット同期回路。 （もっと読む）