位相比較器
【課題】フルレートとハーフレートの両方に対応した位相比較器を得る。
【解決手段】データ信号の立ち下がりタイミングでクロック信号の振幅値を検出する第一の検出手段1と、データ信号の立ち上がりタイミングでクロック信号の振幅値を検出する第二の検出手段2と、第一の検出手段1がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第一の識別結果を出力し、第二の検出手段2がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第二の識別結果を出力するエッジ比較手段3と、第一の識別結果に応じて第一の検出手段1の出力の極性を反転する第一の極性反転手段4と、第二の識別結果に応じて第二の検出手段2の出力の極性を反転する第二の極性反転手段5と、データ信号の極性に応じて第一又は第二の極性反転手段4、5の出力値を選択して出力する信号選択手段6とを設けた。
【解決手段】データ信号の立ち下がりタイミングでクロック信号の振幅値を検出する第一の検出手段1と、データ信号の立ち上がりタイミングでクロック信号の振幅値を検出する第二の検出手段2と、第一の検出手段1がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第一の識別結果を出力し、第二の検出手段2がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第二の識別結果を出力するエッジ比較手段3と、第一の識別結果に応じて第一の検出手段1の出力の極性を反転する第一の極性反転手段4と、第二の識別結果に応じて第二の検出手段2の出力の極性を反転する第二の極性反転手段5と、データ信号の極性に応じて第一又は第二の極性反転手段4、5の出力値を選択して出力する信号選択手段6とを設けた。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、フルレートとハーフレートの両方に対応可能な位相比較器に関するものである。
【背景技術】
【0002】
従来のクロックデータリカバリ回路及び位相比較器について図6から図11までを参照しながら説明する(例えば、特許文献1参照)。図6は、従来のクロックデータリカバリ回路の構成を示すブロック図である。
【0003】
図6において、従来のクロックデータリカバリ回路は、位相比較器100と、ローパスフィルタ(以下、LPFと記載する)200と、電圧制御発振器(以下、VCOと記載する)300と、データ識別器400とが設けられている。
【0004】
位相比較器100は、入力データDINとVCO300で生成されたクロックCLK1との位相を比較し、これら2つの信号の位相差を検出する。そして、検出した位相差信号FEO1をLPF200に出力する。LPF200は、位相差信号FEO1に含まれる高周波成分を除去して平滑化した電圧制御信号をVCO300に出力する。VCO300は、電圧制御信号に基づいて発振周波数を調整してクロックCLK1を生成し、生成したクロックCLK1を位相比較器100とデータ識別器400とに出力する。データ識別器400は、クロックCLK1に基づいて入力データDINが”H”であるのか”L”であるのかを識別する。
【0005】
図7は、図6に示す位相比較器100の構成を示すブロック図である。図7において、位相比較器100は、第一のサンプル・ホールド回路110と、第二のサンプル・ホールド回路120と、セレクタ130とが設けられている。
【0006】
第一のサンプル・ホールド回路110は、入力データDINが“H”の期間にクロックCLK1をサンプリングし、入力データDINの立下りタイミングでクロックCLK1の振幅値をホールドする。第二のサンプル・ホールド回路120は、入力データDINが“L”の期間にクロックCLK1をサンプリングし、入力データDINの立ち上がりタイミングでクロックCLK1の振幅値をホールドする。セレクタ130は、入力データDINが”H”の場合には第二のサンプル・ホールド回路120の出力SHO2を、入力データDINが”L”の場合には第一のサンプル・ホールド回路110の出力SHO1を選択し、選択した信号を位相差信号FEO1として出力する。
【0007】
次に、図8のタイミングチャートを参照して、位相比較器100の動作を説明する。図8では、クロックCLK1の周波数が入力データDINのビットレートと等しく、位相比較器100はフルレートで動作する。また、図8に示すタイミングチャートは、クロックCLK1の位相が入力データDINの位相よりもΔだけ遅れている場合を示している。
【0008】
入力データDINは、ノン・リターン・トゥ・ゼロ(Non Return-to-Zero:NRZ)形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”,すなわち,”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0009】
入力データDINが”L”から”H”に変化すると、第一のサンプル・ホールド回路110は、クロックCLK1の振幅値のサンプリングを開始する。また、第二のサンプル・ホールド回路120は、入力データDINの立ち上がりタイミングでクロックCLK1の振幅値をホードする。そして、入力データDINが”H”の期間、セレクタ130は、第二のサンプル・ホールド回路120の出力SHO2を選択して、位相差信号FEO1として出力する。
【0010】
入力データDINが”H”から”L”に変化すると、第一のサンプル・ホールド回路110は、入力データDINの立ち下がりタイミングでクロックCLK1の振幅値をホードする。また、第二のサンプル・ホールド回路120は、クロックCLK1の振幅値のサンプリングを開始する。そして、入力データDINが”L”の期間、セレクタ130は、第一のサンプル・ホールド回路110の出力SHO1を選択して、位相差信号FEO1として出力する。
【0011】
このように位相比較器100は、入力データDINの変化点(立ち上がり、および立ち上がり)とクロックCLK1の立ち上がりとの位相差を検出し、位相差に相当する一定のDC(直流)信号を出力する。なお、位相比較器100が出力するDC信号には、クロックCLK1のバイアスレベルを基準とした極性があり、その極性により位相の遅れ・進みが検出される。以上より、位相比較器100は、フルレートで正常に動作する。
【0012】
しかしながら、図9に示すタイミングチャートのように、クロックCLK1の周波数が入力データDINのビットレートの半分となるハーフレートで、位相比較器100が動作することがある。
【0013】
次に、図9のタイミングチャートを参照して、ハーフレート時の位相比較器100の動作を説明する。図9に示すタイミングチャートは、クロックCLK1の位相が入力データDINの位相よりもΔだけ遅れている場合を示している。
【0014】
入力データDINは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”,すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0015】
第一のサンプル・ホールド回路110および第二のサンプル・ホールド回路120の動作は、図8と同じである。第一のサンプル・ホールド回路110は、クロックCLK1の立ち下がり状態の振幅値をホールドし、第二のサンプル・ホールド回路120は、クロックCLK1の立ち上がり状態の振幅値をホールドするため、第一のサンプル・ホールド回路110の出力SHO1の極性と第二のサンプル・ホールド回路120の出力SHO2の極性は、反転の関係となる。第一のサンプル・ホールド回路110の出力SHO1および第二のサンプル・ホールド回路120の出力SHO2の極性を揃えるために、例えば、図10に示すように第一のサンプル・ホールド回路110の出力に極性反転回路140を挿入しても、図11のタイミングチャートには点線で囲った極性の反転した部分が残り、セレクタ130の出力信号の極性は揃わない。
【0016】
上述のとおり、位相比較器100が出力するDC信号には極性がある。その極性により、位相の遅れ・進みが検出されるため、セレクタ130の出力信号の極性は揃わなければならない。このように、従来の位相比較器100をハーフレートで動作させる場合、位相比較器100の出力信号中に極性の反転した部分が残る。
【0017】
【非特許文献1】A. Pottbacker他「A Si Bipolar Phase and Frequency Detector IC for Clock Extraction up to 8Gb/s」(IEEE Journal of Solid State Circuits, Vol. SC-27, No, 12, pp1747-1751 (1992))
【発明の開示】
【発明が解決しようとする課題】
【0018】
上述したような従来のサンプル・ホールド型位相比較器では、ハーフレートで動作させる時に、位相比較器の出力信号中に極性の反転した部分が残るという問題点があった。
【0019】
この発明は、上述のような課題を解決するためになされたもので、その目的は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さない位相比較器、つまり、フルレートとハーフレートの両方に対応した位相比較器を得るものである。
【課題を解決するための手段】
【0020】
この発明に係る位相比較器は、入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段とを設けたものである。
【発明の効果】
【0021】
この発明に係る位相比較器は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さず、つまり、フルレートとハーフレートの両方に対応することができるという効果を奏する。
【発明を実施するための最良の形態】
【0022】
実施の形態1.
この発明の実施の形態1に係る位相比較器について図1及び図2を参照しながら説明する。図1は、この発明の実施の形態1に係る位相比較器の構成を示すブロック図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
【0023】
図1において、この実施の形態1に係る位相比較器は、第一の検出手段1と、第二の検出手段2と、エッジ比較手段3と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6が設けられている。
【0024】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0025】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0026】
エッジ比較手段3は、第一の検出手段1および第二の検出手段2と同様に、入力データDATA_INおよび入力クロックCLK_IN1を入力とする。このエッジ比較手段3は、第一の検出手段1が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるEC1を第一の極性反転手段4に出力する。また、エッジ比較手段3は、第二の検出手段2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるEC2を第二の極性反転手段5に出力する。
【0027】
信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0028】
つぎに、この実施の形態1に係る位相比較器の動作について図面を参照しながら説明する。図2は、この発明の実施の形態1に係る位相比較器の動作を示すタイミングチャートである。この図2に示すタイミングチャートは、入力クロックCLK_IN1の位相が入力データDATA_INの位相よりもΔだけ遅れている場合を示している。
【0029】
入力データDATA_INは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”、すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0030】
入力データDATA_INが”L”から”H”に変化すると、第一の検出手段1は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。また、第二の検出手段2は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホードする。
【0031】
入力データDATA_INが”H”から”L”に変化すると、第一の検出手段1は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。また、第二の検出手段2は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。
【0032】
エッジ比較手段3は、第1の検出手段1において、入力データDATA_INが”H”から”L”に変化する時の入力クロックCLK_IN1の変化点が立ち下がり状態ならば”L”を、立ち上がり状態ならば”H”をEC1として出力する。そして、エッジ比較手段3は、その出力を入力データDATA_INが次に”H”から”L”に変化する時まで保持する。
【0033】
また、エッジ比較手段3は、第2の検出手段2において、入力データDATA_INが”L”から”H”に変化する時の入力クロックCLK_IN1の変化点が立ち上がり状態ならば”Lを”、立ち下がり状態ならば”H”をEC2として出力する。そして、エッジ比較手段3は、その出力を入力データDATA_INが次に”L”から”H”に変化する時まで保持する。
【0034】
第一の極性反転手段4は、EC1が”L”ならば極性を反転せず、”H”ならば極性を反転する。第二の極性反転手段5は、EC2が”L”ならば極性を反転せず、”H”ならば極性を反転する。そして、入力データDATA_INが”H”の期間、信号選択手段6は、第二の極性反転手段5の出力を選択して、位相差信号FEOとして出力する。また、入力データDATA_INが”L”の期間、信号選択手段6は、第一の極性反転手段4の出力を選択して、位相差信号FEOとして出力する。
【0035】
以上のように、この実施の形態1では、エッジ比較手段3において、第1および第2の検出手段1、2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段4および第二の極性反転手段5の出力の極性の反転/非反転を決定することにより、位相差信号FEOの極性を揃えることができる。また、第一の極性反転手段4および第二の極性反転手段5を無効とすることにより、フルレートにも対応可能となる。
【0036】
実施の形態2.
この発明の実施の形態2に係る位相比較器について図3及び図4を参照しながら説明する。図3は、この発明の実施の形態2に係る位相比較器の構成を示すブロック図である。
【0037】
図3において、この実施の形態2に係る位相比較器は、第一の検出手段1と、第二の検出手段2と、エッジ比較手段3と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6が設けられている。
【0038】
また、エッジ比較手段3は、位相遅延手段31と、第一の識別手段32と、第二の識別手段33とから構成される。
【0039】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0040】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0041】
位相遅延手段31は、入力クロックCLK_IN1の位相を例えば1/4周期遅らせ、その遅延クロックCLK_IN2を第一の識別手段32および第二の識別手段33へ出力する。第一の識別手段32は、遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別し、その識別結果の反転をEC1として第一の極性反転手段4に出力する。第二の識別手段33は、遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別し、その識別結果をEC2として第二の極性反転手段5に出力する。
【0042】
信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0043】
つぎに、この実施の形態2に係る位相比較器の動作について図面を参照しながら説明する。図4は、この発明の実施の形態2に係る位相比較器の動作を示すフローチャートである。この図4に示すタイミングチャートは、入力クロックCLK_IN1の位相が入力データDATA_INの位相よりもΔだけ遅れている場合を示している。
【0044】
入力データDATA_INは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”、すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0045】
入力データDATA_INが”L”から”H”に変化すると,第一の検出手段1は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。また、第二の検出手段2は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。
【0046】
入力データDATA_INが”H”から”L”に変化すると、第一の検出手段1は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。また、第二の検出手段2は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。
【0047】
エッジ比較手段3を構成する第一の識別手段32は、遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別後に反転するため、第一の識別手段32の出力は、図4中のEC1となる。極性を反転したいSH1の一部分がEC1の”H”区間に入ることより、EC1が”H”の場合のみ、第一の極性反転手段4でSH1の極性を反転することで、SH1の極性を揃えられる。
【0048】
また、エッジ比較手段3を構成する第二の識別手段33は、遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別するため、第二の識別手段33の出力は、図4中のEC2となる。極性を反転したいSH2の一部分がEC2の”H”区間に入ることより、EC2が”H”の場合のみ、第二の極性反転手段5でSH2の極性を反転することで、SH2の極性を揃えられる。
【0049】
そして、入力データDATA_INが”H”の期間、信号選択手段6は、第二の極性反転手段5の出力を選択して、位相差信号FEOとして出力する。また、入力データDATA_INが”L”の期間、信号選択手段6は、第一の極性反転手段4の出力を選択して、位相差信号FEOとして出力する。
【0050】
以上のように、この実施の形態2では、エッジ比較手段3において、入力クロックCLK_IN1を遅延させた遅延クロックCLK_IN2を生成し、そのCLK_IN2を入力データDATA_INの立ち上がりタイミングおよび立ち上がりタイミングで識別することにより、第1および第2の検出手段1、2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段4および第二の極性反転手段5の出力の極性の反転/非反転を決定することにより、位相差信号FEOの極性を揃えることができる。
【0051】
実施の形態3.
この発明の実施の形態3に係る位相比較器について図5を参照しながら説明する。図5は、この発明の実施の形態3に係る位相比較器の構成を示すブロック図である。
【0052】
図5において、この実施の形態3に係る位相比較器は、リング型発振器10と、第一の検出手段1と、第二の検出手段2と、第一の識別手段32と、第二の識別手段33と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6とが設けられている。
【0053】
リング型発振器10は、回路遅延量が等しい偶数個の増幅器から構成されるため、クロックCLK_IN1(第一のクロック信号)と、位相が1/4周期だけ遅延したクロックCLK_IN2(第二のクロック信号)を生成することが可能である。
【0054】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0055】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0056】
第一の識別手段32は、1/4周期遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別した後、その識別結果を反転し、EC1として第一の極性反転手段4に出力する。第二の識別手段33は、1/4周期遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別し、その識別結果をEC2として第二の極性反転手段5に出力する。信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0057】
以上より、この実施の形態3で説明する位相比較器では、エッジ比較手段3で必要となる遅延クロックCLK_IN2の位相遅延量が、第一の識別手段32および第二の識別手段33において最適な1/4周期となる。なお、タイミングチャートは図4と同じであるので省略する。
【図面の簡単な説明】
【0058】
【図1】この発明の実施の形態1に係る位相比較器の構成を示すブロック図である。
【図2】この発明の実施の形態1に係る位相比較器の動作を示すタイミングチャートである。
【図3】この発明の実施の形態2に係る位相比較器の構成を示すブロック図である。
【図4】この発明の実施の形態2に係る位相比較器の動作を示すフローチャートである。
【図5】この発明の実施の形態3に係る位相比較器の構成を示すブロック図である。
【図6】従来のクロックデータリカバリ回路の構成を示すブロック図である。
【図7】図6に示す位相比較器の構成を示すブロック図である。
【図8】従来の位相比較器の動作(フルレート)を示すタイミングチャートである。
【図9】従来の位相比較器の動作(ハーフレート)を示すタイミングチャートである。
【図10】従来の位相比較器の別の構成を示すブロック図である。
【図11】図10に示す従来の位相比較器の動作を示すタイミングチャートである。
【符号の説明】
【0059】
1 第一の検出手段、2 第二の検出手段、3 エッジ比較手段、4 第一の極性反転手段、5 第二の極性反転手段、6 信号選択手段、10 リング型発振器、31 位相遅延手段、32 第一の識別手段、33 第二の識別手段。
【技術分野】
【0001】
この発明は、フルレートとハーフレートの両方に対応可能な位相比較器に関するものである。
【背景技術】
【0002】
従来のクロックデータリカバリ回路及び位相比較器について図6から図11までを参照しながら説明する(例えば、特許文献1参照)。図6は、従来のクロックデータリカバリ回路の構成を示すブロック図である。
【0003】
図6において、従来のクロックデータリカバリ回路は、位相比較器100と、ローパスフィルタ(以下、LPFと記載する)200と、電圧制御発振器(以下、VCOと記載する)300と、データ識別器400とが設けられている。
【0004】
位相比較器100は、入力データDINとVCO300で生成されたクロックCLK1との位相を比較し、これら2つの信号の位相差を検出する。そして、検出した位相差信号FEO1をLPF200に出力する。LPF200は、位相差信号FEO1に含まれる高周波成分を除去して平滑化した電圧制御信号をVCO300に出力する。VCO300は、電圧制御信号に基づいて発振周波数を調整してクロックCLK1を生成し、生成したクロックCLK1を位相比較器100とデータ識別器400とに出力する。データ識別器400は、クロックCLK1に基づいて入力データDINが”H”であるのか”L”であるのかを識別する。
【0005】
図7は、図6に示す位相比較器100の構成を示すブロック図である。図7において、位相比較器100は、第一のサンプル・ホールド回路110と、第二のサンプル・ホールド回路120と、セレクタ130とが設けられている。
【0006】
第一のサンプル・ホールド回路110は、入力データDINが“H”の期間にクロックCLK1をサンプリングし、入力データDINの立下りタイミングでクロックCLK1の振幅値をホールドする。第二のサンプル・ホールド回路120は、入力データDINが“L”の期間にクロックCLK1をサンプリングし、入力データDINの立ち上がりタイミングでクロックCLK1の振幅値をホールドする。セレクタ130は、入力データDINが”H”の場合には第二のサンプル・ホールド回路120の出力SHO2を、入力データDINが”L”の場合には第一のサンプル・ホールド回路110の出力SHO1を選択し、選択した信号を位相差信号FEO1として出力する。
【0007】
次に、図8のタイミングチャートを参照して、位相比較器100の動作を説明する。図8では、クロックCLK1の周波数が入力データDINのビットレートと等しく、位相比較器100はフルレートで動作する。また、図8に示すタイミングチャートは、クロックCLK1の位相が入力データDINの位相よりもΔだけ遅れている場合を示している。
【0008】
入力データDINは、ノン・リターン・トゥ・ゼロ(Non Return-to-Zero:NRZ)形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”,すなわち,”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0009】
入力データDINが”L”から”H”に変化すると、第一のサンプル・ホールド回路110は、クロックCLK1の振幅値のサンプリングを開始する。また、第二のサンプル・ホールド回路120は、入力データDINの立ち上がりタイミングでクロックCLK1の振幅値をホードする。そして、入力データDINが”H”の期間、セレクタ130は、第二のサンプル・ホールド回路120の出力SHO2を選択して、位相差信号FEO1として出力する。
【0010】
入力データDINが”H”から”L”に変化すると、第一のサンプル・ホールド回路110は、入力データDINの立ち下がりタイミングでクロックCLK1の振幅値をホードする。また、第二のサンプル・ホールド回路120は、クロックCLK1の振幅値のサンプリングを開始する。そして、入力データDINが”L”の期間、セレクタ130は、第一のサンプル・ホールド回路110の出力SHO1を選択して、位相差信号FEO1として出力する。
【0011】
このように位相比較器100は、入力データDINの変化点(立ち上がり、および立ち上がり)とクロックCLK1の立ち上がりとの位相差を検出し、位相差に相当する一定のDC(直流)信号を出力する。なお、位相比較器100が出力するDC信号には、クロックCLK1のバイアスレベルを基準とした極性があり、その極性により位相の遅れ・進みが検出される。以上より、位相比較器100は、フルレートで正常に動作する。
【0012】
しかしながら、図9に示すタイミングチャートのように、クロックCLK1の周波数が入力データDINのビットレートの半分となるハーフレートで、位相比較器100が動作することがある。
【0013】
次に、図9のタイミングチャートを参照して、ハーフレート時の位相比較器100の動作を説明する。図9に示すタイミングチャートは、クロックCLK1の位相が入力データDINの位相よりもΔだけ遅れている場合を示している。
【0014】
入力データDINは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”,すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0015】
第一のサンプル・ホールド回路110および第二のサンプル・ホールド回路120の動作は、図8と同じである。第一のサンプル・ホールド回路110は、クロックCLK1の立ち下がり状態の振幅値をホールドし、第二のサンプル・ホールド回路120は、クロックCLK1の立ち上がり状態の振幅値をホールドするため、第一のサンプル・ホールド回路110の出力SHO1の極性と第二のサンプル・ホールド回路120の出力SHO2の極性は、反転の関係となる。第一のサンプル・ホールド回路110の出力SHO1および第二のサンプル・ホールド回路120の出力SHO2の極性を揃えるために、例えば、図10に示すように第一のサンプル・ホールド回路110の出力に極性反転回路140を挿入しても、図11のタイミングチャートには点線で囲った極性の反転した部分が残り、セレクタ130の出力信号の極性は揃わない。
【0016】
上述のとおり、位相比較器100が出力するDC信号には極性がある。その極性により、位相の遅れ・進みが検出されるため、セレクタ130の出力信号の極性は揃わなければならない。このように、従来の位相比較器100をハーフレートで動作させる場合、位相比較器100の出力信号中に極性の反転した部分が残る。
【0017】
【非特許文献1】A. Pottbacker他「A Si Bipolar Phase and Frequency Detector IC for Clock Extraction up to 8Gb/s」(IEEE Journal of Solid State Circuits, Vol. SC-27, No, 12, pp1747-1751 (1992))
【発明の開示】
【発明が解決しようとする課題】
【0018】
上述したような従来のサンプル・ホールド型位相比較器では、ハーフレートで動作させる時に、位相比較器の出力信号中に極性の反転した部分が残るという問題点があった。
【0019】
この発明は、上述のような課題を解決するためになされたもので、その目的は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さない位相比較器、つまり、フルレートとハーフレートの両方に対応した位相比較器を得るものである。
【課題を解決するための手段】
【0020】
この発明に係る位相比較器は、入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段とを設けたものである。
【発明の効果】
【0021】
この発明に係る位相比較器は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さず、つまり、フルレートとハーフレートの両方に対応することができるという効果を奏する。
【発明を実施するための最良の形態】
【0022】
実施の形態1.
この発明の実施の形態1に係る位相比較器について図1及び図2を参照しながら説明する。図1は、この発明の実施の形態1に係る位相比較器の構成を示すブロック図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
【0023】
図1において、この実施の形態1に係る位相比較器は、第一の検出手段1と、第二の検出手段2と、エッジ比較手段3と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6が設けられている。
【0024】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0025】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0026】
エッジ比較手段3は、第一の検出手段1および第二の検出手段2と同様に、入力データDATA_INおよび入力クロックCLK_IN1を入力とする。このエッジ比較手段3は、第一の検出手段1が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるEC1を第一の極性反転手段4に出力する。また、エッジ比較手段3は、第二の検出手段2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるEC2を第二の極性反転手段5に出力する。
【0027】
信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0028】
つぎに、この実施の形態1に係る位相比較器の動作について図面を参照しながら説明する。図2は、この発明の実施の形態1に係る位相比較器の動作を示すタイミングチャートである。この図2に示すタイミングチャートは、入力クロックCLK_IN1の位相が入力データDATA_INの位相よりもΔだけ遅れている場合を示している。
【0029】
入力データDATA_INは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”、すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0030】
入力データDATA_INが”L”から”H”に変化すると、第一の検出手段1は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。また、第二の検出手段2は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホードする。
【0031】
入力データDATA_INが”H”から”L”に変化すると、第一の検出手段1は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。また、第二の検出手段2は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。
【0032】
エッジ比較手段3は、第1の検出手段1において、入力データDATA_INが”H”から”L”に変化する時の入力クロックCLK_IN1の変化点が立ち下がり状態ならば”L”を、立ち上がり状態ならば”H”をEC1として出力する。そして、エッジ比較手段3は、その出力を入力データDATA_INが次に”H”から”L”に変化する時まで保持する。
【0033】
また、エッジ比較手段3は、第2の検出手段2において、入力データDATA_INが”L”から”H”に変化する時の入力クロックCLK_IN1の変化点が立ち上がり状態ならば”Lを”、立ち下がり状態ならば”H”をEC2として出力する。そして、エッジ比較手段3は、その出力を入力データDATA_INが次に”L”から”H”に変化する時まで保持する。
【0034】
第一の極性反転手段4は、EC1が”L”ならば極性を反転せず、”H”ならば極性を反転する。第二の極性反転手段5は、EC2が”L”ならば極性を反転せず、”H”ならば極性を反転する。そして、入力データDATA_INが”H”の期間、信号選択手段6は、第二の極性反転手段5の出力を選択して、位相差信号FEOとして出力する。また、入力データDATA_INが”L”の期間、信号選択手段6は、第一の極性反転手段4の出力を選択して、位相差信号FEOとして出力する。
【0035】
以上のように、この実施の形態1では、エッジ比較手段3において、第1および第2の検出手段1、2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段4および第二の極性反転手段5の出力の極性の反転/非反転を決定することにより、位相差信号FEOの極性を揃えることができる。また、第一の極性反転手段4および第二の極性反転手段5を無効とすることにより、フルレートにも対応可能となる。
【0036】
実施の形態2.
この発明の実施の形態2に係る位相比較器について図3及び図4を参照しながら説明する。図3は、この発明の実施の形態2に係る位相比較器の構成を示すブロック図である。
【0037】
図3において、この実施の形態2に係る位相比較器は、第一の検出手段1と、第二の検出手段2と、エッジ比較手段3と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6が設けられている。
【0038】
また、エッジ比較手段3は、位相遅延手段31と、第一の識別手段32と、第二の識別手段33とから構成される。
【0039】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0040】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0041】
位相遅延手段31は、入力クロックCLK_IN1の位相を例えば1/4周期遅らせ、その遅延クロックCLK_IN2を第一の識別手段32および第二の識別手段33へ出力する。第一の識別手段32は、遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別し、その識別結果の反転をEC1として第一の極性反転手段4に出力する。第二の識別手段33は、遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別し、その識別結果をEC2として第二の極性反転手段5に出力する。
【0042】
信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0043】
つぎに、この実施の形態2に係る位相比較器の動作について図面を参照しながら説明する。図4は、この発明の実施の形態2に係る位相比較器の動作を示すフローチャートである。この図4に示すタイミングチャートは、入力クロックCLK_IN1の位相が入力データDATA_INの位相よりもΔだけ遅れている場合を示している。
【0044】
入力データDATA_INは、NRZ形式で、”L”,”H”,”L”,”L”,”H”,”L”,”L”,”H”,”L”,”H”,”L”、すなわち、”0”,”1”,”0”,”0”,”1”,”0”,”0”,”1”,”0,”1”,”0”の順(右から左へ)に入力される。
【0045】
入力データDATA_INが”L”から”H”に変化すると,第一の検出手段1は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。また、第二の検出手段2は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。
【0046】
入力データDATA_INが”H”から”L”に変化すると、第一の検出手段1は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドする。また、第二の検出手段2は、入力クロックCLK_IN1の振幅値のサンプリングを開始する。
【0047】
エッジ比較手段3を構成する第一の識別手段32は、遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別後に反転するため、第一の識別手段32の出力は、図4中のEC1となる。極性を反転したいSH1の一部分がEC1の”H”区間に入ることより、EC1が”H”の場合のみ、第一の極性反転手段4でSH1の極性を反転することで、SH1の極性を揃えられる。
【0048】
また、エッジ比較手段3を構成する第二の識別手段33は、遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別するため、第二の識別手段33の出力は、図4中のEC2となる。極性を反転したいSH2の一部分がEC2の”H”区間に入ることより、EC2が”H”の場合のみ、第二の極性反転手段5でSH2の極性を反転することで、SH2の極性を揃えられる。
【0049】
そして、入力データDATA_INが”H”の期間、信号選択手段6は、第二の極性反転手段5の出力を選択して、位相差信号FEOとして出力する。また、入力データDATA_INが”L”の期間、信号選択手段6は、第一の極性反転手段4の出力を選択して、位相差信号FEOとして出力する。
【0050】
以上のように、この実施の形態2では、エッジ比較手段3において、入力クロックCLK_IN1を遅延させた遅延クロックCLK_IN2を生成し、そのCLK_IN2を入力データDATA_INの立ち上がりタイミングおよび立ち上がりタイミングで識別することにより、第1および第2の検出手段1、2が入力クロックCLK_IN1の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段4および第二の極性反転手段5の出力の極性の反転/非反転を決定することにより、位相差信号FEOの極性を揃えることができる。
【0051】
実施の形態3.
この発明の実施の形態3に係る位相比較器について図5を参照しながら説明する。図5は、この発明の実施の形態3に係る位相比較器の構成を示すブロック図である。
【0052】
図5において、この実施の形態3に係る位相比較器は、リング型発振器10と、第一の検出手段1と、第二の検出手段2と、第一の識別手段32と、第二の識別手段33と、第一の極性反転手段4と、第二の極性反転手段5と、信号選択手段6とが設けられている。
【0053】
リング型発振器10は、回路遅延量が等しい偶数個の増幅器から構成されるため、クロックCLK_IN1(第一のクロック信号)と、位相が1/4周期だけ遅延したクロックCLK_IN2(第二のクロック信号)を生成することが可能である。
【0054】
第一の検出手段1は、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をSH1として、第一の極性反転手段4に出力する。
【0055】
第二の検出手段2は、入力データDATA_INの立ち下がりタイミングで入力クロックCLK_IN1の振幅のサンプリングを開始し、入力データDATA_INの立ち上がりタイミングで入力クロックCLK_IN1の振幅値をホールドし、検出する。そして、検出値をSH2として、第二の極性反転手段5に出力する。
【0056】
第一の識別手段32は、1/4周期遅延クロックCLK_IN2を入力データDATA_INの立下りタイミングで識別した後、その識別結果を反転し、EC1として第一の極性反転手段4に出力する。第二の識別手段33は、1/4周期遅延クロックCLK_IN2を入力データDATA_INの立ち上がりタイミングで識別し、その識別結果をEC2として第二の極性反転手段5に出力する。信号選択手段6は、入力データDATA_INの極性(H又はL)に応じて、第一の極性反転手段4の出力値または第二の極性反転手段5の出力値を選択し、出力する。
【0057】
以上より、この実施の形態3で説明する位相比較器では、エッジ比較手段3で必要となる遅延クロックCLK_IN2の位相遅延量が、第一の識別手段32および第二の識別手段33において最適な1/4周期となる。なお、タイミングチャートは図4と同じであるので省略する。
【図面の簡単な説明】
【0058】
【図1】この発明の実施の形態1に係る位相比較器の構成を示すブロック図である。
【図2】この発明の実施の形態1に係る位相比較器の動作を示すタイミングチャートである。
【図3】この発明の実施の形態2に係る位相比較器の構成を示すブロック図である。
【図4】この発明の実施の形態2に係る位相比較器の動作を示すフローチャートである。
【図5】この発明の実施の形態3に係る位相比較器の構成を示すブロック図である。
【図6】従来のクロックデータリカバリ回路の構成を示すブロック図である。
【図7】図6に示す位相比較器の構成を示すブロック図である。
【図8】従来の位相比較器の動作(フルレート)を示すタイミングチャートである。
【図9】従来の位相比較器の動作(ハーフレート)を示すタイミングチャートである。
【図10】従来の位相比較器の別の構成を示すブロック図である。
【図11】図10に示す従来の位相比較器の動作を示すタイミングチャートである。
【符号の説明】
【0059】
1 第一の検出手段、2 第二の検出手段、3 エッジ比較手段、4 第一の極性反転手段、5 第二の極性反転手段、6 信号選択手段、10 リング型発振器、31 位相遅延手段、32 第一の識別手段、33 第二の識別手段。
【特許請求の範囲】
【請求項1】
入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、
前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、
前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項2】
前記エッジ比較手段は、
前記クロック信号の位相を遅延させる位相遅延手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち下がりタイミングで識別し、前記第一の識別結果を出力する第一の識別手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち上がりタイミングで識別し、前記第二の識別結果を出力する第二の識別手段とを含む
ことを特徴とする請求項1記載の位相比較器。
【請求項3】
前記位相遅延手段は、前記クロック信号の位相を1/4周期遅延させる
ことを特徴とする請求項2記載の位相比較器。
【請求項4】
第一のクロック信号及び前記第一のクロック信号の位相を遅延させた第二のクロック信号を生成するリング型発振器と、
入力されたデータ信号の立ち下がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第二の検出手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち下がりタイミングで識別し、第一の識別結果を出力する第一の識別手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち上がりタイミングで識別し、第二の識別結果を出力する第二の識別手段と、
前記第一の識別手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記第二の識別手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項5】
前記リング型発振器は、前記第一のクロック信号及び前記第一のクロック信号の位相を1/4周期遅延させた第二のクロック信号を生成する
ことを特徴とする請求項4記載の位相比較器。
【請求項1】
入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、
前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、
前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項2】
前記エッジ比較手段は、
前記クロック信号の位相を遅延させる位相遅延手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち下がりタイミングで識別し、前記第一の識別結果を出力する第一の識別手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち上がりタイミングで識別し、前記第二の識別結果を出力する第二の識別手段とを含む
ことを特徴とする請求項1記載の位相比較器。
【請求項3】
前記位相遅延手段は、前記クロック信号の位相を1/4周期遅延させる
ことを特徴とする請求項2記載の位相比較器。
【請求項4】
第一のクロック信号及び前記第一のクロック信号の位相を遅延させた第二のクロック信号を生成するリング型発振器と、
入力されたデータ信号の立ち下がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第二の検出手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち下がりタイミングで識別し、第一の識別結果を出力する第一の識別手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち上がりタイミングで識別し、第二の識別結果を出力する第二の識別手段と、
前記第一の識別手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記第二の識別手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項5】
前記リング型発振器は、前記第一のクロック信号及び前記第一のクロック信号の位相を1/4周期遅延させた第二のクロック信号を生成する
ことを特徴とする請求項4記載の位相比較器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2007−267005(P2007−267005A)
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願番号】特願2006−89216(P2006−89216)
【出願日】平成18年3月28日(2006.3.28)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成17年度、独立行政法人情報通信研究機構、「既設光ファイバ網に適する超高速・長距離光伝送技術の開発」委託契約、産業活力再生特別措置法第30条の適用を受ける特許出願
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願日】平成18年3月28日(2006.3.28)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成17年度、独立行政法人情報通信研究機構、「既設光ファイバ網に適する超高速・長距離光伝送技術の開発」委託契約、産業活力再生特別措置法第30条の適用を受ける特許出願
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]