【課題】プロセッサのシステムバスに接続するバスマスタデバイスからの、不正アドレスへのアクセスを遮断する機構を、少ない回路量で実現する。
【解決手段】システムバスの形式に合わせて、バスマスタデバイスとバスの間のアドレス線および制御線、または、バスの制御回路部に不正アドレスアクセス遮断機構を挿入する。不正アドレスアクセス遮断機構内に、アクセスを許可するアドレス範囲を設定するレジスタを設け、アドレス線に出力されているアドレスが、その範囲内であるかどうかを比較器によって判定し、範囲を逸脱した場合には、制御線の出力を抑止することによって不正アドレスアクセスを遮断する。 （もっと読む）

【課題】メモリアクセス制御装置におけるメモリ帯域の利用効率をさらに向上させる。
【解決手段】命令発行部３１１は、ＲＡＭ１１に格納された要素データにアクセスするメモリアクセス命令を発行する。監視部２３１は、ＲＡＭ１１に対するアクセスの混雑度を監視する。保持部３２４は、監視部２３１で監視された混雑度に応じて検出されたメモリアクセス命令を保持する。生成部３２５は、保持部３２４に保持されたメモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する。リプライデータ処理部３３１は、生成部３２５で生成されたアクセスリクエストに対するリプライデータを、圧縮前の複数のメモリアクセス命令各々のリプライデータに分解する。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】読み出し動作を高速化し、かつ書き込みに利用可能なフリーブロックを増加させる。
【解決手段】メモリシステム１は、不揮発性記憶装置３と情報処理装置２とを有する。情報処理装置２は、不揮発性記憶装置３の第１の論理アドレス領域からデータを読み出し、第１の論理アドレス領域に対応する読み出しデータが関数で表されるデータと同じである場合に、不揮発性記憶装置３に、第１の論理アドレス領域のデータを無効にするための削除通知を行う第１の制御回路を含む。不揮発性記憶装置３は、有効なデータに対応する論理アドレスと物理アドレスとを関連付ける管理テーブルと、削除通知により指定された論理アドレスを無効にするように管理テーブルを書き換え、情報処理装置２から受信した読み出し命令に含まれる論理アドレスが無効である場合に、関数で表されるデータを情報処理装置２に送信する第２の制御回路とを含む。 （もっと読む）

【課題】 プロセッサに特別な機能を持たせることなく、異なるアドレスに格納された別のプログラムを切り替えて、同一のアドレスで実行することのできるプログラム切替回路を得る。
【解決手段】 メモリコントローラ３から送出されるチップセレクト信号５およびアドレス信号６ａのアドレスが所定の条件に合致する場合に、アドレス判定／変換部７１によって所与のアドレスにオフセットを加えたアドレスを、アドレス信号６ｂからメモリ４に送出する。 （もっと読む）

【課題】非選択データの冗長な書き込み操作を不要とでき、ページの配列を書き換えに効率の良い状態に最適化することが可能な記憶装置を提供する。
【解決手段】並列にアクセス可能な２チップのフラッシュメモリ３５，３６と、フラッシュメモリ３５，３６から並列にデータを取得し、一時記憶するページレジスタ３２と、ページレジスタ３２に並列格納されるデータ単位で論理アドレスと物理アドレスとの対照を管理するアドレス変換テーブルが構築されたＲＡＭ３７を内蔵した制御回路３４と、を有し、アドレス変換テーブルの更新と記憶メディアへの追記によってデータ書き換えを行う。 （もっと読む）

【課題】印刷装置において、メモリの空き領域の断片化による画像データの書き込み待ちを解消する。
【解決手段】印刷すべき複数の画像データをメモリ３４に配置し、該配置された複数の画像データを順次読み出して印刷を実行する印刷装置において、メモリ３４における複数の画像データＤｋ，Ｄｌ、Ｄｍの配置領域の間に空き領域Ｖ２が存在する場合、メモリ３４に配置されている全ての画像データＤｋ，Ｄｌ、Ｄｍがメモリ３４中で連続的に配置されるように、複数の画像データＤｋ，Ｄｌ、Ｄｍのうち少なくとも１つの画像データの配置位置を変更するメモリ管理手段を備える。 （もっと読む）

【課題】メモリアクセス制御装置の回路規模を削減する。
【解決手段】メモリアクセス制御装置であって、リード動作ライト動作時のアドレスとデータを格納するバッファと、バッファへのアドレスとデータの入出力を制御するバッファ制御回路と、外部メモリへのアドレスとデータの入出力を制御するメモリ制御回路とを備え、バッファ制御回路は、リード動作を実行する場合、外部メモリへのリード動作で使用するアドレスをバッファに設定し、バッファに設定された外部メモリのアドレスに基づいて外部メモリに対してリード動作を行ってデータを取得し、取得したデータをバッファに格納し、ライト動作を実行する場合、外部メモリへのライト動作で使用するアドレス及びデータをバッファに設定し、バッファに設定された外部メモリのアドレスと外部メモリにライトするデータとに基づいて外部メモリに対してライト動作を行う。 （もっと読む）

【課題】書換え回数の制限のある不揮発性メモリに対するアクセスにおいてアプリケーションからは書込み制限を回避することが可能な仮想メモリシステム、仮想メモリの制御方法、およびプログラムを提供する。
【解決手段】仮想メモリシステム１０は、ランダムアクセス可能で、書換え回数に上限があり、物理アドレス空間へのアクセスが仮想アドレスを介して行われる不揮発性メモリ４０と、不揮発性メモリ４０の物理アドレス空間をページ単位で管理し、物理アドレス空間と仮想アドレス空間をマッピングし、アクセスのあった仮想アドレスを物理アドレスに変換する機能を含む仮想メモリ制御部２０と、を有し、仮想メモリ制御部２０は、書換えが発生する仮想ページに割り当てる物理メモリ容量を拡張する機能を含む。 （もっと読む）

【課題】単一パーティションのみを具備している従来のメモリカード又はモジュールであるメモリカード及びモジュールにおいてパーティショニングを実装する装置及び方法。
【解決手段】本発明による代表的なメモリカード／モジュールは、メモリ装置と、データバス、コマンドライン、及びクロックラインを含むメモリインターフェイスと、を含んでいる。メモリカード／モジュールは、１つ又は複数のメモリ装置及びメモリインターフェイスに結合されたメモリコントローラを更に含んでいる。メモリカード／モジュールは、１つ又は複数のメモリ装置のパーティショニングを制御する手段を含んでおり、メモリコントローラは、パーティション情報に従って１つ又は複数のメモリ装置を動作させるべく構成されている。 （もっと読む）