【課題】 ＣＰＵを備えたデータ処理ユニット間のデータ交換を高速で行えると共に、データ交換に関連するプログラムを簡略化できるデータ処理装置を提供する。
【解決手段】 第１のデータ処理ユニット１から第２のデータ処理ユニット２にデータを転送するために利用される第１の記憶部３１と、第２のデータ処理ユニット２から第１のデータ処理ユニット１にデータを転送するために利用される第２の記憶部３２とを備えた通信ユニット４を有するデータ処理装置３を提供する。これにより、データ処理ユニット間のデータ交換を、それぞれのデータ処理ユニットのＣＰＵ同士を協調制御することなく、非同期で行うことが可能となり、各ユニット間のデータ交換の制御が簡略化できる。 （もっと読む）

【課題】特別な管理や制御を行なうことなく、効率的にプロセッサコアにタスクを処理させることができるようにする。
【解決手段】第１のプロセッサコア１１が、第１のタスクの処理に際して第２のタスクに関する処理要求を行なう際に、第１のプロセッサコア１１により用いられるメモリ領域３１に第２のタスクに関する情報を格納するとともに、複数のプロセッサダイ１０にそれぞれそなえられた各第２のプロセッサコア１２に対して割込通知を行ない、割込通知を受けた第２のプロセッサコア１２が、第２のプロセッサコア１２と同一のプロセッサダイ１０上にそなえられた第１のプロセッサコア１１によって用いられるメモリ領域３１に対してそれぞれアクセスを行なう。 （もっと読む）

【課題】マルチプロセッサ環境で、個々のプロセッサに処理をアサインするためのクラスタ生成の際に、繰り返し実行される処理の高速化を図る。
【解決手段】フルビークル・シミュレーション・システムなどの場合、強連結成分によってクラスタを形成すると、１つのクラスタ中にブロックが、所定の個数以上あるとか、１つのクラスタの期待される処理時間が、所定の閾値を超えるなどの肥大クラスタであると同定されたクラスタに対しては、展開(unrolling)処理が適用され、肥大クラスタの処理を複数個コピーして、それを個別のプロセッサに割当てる。これにより、複数のプロセッサ上でパイプライン的に処理が進み、処理を高速化できるが、繰り返し実行される肥大クラスタのある一回の処理結果が、それ以前の処理結果に依存することがある場合には、実行に必要な入力などの値は、ある予測に基づき生成し、肥大クラスタを投機的に実行する。 （もっと読む）

【課題】高速処理が可能で、製造コストが安価な再構成可能マルチプロセッサを提供する。
【解決手段】複数のプログラム可能なハードウェアのメモリアルゴリズムプロセッサ１１２（「ＭＡＰ」）をメモリサブシステム１２０に組込む。各ＭＡＰは、ユーザ定義可能なアルゴリズムを実行するためにすべてのシステムプロセッサによってグローバルにアクセス可能である。ＭＡＰはプリロードされたアルゴリズムの１つを選択できるようにし、システム再構成時間を減少させる。ＭＡＰは、ダイレクトメモリアクセス（「ＤＭＡ」）モードで機能することができ、ある装置が結果を直接に別の装置に送って、ユーザ定義のアルゴリズムの実行をパイプライン化または並列化することが可能である。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、プロセッサとメモリ間のデータの転送および保存を効率良く行う。
【解決手段】データを共有メモリに転送する前に、データをローカルに圧縮する。メモリは圧縮されたデータを、このデータが圧縮されていない場合の配置と同じ配置で格納する。タグテーブル３０２は、与えられたアドレスブロックのデータセットの圧縮タイプおよび圧縮データサイズを保持する。複数のコプロセッサにアクセス可能なＤＭＡＣ３００にデータ圧縮部３０４とデータ伸張部３０６が実装されている。データ圧縮部とデータ伸張部をこれらのコプロセッサに実装してもよい。 （もっと読む）

【課題】マルチコアプロセッサを用いて複数の画像データを効率的に並列処理して出力可能にする。
【解決手段】複数の画像メモリ５１〜５４と、マルチコアプロセッサ２１内の複数のコア３１〜３４とを、バス２５を介して１対１に対応させる。そして、複数のコア３１〜３４によって画像処理された複数の画像データを、バス２５を介して複数の画像メモリ５１〜５４に並列的に格納する。複数の画像メモリ５１〜５４に格納された複数の画像データは、複数の出力Ｉ／Ｆ５５〜５８によって並列的に出力される。すなわち、ビデオカードのＧＰＵを用いることなく、マルチコアプロセッサ２１によって直接的に画像処理された複数の画像データを、複数の画像メモリ５１〜５４および複数の出力Ｉ／Ｆ５５〜５８を介して並列的に出力する。これにより、マルチコアプロセッサ２１が有するコアの数だけ並列的に画像処理を行って並列的な画像出力が可能となる。 （もっと読む）

【課題】画像処理ユニットから送られてくるデータ等の情報の取りこぼしを防止することができる画像処理装置を提供すること。
【解決手段】本発明の画像処理装置は、所定の画像データの処理を行うための少なくとも１つの画像処理ユニット１と、画像処理ユニット１から出力されるデータを一時的に記憶するデータ一時記憶装置２と、画像処理ユニット１から出力されるデータをデータ一時記憶装置２を介して受けるホスト処理装置３と、を具備する。画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 （もっと読む）

【課題】
共有記憶領域を介したデータ授受による差異を吸収することで、複数演算装置を用いた制御システムの開発効率を向上することができる制御ソフトウェアを提供する。
【解決手段】
ネットワーク通信を行うソフトウェア部品と同じインターフェースを有し、前記複数演算装置が共有する記憶領域のデータの読み書きを行う処理ソフトウェアを部品化することで、共有記憶領域によるデータの授受を通信物理層のひとつとして扱い、制御システムを構築する。 （もっと読む）

【課題】マルチＣＰＵシステムにおいて、各ＣＰＵが、共有メモリにアクセス中でも、それぞれの内部バスに接続されている各種メモリの使用を可能として、また、各ＣＰＵ自体はバス調停を行う必要性をなくす。
【解決手段】本方式は、ＣＰＵ２１に内部バスＢ２１を介してＦＰＧＡ２６を接続し、ＦＰＧＡ１６，２６それぞれを外部バスＢ１３，Ｂ２３を介してモジュールバス３０に共通接続すると共に、ＦＰＧＡ２６にメモリバスＢ２２を介して共有メモリ２７を接続し、ＦＰＧＡ２６は、ＣＰＵ２１が共有メモリ２７にアクセス中でメモリバスＢ２２を占有中のときに、ＣＰＵ１１からアクセス要求があると、ＣＰＵ２１のアクセス優先、アクセス先着順、ＣＰＵ１１アクセス優先かの判断により、共有メモリ２７にＣＰＵ１１がアクセスするためのバス調停を行う。 （もっと読む）

【課題】第１制御部と第２制御部とによるコヒーレンシをより容易且つ確実に実現する。
【解決手段】マルチプロセッサシステム３０は、リクエストの出力先としてＤＭＡコントローラ３５が予め対応付けられているＤＭＡメッセージボックス３７を備えており、このＤＭＡメッセージボックス３７へのリクエストをメインプロセッサ３１からブリッジ３２が入力すると、メモリ３４に対する先のリクエストのＡｃｋ信号を入力したあとリクエストをＤＭＡメッセージボックス３７へ出力し、このリクエストをＤＭＡメッセージボックス３７が対応付けられたＤＭＡコントローラ３５へ出力する。このように、複数あるプロセッサのうち、ＤＭＡコントローラ３５へのリクエストは、先のリクエスト、例えばメモリ３４へのデータの書込などが完了した回答を得たあとに出力される。 （もっと読む）