【課題】各プロセッサ間での共有リソースの送受を比較的簡易で汎用性のある形態で実現する共有リソースのプロセッサ間通信方法を提供する。
【解決手段】複数のプロセッサによって共通に使用される共有リソース領域と該共有リソース領域を管理する共有リソース管理領域とを有する共有メモリを備え、前記複数のプロセッサ相互で排他制御が必要な共有リソースの送受を前記共有メモリを経由して行うマルチプロセッサ間通信方法において、前記共有リソース領域に、前記複数のプロセッサ相互のタスク（スレッド）にてリード／ライトの制御種別で分類した共有リソースに対し、各共有リソース毎にリングバッファによるバッファ機能を持たせて多重化を可能とすると共に、前記共有リソースのリード／ライトの制御時に参照と更新処理が可能な前記共有リソースに対する前記リングバッファのインデックスを簡易的な排他制御管理領域として設けた。 （もっと読む）

【課題】本発明の課題は、組み込みヘテロマルチプロセッサシステム上でのプロセッサ間で連携動作する中間コードを用いるアプリケーションプログラムを高速に実行可能とすることを目的とする。
【解決手段】上記課題は、複数のプロセッサを含み、前記複数のプロセッサ上で動作可能な中間コードを実行するプログラム実行環境を備えたプログラム実行システムであって、前記複数のプロセッサ夫々に専用の複数のプロセッサ専用メモリと、前記複数のプロセッサ間で共有される前記中間コードによって操作される共有オブジェクトを格納するプロセッサ間共有メモリとを備え、前記複数のプロセッサの各々は、前記共有オブジェクトを指定する名前と前記プロセッサ間共有メモリ内の該共有オブジェクトの実体とを対応させることによって、前記複数のプロセッサ専用メモリの各々と該プロセッサ間共有メモリ間にて該共有オブジェクトを読み出し及び書き込みする読出書込機能を実行することにより達成される。 （もっと読む）

【課題】負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。
【解決手段】マイクロコンピュータ（１）は、第１ＣＰＵ（１０）と、第１バス（７０）と、第１メモリ（５０）と、第２ＣＰＵ（２０）と、第２バス（８０）と、第２メモリ（６０）とを含む。上記第１メモリ及び上記第２メモリは、それぞれ対応する上記第１ＣＰＵ及び上記第２ＣＰＵによって個別的に管理されるアドレス空間に配置される。そして、上記第１メモリ内にデータ領域を持つようにプログラムされたタスクが上記２メモリに転送されて上記第２ＣＰＵで実行される場合、上記タスクによる上記第１メモリへのアクセスが上記第２メモリへのアクセスとなるように、上記第２ＣＰＵから出力されたアドレスを変換するためのアドレス変換回路（１６０）を設ける。アクセスサイクル数を削減して、負荷分散のためＣＰＵ間でタスクを移行する場合の演算性能の低下を回避する。 （もっと読む）

【課題】本発明は、例えば車両のパワートレーン制御のようなシーケンシャルな演算処理が必要な処理に対しても、処理を分割して高速化できるマルチコアプロセッサ及びこれを用いたエンジン制御装置を提供することを目的とする。
【解決手段】２つのコア６１、６２を有するマルチコアプロセッサ１００であって、
前記コアの前半の演算内容が、取得したデジタルデータのみから演算できる演算内容であり、後半の演算内容が、過去の演算結果も使用する演算内容に分割されていることを特徴とする。 （もっと読む）

【課題】アプリケーションの負荷を増加させることなく、メモリの使用効率及びマルチプロセッサシステムの処理効率を向上させる。
【解決手段】固定長メモリブロック管理装置１００は、アプリケーションを実行する複数のプロセッサ１０１と、アプリケーションプログラム１０２Ａ、初期化プログラム１０２Ｂ及びアクセス権割当プログラム１０２Ｃを記憶するメモリ１０２と、を備え、各プロセッサ１０１は、アプリケーション実行手段１０１Ａと、初期化プログラム１０２Ｂを起動することによって、メモリ１０２に複数のサブブロックを含むメモリブロック管理領域を設定する初期化手段１０１Ｂと、アクセス権割当プログラム１０１Ｃを起動することによって、初期化手段１０１Ｂによって設定されたサブブロックのメモリブロックのアクセス権をアプリケーション実行手段１０１Ａに割り当てるアクセス権割当手段１０１Ｃと、を有する。 （もっと読む）

【課題】高効率なバリア同期処理を実現可能なマルチプロセッサシステムを提供する。
【解決手段】各プロセッサＣＰＵ＃０〜＃７内に、バリアライトレジスタＢＡＲＷとバリアリードレジスタＢＡＲＲを設け、専用の配線ブロックＷＢＬＫ３を用いて各ＢＡＲＷを各ＢＡＲＲに配線する。例えば、ＣＰＵ＃０の１ビットのＢＡＲＷは、ＷＢＬＫ３を介してＣＰＵ＃０〜＃７に含まれる８ビットの各ＢＡＲＲの１ビット目に接続され、ＣＰＵ＃１の１ビットのＢＡＲＷは、ＷＢＬＫ３を介してＣＰＵ＃０〜＃７に含まれる８ビットの各ＢＡＲＲの２ビット目に接続される。例えば、ＣＰＵ＃０は、自身のＢＡＲＷに情報を書き込むことでＣＰＵ＃１〜＃７に同期待ちを通知し、自身のＢＡＲＲを読むことでＣＰＵ＃１〜＃７が同期待ちか否かを認識する。したがって、バリア同期処理に伴い、特殊な専用命令は不要であり、また高速に処理を行うことができる。 （もっと読む）

【課題】実行時間の短いジョブを束ねたジョブ群を割り当てることにより、ジョブ処理中におけるマスタ／ワーカ間の通信トラフィックの低減を図ること。
【解決手段】グリッドコンピューティングシステム１００では、マスタＭが、実行時間の短いジョブ（例えば、解析用プログラム）を、割当先のワーカＷの処理性能およびマスタＭ／ワーカＷ間の通信時間をもとに求めたジョブ数で束ねたジョブ群を生成し、そのジョブ群を割当先に投入する。そして、ワーカＷが、投入されたジョブ群を実行し、その処理結果をマスタＭに返す。このとき、ジョブの処理結果は、ジョブ単位で返すのではなく、ジョブ群単位で返す。これにより、ジョブ処理中におけるマスタＭ／ワーカＷ間の通信トラフィックの低減を図ることができる。 （もっと読む）

【課題】制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限を軽減することが出来る制御装置を提供する。
【解決手段】信号出力部１７から出力される切替信号の出力値が第１の値の場合は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受を行い、信号出力部１７から出力される切替信号の出力値が第２の値の場合は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受を行う。マイコン１１とマイコン２１との間におけるデータの授受に際して、クロックの出入力作業は、ＥＥＰＲＯＭ３１との間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、制御装置１００内に設けられたマイコン１１とマイコン１２との間の通信において、データの授受時間の制限を軽減することが出来る。 （もっと読む）

【課題】制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限および一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る制御装置を提供する。
【解決手段】信号出力部１７から出力される切替信号の出力値に応じて、マイコン１１またはマイコン２１とＥＥＰＲＯＭ３１との間にて行うデータの授受動作を切り替える。そして、ＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶部３２におけるデータが記憶されていないアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域にデータの入力を行い、ＥＥＰＲＯＭ３１からデータを読み出す場合は、データが記憶されたアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域からデータの出力を行う。 （もっと読む）

ポータブル通信デバイスのための処理装置が提示される。装置は、中央処理装置、第１および第２のデジタル信号処理ユニット、中央処理装置と第１のデジタル信号処理ユニット間で共有されるデータを格納するように適合された第１のデュアル・ポート・メモリ・ユニット、および中央処理装置と第２のデジタル信号処理ユニット間で共有されるデータを格納するように適合された第２のデュアル・ポート・メモリ・ユニットを備える。第１のデュアル・ポート・メモリ・ユニットは、中央処理装置を使用することなく、第１と第２のデジタル信号処理ユニット間で共有されるデータを格納するように適合される。
（もっと読む）