説明

国際特許分類[G11C29/00]の内容

物理学 (1,541,580) | 情報記憶 (112,808) | 静的記憶 (17,688) | 正確な動作のための記憶装置のチェック;スタンバイまたはオフライン動作中の記憶装置のテスト (2,382)

国際特許分類[G11C29/00]の下位に属する分類

故障した周辺回路の検出またはその位置の特定 (62)
故障したメモリ素子の検出またはその位置の特定 (1,973)
メモリ内容の保護;メモリ内容の誤りの検出
試験回路を設計するための装置,例.テスト容易化設計ツール
静的記憶のための外部試験装置,例.自動検査装置;そのインターフェース (267)

国際特許分類[G11C29/00]に分類される特許

71 - 80 / 80


【課題】 本発明は、外部供給電圧と外部信号(WBI)を利用してストレススクリーン用電圧をチップ内部で発生してウェハバーンインテストを行うことを可能にしたフーリオンチップ・ウェハレベル・バーンインテスト回路及びその方法を提供することである。
【解決手段】 本回路は、外部電源電圧(Vext)を受信しゲート酸化膜欠陥スクリーン用高電圧(Vpp)を発生させる高電圧発生器(10)と、ウェハバーンイン信号(WBI)を検出するパッドオンチップ(20)と、パッドオンチップ(20)を介して検出された信号(WBI)により、セル(50)のゲート酸化膜欠陥スクリーン用ビットラインフリーチャージ電圧(Vblp)を発生させるビットラインフリーチャージ電圧発生器(30)と、パッドオンチップ(20)を介して検出された信号(WBI)により、セル(50)のキャパシタ欠陥スクリーン用セルプレート電圧(Vcp)を発生させるセルプレート電圧発生器(40)とから構成される。 (もっと読む)


【課題】チップ内部での試験を可能とすると共に試験時間を短縮するメモリの提供。
【解決手段】メモリセルアレイと、予め格納された固定パタンを出力する手段、入力ビットパタンから任意パタンを生成する手段、ロウアドレスを順次カウントアップするカウンタ手段、固定パタン又は任意パタンを選択出力する選択手段とを含む試験回路と、メモリセルアレイの選択されたロウに試験回路からのパタンを書き込む試験データ書き込み回路と、試験回路からのパタンと前記メモリセルアレイからの読み出しデータを比較し試験終了でない場合にはロウアドレスをカウントアップするように前記カウンタ手段を制御する試験データチェック回路と、含む。 (もっと読む)



【課題】DRAMチップの内部で自己試験機能を行い、メモリセルの試験時間を短縮し得る自己試験機能を有するDRAMを提供する。
【解決手段】外部信号の組合により進入/脱出制御部40から自己試験進入信号が出力されると、ロー制御部50で内部ロー制御信号が発生し、カラムアドレスストローブ信号のトグルなしに、クロック発生部42からの内部クロック信号に同期されたカラムアドレスの遷移によりファストページモードを用いてメモリセルアレイ62の自己試験を行なう構成とする。 (もっと読む)


【目的】 内部信号をモニタするためのテストパッドを有する半導体集積回路において、回路の高速化およびチップ面積の縮小を図ること。
【構成】 テストパッドと内部信号線の間に、ヒューズを切断しないときOFF、切断したときONになるスイッチ手段を設ける。また、1つのテストパッドと複数の内部信号線をつなげ、その接続配線上のおのおのに、上記スイッチ手段を設ける。
【効果】 ヒューズを切断しない場合、テストパッドの容量が内部信号線につかないので回路の高速化が図れる。ヒューズを切断した場合、内部信号がモニタできる。また、複数の内部信号で1つのテストパッドを共有するので、モニタしたい内部信号が増えても、テストパッドの増加によるチップ面積の増大がない。 (もっと読む)


【目的】強誘電体キャパシタの絶縁膜に対してスクリーニングを行う場合に、スクリーニング時間の短縮、スクリーニングコストの低減を図り得る強誘電体メモリを提供する。
【構成】通常動作モードおよびスクリーニングモードを有する強誘電体メモリにおいて、スクリーニングモード時に通常動作モード時に選択されるメモリセルMCより多数のメモリセルを同時に選択し、その強誘電体キャパシタCの絶縁膜の両端間に極性が交互に反転するパルス電圧を任意の回数印加するスクリーニング回路(21、22、23)を具備することを特徴とする。 (もっと読む)


【目的】外部端子数を増加させることなく、テスト時間の短縮化を実現したダイナミックRAMのテスト方法を提供する。
【構成】ロウアドレスストローブ信号の立ち下がりタイミングにおいて、カラムアドレスストローブ信号とライトイネーブル信号がロウレベルにされていることを識別して、テストモードにする。
【効果】ロウアドレスストローブ信号とカラムアドレスストローブ信号及びライトイネーブル信号のノーマルモードにない組み合わせによって、外部制御信号数を増加させること無くテストモードの起動/解除を行わせることができる。 (もっと読む)



【目的】 電気的に書き込み及び一括消去可能な不揮発性半導体記憶装置においてテスト時に自動書き込み動作/自動消去動作の最大繰り返し回数を通常時よりも小さくすることによりテスト時間を短縮する。
【構成】 制御回路7A内に、情報の自動書き込み動作/自動消去動作時の繰り返し回数を所定の最大繰り返し回数まで計数可能なカウンタ7bと、カウンタ7bの計数可能な最大繰り返し回数よりも小さい最大繰り返し回数まで計数可能なカウンタ7bとを備え、通常モード時にはカウンタ7aを用い、テストモード時にはカウンタ7bを用いて、自動書き込み動作/自動消去動作を実行する。 (もっと読む)



71 - 80 / 80