【課題】セラミックシート１３ａ，１３ｂの複数枚を積層一体化したセラミック積層チップ体１２の内部に容量の異なる二つのコンデンサ素子１４，１５を並列に設けて成る積層コンデンサ１１において，これをフィルタ回路に適用した場合に，高い周波数の領域における減衰特性を向上する。
【解決手段】前記二つのコンデンサ素子のうち容量の小さいコンデンサ素子１５における内部電極１５ａ，１５ｂの積層枚数を，容量の大きいコンデンサ素子１４における内部電極１４ａ，１４ｂの積層枚数よりも多くする。 （もっと読む）

【課題】低ＥＳＬを維持しながら、内部電極層の面積を減少させることなく、スルーホールを通しての積層方向の内部電極層相互間の接続抵抗を減少させる。
【解決手段】誘電体層４を積層して形成された素子本体１０内に、それぞれ平面状に形成された複数の第１内部電極層６および複数の第２内部電極層８が、誘電体層を介して隔てられつつ交互に配置してある積層コンデンサ２である。素子本体１０における第１端面１０ａのみに第１外部電極１２および第２外部電極１４が配置されている。素子本体１０の第１端面１０ａの近くに積層してある内部電極層６、８と、外部電極１２，１４とを引出用柱状電極１６，１８が各々接続する。素子本体１０の内部に積層してある内部電極層６または８の相互を、層間接続用柱状電極２０または２２が接続する。層間接続用柱状電極２０，２２のそれぞれの横断面積は、引出用柱状電極１６，１８のそれぞれの横断面積よりも大きい。 （もっと読む）

【課題】 等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサを提供すること。
【解決手段】
積層体１は、複数の誘電体層と、第１及び第２の内部電極４１〜４４，６１〜６４とが交互に積層されることにより構成される。第１の内部電極４１〜４４は、第１の接続導体７Ａ、７Ｂを介して互いに電気的に接続されている。第１の内部電極４１〜４４はそれぞれ、各引き出し導体５３Ａ〜５３Ｄを介して各第１の端子電極３Ａ〜３Ｄに電気的に接続されている。第２の内部電極６１〜６４はそれぞれ、第２の接続導体９Ａ、９Ｂを介して互いに電気的に接続されている。第２の内部電極６１〜６４はそれぞれ、各引き出し導体７３Ａ〜７３Ｄを介して各第２の端子電極５Ａ〜５Ｄに電気的に接続されている。 （もっと読む）

【課題】簡単な構成で配線インダクタンスを低減できるケース入りコンデンサを提供する。
【解決手段】一方の端面４に第１電極板１０が接続されると共に他方の端面５に第２電極板１１が接続されたコンデンサ素子１を、ケース２に収納して樹脂２２を充填したケース入りコンデンサである。一方の端面４がケース２の開口部８側に位置し、他方の端面５がケース２の底部側に位置する。第２電極板１１は、端面５に接続された端面接続部１２と、第１電極板１０と重なるように配置された端子接続部１３と、端面接続部１２と端子接続部１３を一体的に連結する連結部１４とを備える。第１電極板１０及び第２電極板１１の端子接続部１３に外部接続用の端子１９、２０を接続して、各端子１９、２０をケース開口部８から外方に突出させた。 （もっと読む）

【課題】 内層と外層との縮率の相違によるクラックを防止し得る積層電子部品を提供する。
【解決手段】 電子部品素体１の内層部分１２は、セラミック層を挟んで積層された電極層１２１〜１２８を備えている。電極層１２１〜１２８は、それぞれ、端子電極に接続される内部電極パターンを備えている。電子部品素体１の外層部分１１は、セラミック層を挟んで積層された導体層１１１〜１１４を備えている。導体層１１１〜１１４は、それぞれ、端子電極に接続されない縮率調整用の導体パターンを備えており、導体層一層あたりの導体パターン面積が、内層部分１２からみて外側にいくほど小さい。 （もっと読む）

【課題】簡単な構成で配線のインダクタンス及び内部インダクタンスを低減できる低インダクタンスコンデンサを提供する。
【解決手段】両端部に電極２を有する複数のコンデンサ素子１を並設し、端子部９、１３を有する電極板１５に一体的に設けられた素子接続部７、１１がコンデンサ素子１の電極２に接続される。電極板１５の第１電極板４及び第２電極板５のそれぞれの相対向する一対の辺６ａ、６ｂ、１０ａ、１０ｂに素子接続部７、１１を設ける。複数のコンデンサ素子１の両側においては、同じ側に配置された複数の電極２に、第１電極板４の素子接続部７と第２電極板５の素子接続部１１とを交互に接続する。第１電極板４と第２電極板５に設けられた端子部９、１３は、第１電極板４と第２電極板５の一方の素子接続部７、１１が配置された同じ側で外方向に突設する。 （もっと読む）

【課題】内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法を提供する。
【解決手段】本発明は、コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣを該絶縁層に積層する第１工程と、前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電層と内部電極層からなる複数層を形成する第３工程と、前記誘電層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程とを含む。 （もっと読む）

【課題】 より一層の低ＥＳＬ化を図る。
【解決手段】 誘電体素体内にセラミック層を介して内部電極５２、５４が配置される。各内部電極５２、５４に切込部３９とされる切り込みが形成され、この切込部３９を挟んだ内部電極５２、５４の部分を流路部４０が構成する。各内部電極５２、５４からそれぞれ引出部５２Ａ、５４Ａが引き出される。これら各引出部５２Ａ、５４Ａに接続される端子電極が誘電体素体の側面にそれぞれ配置される。 （もっと読む）

【課題】 等価直列抵抗の制御を容易に行うことが可能な積層コンデンサを提供する。
【解決手段】
積層体１は、誘電体層１０と第１及び第２の内部電極層２０〜２６、３０〜３６とが交互に積層されることにより構成される。第１の内部電極層２０〜２６は、第１の引き出し電極４０〜４６と第１のコンデンサ電極６０〜６６とを有する。第１のコンデンサ電極６０〜６６に設けられた一対のスリット部１２０〜１２６の間に位置する部分８０〜８６が、第１の引き出し電極４０〜４６と連続する。第２の内部電極層３０〜３６は、第２の引き出し電極５０〜５６と第２のコンデンサ電極７０〜７６とを有する。第２のコンデンサ電極７０〜７６に設けられた一対のスリット部１３０〜１３６の間に位置する部分９０〜９６が、第２の引き出し電極５０〜５６と連続する。 （もっと読む）

【課題】外部電極を通して流れる電流によるＥＳＬを低減させ且つ機械的強度を確保することの可能な積層型チップキャパシタを提供する。
【解決手段】本発明による積層型チップキャパシタは、上部ダミー層１５２等及び下部ダミー層１５１等と；上記上部及び下部ダミー層間に介在する複数の内部電極１１４等と；上記内部電極に連結された外部電極１１８等とを含み、上記下部ダミー層の厚さは上記上部ダミー層の厚さより薄い。 （もっと読む）