多層キャパシタ内蔵型のプリント基板の製造方法
【課題】内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法を提供する。
【解決手段】本発明は、コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣを該絶縁層に積層する第１工程と、前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電層と内部電極層からなる複数層を形成する第３工程と、前記誘電層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程とを含む。
【解決手段】本発明は、コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣを該絶縁層に積層する第１工程と、前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電層と内部電極層からなる複数層を形成する第３工程と、前記誘電層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ内蔵型のプリント基板の製造方法に関し、特に、プリント基板の内部に多層のキャパシタを形成して静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法に関するものである。
【背景技術】
【０００２】
大部分のプリント基板（ＰＣＢ）の表面には、一般に、ディスクリート部品のチップ抵抗またはディスクリート部品のチップキャパシタを実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
このような受動素子内蔵型プリント基板技術とは、新規な材料（物質）およびプロセスを用いて、基板の外層あるいは内層に抵抗またはキャパシタなどの受動素子を挿入することで、既存のチップ抵抗及びチップキャパシタの役目を代替する技術を言う。
【０００３】
換言すると、受動素子内蔵型プリント基板は、基板自体の内層あるいは外層に受動素子、例えばキャパシタ、が埋め込まれている形態であって、基板自体の大きさにかかわらず、受動素子のキャパシタがプリント基板の一部に一体化されているものを「内蔵型キャパシタ(Embedded Capacitor)」と言い、このような基板をキャパシタ内蔵型プリント基板と言う。
【０００４】
このような受動素子内蔵型プリント基板の最も重要な特徴は、受動素子がプリント基板の一部として一体的に備えられているため、基板表面に実装する必要がない。
【０００５】
一般に、受動素子内蔵型プリント基板の製造技術は、大きく３種の方法に分類することができ、それらについて以下に詳細に説明する。
【０００６】
第１は、ポリマーキャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを実現するポリマー厚膜型キャパシタの製造方法である。
【０００７】
この方法は、プリント基板の内層にポリマーキャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように、銅ペーストを印刷し乾燥させることで、内蔵型キャパシタを製造する。
【０００８】
第２は、セラミック充填感光性(photodielectric)樹脂をプリント基板にコートして、ディスクリートタイプの内蔵型キャパシタを実現する方法であり、米国のモトローラ(Motorola）社が関連特許技術を保有している。
【０００９】
この方法は、セラミック粉末を含有した感光性樹脂を基板に塗布した後、銅箔を積層させ、それぞれの上部電極及び下部電極を形成し、続いて回路パターンを形成し、感光性樹脂をエッチングすることで、ディスクリートのキャパシタを得る。
【００１０】
第３は、プリント基板の表面に実装されるデカップリングキャパシタと置換するように、プリント基板内層に容量特性を有する誘電層を別途に挿入してキャパシタを実現する方法であり、米国サンミナ(Sanmina)社が関連特許技術を保有している。
【００１１】
サンミナ社の特許に関して、下記特許文献１は、２つの導電層およびその間に設けられた１つの絶縁材料層（誘電体層）からなるキャパシタ内蔵型プリント基板およびこれを含むプリント基板を開示している。
【００１２】
前記キャパシタ内蔵型プリント基板の誘電体層は、少なくとも０．５ｍｉｌ（１２．５μｍ）、一般に１〜２ｍｉｌ（２５〜５０μｍ）の厚さを持つ。導電層は、少なくとも０．５ｏｚ．／ｆｔ２（厚さ約１８μｍ）、一般には１ｏｚ．／ｆｔ２の重量分布を持つ。
【００１３】
また、サンミナ社の特許文献２，３は、接着力および容量密度を確保するため、導電箔を表面処理した導電性材料シートを使用している。
【００１４】
また、サンミナ社の特許文献４は、高容量の粉末を使った容量性コア素子を開示する。ここでは、５００以上の高い誘電率（エポキシ樹脂の少なくとも１０倍）を持つ予備焼成(pre-fired)セラミック粉末を誘電体層に含有させて、デカップリング能力を増加させている。
【００１５】
しかし、このような従来技術では、その容量値が非常に低く、実用性が低下するという問題点があった。これを解決するために、構成成分として容量値の高い物質を使用しているが、依然として製品に必要な要求レベルに到達していない。
【００１６】
【特許文献１】米国特許第５，０７９，０６９号明細書
【特許文献２】米国特許第５，１５５，６５５号明細書
【特許文献３】米国特許第５，１６１，０８６号明細書
【特許文献４】米国特許第５，１６２，９７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって、本発明はこのような問題点に鑑みてなされたもので、その目的は、内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明のある観点によれば、コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣ(Resin Coated Copper:樹脂付銅箔)を該絶縁層に積層する第１工程と、前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電体層と内部電極層からなる複数層を形成する第３工程と、前記誘電体層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程と、を含むことを特徴とする、多層キャパシタを内蔵したプリント基板の製造方法が提供される。
【発明の効果】
【００１９】
本発明によれば、多層で形成することにより、同一素材（誘電定数、厚さなどの特性を有する）、同一基板面積でより高い性能（デカップリングまたはマッチング）を発揮することができる効果がある。
【００２０】
また本発明によれば、電流の流れを逆方向にするパターン設計を行った場合、インダクタンスの相殺効果により、高周波特性が良好なキャパシタ内蔵型プリント基板を得ることができる。
【００２１】
また本発明によれば、デカップリング用途では、容量密度が最も重要な要素であるので、多層構造の利点を十分発揮するようにする効果がある。
【００２２】
また本発明によれば、信号マッチング用では、誘電率を一定値以上確保するために誘電体フィラーを入れる場合、温度特性などの問題が発生し得るため、ポリマー等のように、誘電率は低いがその他の特性が優れた材料を多層構成に設計して、その他の特性の劣化なしに容量を所望のレベルに高めることができるようにする効果がある。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
【００２４】
図１Ａ〜図１Ｊは、本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【００２５】
まず、図１Ａに示すように、コア層を構成するベース基板１００の銅箔１０２に、像形成プロセスを用いて回路パターンを形成する。
【００２６】
ベース基板１００として使用される銅張積層板（ＣＣＬ）の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などの様々なものがある。これらのうち両面プリント基板及び多層プリント基板の製造には、主に使用される絶縁樹脂層１０１に銅箔層１０２、１０３が被せられたガラス／エポキシ銅張積層板１００を使用することが望ましい。
【００２７】
ベース基板１００にドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを用いてドライフィルムを露光及び現像することで、ドライフィルムに所定のパターンを形成し、エッチャントを噴霧することにより、ドライフィルムによって保護された領域を除いた残り領域の銅箔１０２を除去する。使用したドライフィルムは剥離して、最終的に銅箔１０２の配線パターンが形成される。
【００２８】
ドライフィルムは、カバーフィルム、フォトレジストフィルム及びマイラー(Mylar)フィルムの３層で構成されるが、実質的にレジストの役目をする層はフォトレジストフィルムである。
【００２９】
ドライフィルムの露光及び現象工程においては、所定のパターンが印刷されたアートワークフィルムをドライフィルムの上に密着させた後、紫外線を照射する。
【００３０】
その際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過することができず、印刷されていない部分は紫外線が透過して、アートワークフィルムの下のドライフィルムを硬化させる。
【００３１】
このようにドライフィルムが硬化した銅張積層板１０２を現像液に浸漬すると、硬化していないドライフィルム部分が現像液によって除去され、硬化したドライフィルム部分のみ残ってレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）の水溶液などを使用する。
【００３２】
このように、像形成プロセスによりベース基板１００上にレジストパターンを形成し、エッチャントを噴霧することで、レジストパターンによって保護される領域を除いた残り領域の銅箔１０２を除去し、使用したレジストパターンを剥離することによって、最終的に銅箔１０２の配線パターンが形成される。
【００３３】
そして、図１Ｂに示すように、回路パターンが形成されたベース基板１００の両面にプレプレグ(prepreg)１０４、１０５を積層した後、片面に回路パターンが形成された銅張積層板１１０、１２０を両面に積層する。
【００３４】
ここで、銅張積層板１１０、１２０の片面に回路パターンを形成する手順は、前述したベース基板１００に回路パターンを形成する手順と同様であるが、銅張積層板１１０、１２０の絶縁層１１１、１２１は、高容量のキャパシタを形成するために、高誘電率の材料を使用することが好ましい。
【００３５】
そして、図１Ｃに示すように、銅張積層板１１０、１２０の最も外側の銅箔１１２、１２２を除去する。このように、銅張積層板１１０、１２０の最も外側の銅箔１１２、１２２を除去する理由は、一般的な銅張積層板の銅箔の厚さが厚いため、銅張積層板の銅箔を多層キャパシタの電極層としてそのまま使用すると、後工程の誘電層の積層によってプリント基板の厚さが厚くなり、パターン形成後、除去された導電部分を樹脂などで埋める問題など、製品に要求される仕様を満足させにくいからである。
【００３６】
次に、図１Ｄに示すように、プリント基板に内蔵される多層キャパシタの内部電極層を形成するために、シード層１３１、１３２を形成する。
【００３７】
このようなシード層１３１、１３２は無電解メッキで形成することができる。無電解メッキは絶縁体に対するメッキであるので、荷電イオン反応ではなく、析出反応によるものであり、析出反応は触媒によって促進される。
【００３８】
一般に、無電解銅メッキを例として説明すれば、メッキ液から銅が析出するためには、メッキしようとする材料の表面に触媒が付着しなければならない。これは、無電解銅メッキが、多くの前処理を必要とすることを意味する。
【００３９】
例えば、無電解銅メッキプロセスは、脱脂(cleaning)、ソフトエッチング、予備触媒処理(pre-catalysis)、触媒処理、活性化処理(acceleration)、無電解銅メッキ、酸化防止処理の各工程を含む。
【００４０】
そして、無電解銅メッキプロセスは、一般に、電解銅メッキプロセスに比べ、物理的特性が劣るので、薄い銅メッキ層を形成するために用いられる。
【００４１】
次に、図１Ｅに示すように、プリント基板に内蔵される多層キャパシタを形成するために、内部導電層１３３、１３４を電解メッキプロセスで形成する。
【００４２】
そして、図１Ｆに示すように、内部導電層１３３、１３４を像形成プロセスによってパターン化して、内部電極層を形成する。
【００４３】
以後、図１Ｆ及び図１Ｇに示すように、必要に応じて、図１Ｂ〜図１Ｆの電解メッキ層をパターン化するための手順を繰り返して、所望の多層キャパシタを形成する。
【００４４】
すなわち、必要に応じて、ｉ）プレプレグを積層して誘電体層を形成し、ｉｉ）下面がパターン化された銅張積層板を積層した後、ｉｉｉ）上層の銅箔を除去し、ｉｖ）無電解メッキと電解メッキを用いて、多層キャパシタの内部電極層を形成する、という手順を繰り返す。
【００４５】
このように、内部導電層１３３、１３４に、像形成プロセスによるパターン化により内部電極層を形成した後、図１Ｈに示すように、最も外側にＲＣＣ（樹脂付銅箔）を積層して誘電体層１６１、１７１を形成し、図１Ｉに示すように、ＲＣＣの銅箔１６２、１７２をパターン化して、上部電極層を形成する。
【００４６】
以後、図１Ｉに示すように、多層プリント基板にビアホール（図示せず）またはスルーホールを形成し、ビアホールまたはスルーホールの内壁にメッキ層１８０を施して、多層構造の内部電極層が互いに導通すると、多層キャパシタが形成される。
【００４７】
ここで、ビアホールまたはスルーホールを形成するプロセスは、レーザまたはＣＮＣ(Computer Numerical Control)ドリルを使用して、予め設定された位置にビアホールまたはスルーホールを形成することが望ましい。
【００４８】
ＣＮＣドリルを用いる手法は、両面プリント基板のビアホールまたは多層プリント基板のスルーホールを形成するのに適している。
【００４９】
こうしてＣＮＣドリルを用いてビアホールまたはスルーホールを加工した後、ドリル加工時に発生する銅箔のばり、ビアホール内の埃、銅箔表面の埃などを除去するばり取りプロセスを行うことが望ましい。このとき銅箔表面が粗面化されることにより、以後の銅メッキプロセスにおいて銅との密着力が向上する利点がある。
【００５０】
レーザを用いる手法は、多層プリント基板のマイクロビアホールを形成するのに適している。このようなレーザを用いる手法において、ＹＡＧ(Yttrium Aluminum Garnet)レーザを用いて銅箔層と絶縁樹脂層を同時に加工してもよく、ビアホールが形成される部分の銅箔層をエッチングした後、二酸化炭素レーザを用いて絶縁樹脂層を加工してもよい。
【００５１】
そして、ビアホールを形成した後、形成時に発生する熱によってベース基板の絶縁樹脂層などを溶融させることによって、ビアホールの側壁で発生するスミアを除去するスミア取りプロセスを行うことが望ましい。
【００５２】
そして、図１Ｊに示すように、多層キャパシタが形成されたプリント基板にＩＣチップ１９０、１９１を実装することで、半導体チップパッケージを完成する。
【００５３】
図２Ａ〜図２Ｊは、本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【００５４】
まず、図２Ａに示すように、コア層を構成するベース基板２００の銅箔２０２、２０３に、像形成プロセスを用いて、回路パターンを形成する。ここで、ベース基板２００は、第１実施形態で説明したように、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などの様々なものがあるが、ガラス／エポキシ銅張積層板を使用することが望ましい。
【００５５】
そして、図２Ｂに示すように、回路パターンが形成されたベース基板２００の両面にプレプレグ２０４、２０５を積層した後、プリント基板に内蔵される多層キャパシタの下部電極となる薄い箔２０６、２０７を両面に積層し、図２Ｃに示すように、回路パターンを形成する。
【００５６】
ここで、箔２０６、２０７に回路パターンを形成する手順は、前記ベース基板２００に回路パターンを形成する手順と同様である。
【００５７】
その後、図２Ｄに示すように、高容量の誘電率を有する誘電体層２１１、２２１と、前記誘電体層２１１、２２１に積層された非常に薄い箔２１２、２２２と、前記箔２１２、２２２に積層されたキャリア２１３、２２３とを備える超薄箔(Ultrathin Foil)キャリア２１０、２２０を積層する。
【００５８】
ここで、キャリア２１３、２２３は、誘電体層２１１、２２１と箔２１２、２２２とからなるＲＣＣ材料を運ぶために使用されるもので、図２Ｅに示すように、ＲＣＣ材料が下部電極を形成する箔２０６、２０７に付着すると、除去される。
【００５９】
そして、図２Ｆに示すように、箔２１２、２２２を像形成プロセスによってパターン化すると、内部電極層として機能する。キャリア（図示せず）を使用すると、複数のＲＣＣ材料（ここでは、両面にそれぞれ上側ＲＣＣ２３０と下側ＲＣＣ２４０を示している）をさらに積層して、誘電層と内部電極層が多層となるように、要求する製品仕様を満足させることができる。
【００６０】
図２Ｇは、このようにして形成された多層キャパシタを示す。内部電極層の電気的な接続のために、ビアホール２５１、２５２を加工して、内部電極層が互いに導通するようにする。
【００６１】
ここで、ビアホールを形成するプロセスは、前述したように、ＣＮＣドリルまたはレーザを使用して、予め設定された位置にビアホールを形成することが望ましい。
【００６２】
ＣＮＣドリルを用いる手法は、両面プリント基板のビアホールまたは多層プリント基板のスルーホールを形成するのに適している。
【００６３】
レーザを用いる手法は、多層プリント基板のマイクロビアホールを形成するのに適している。このようなレーザを用いる方式手法において、ＹＡＧレーザを用いて銅箔層と絶縁樹脂層を同時に加工してもよく、ビアホールが形成される部分の銅箔層をエッチングした後、二酸化炭素レーザを用いて絶縁樹脂層を加工してもよい。
【００６４】
次に、図２Ｈ〜図２Ｉに示すように、ＲＣＣ材料２６０、２７０を積層した後、最外側の箔２６２、２７２を像形成プロセスでパターン化することで、外部電極層を形成する。
【００６５】
多数のビアホール２８１、２８２を形成することで、内部電極層と外部電極層が導通するようにし、内部電極層が互いに導通すると、多層キャパシタが形成される。
【００６６】
その後、図２Ｊに示すように、ＩＣチップを実装して半導体チップパッケージを完成する。
【００６７】
以上に説明したように、本発明による多層キャパシタを内蔵したプリント基板において、キャパシタの導電層を３層以上、絶縁層を２層以上形成してもよい。
【００６８】
そして、容量を持つＲＣＣ型またはＣＣＬ型の層は、一括積層プロセスまたはビルドアッププロセスにより、多層に形成することが可能である。
【００６９】
また、多層キャパシタの絶縁層は、その厚さが小さいほど、層数を増加するほど、容量が増加する。多層キャパシタの内部導電層は、最終的に得られるプリント基板（ＰＣＢ）の厚さを小さくし、絶縁層の厚さ均一化のためには、厚さが低いほど有利である。
【００７０】
このように、内部導電層の厚さを小さくするためには、最初から厚さの小さい箔（０．５ｏｚ．／ｆｔ２≒１８μｍまたはそれ以下、３〜９μｍの箔）を使用するか、またはＲＣＣまたはＣＣＬを積層した後、最外側の厚い導電箔を除去し、無電解メッキを施してシード層を形成した後、電解メッキで導電層（５μｍ以下の厚さ）を形成するか、または表面加工されたＲＣＣまたはＣＣＬを積層した後、最外側の厚い導電箔を部分的に除去する方法などが可能である。
【００７１】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７２】
本発明は、内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法に適用可能である。
【図面の簡単な説明】
【００７３】
【図１Ａ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｂ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｃ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｄ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｅ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｆ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｇ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｈ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｉ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｊ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ａ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｂ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｃ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｄ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｅ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｆ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｇ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｈ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｉ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｊ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【符号の説明】
【００７４】
１００ ベース基板
１０４、１０５ プレプレグ
１１０、１２０、１４０、１５０、１６０、１７０ ＲＣＣ
１３１、１３２ シード層
１３３、１３４ 電解メッキ層
２００ ベース基板
２０４、２０５ プレプレグ
２０６、２０７ 箔
２１０、２２０ 超薄箔キャリア
２３０、２４０ ＲＣＣ
【技術分野】
【０００１】
本発明は、キャパシタ内蔵型のプリント基板の製造方法に関し、特に、プリント基板の内部に多層のキャパシタを形成して静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法に関するものである。
【背景技術】
【０００２】
大部分のプリント基板（ＰＣＢ）の表面には、一般に、ディスクリート部品のチップ抵抗またはディスクリート部品のチップキャパシタを実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
このような受動素子内蔵型プリント基板技術とは、新規な材料（物質）およびプロセスを用いて、基板の外層あるいは内層に抵抗またはキャパシタなどの受動素子を挿入することで、既存のチップ抵抗及びチップキャパシタの役目を代替する技術を言う。
【０００３】
換言すると、受動素子内蔵型プリント基板は、基板自体の内層あるいは外層に受動素子、例えばキャパシタ、が埋め込まれている形態であって、基板自体の大きさにかかわらず、受動素子のキャパシタがプリント基板の一部に一体化されているものを「内蔵型キャパシタ(Embedded Capacitor)」と言い、このような基板をキャパシタ内蔵型プリント基板と言う。
【０００４】
このような受動素子内蔵型プリント基板の最も重要な特徴は、受動素子がプリント基板の一部として一体的に備えられているため、基板表面に実装する必要がない。
【０００５】
一般に、受動素子内蔵型プリント基板の製造技術は、大きく３種の方法に分類することができ、それらについて以下に詳細に説明する。
【０００６】
第１は、ポリマーキャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを実現するポリマー厚膜型キャパシタの製造方法である。
【０００７】
この方法は、プリント基板の内層にポリマーキャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように、銅ペーストを印刷し乾燥させることで、内蔵型キャパシタを製造する。
【０００８】
第２は、セラミック充填感光性(photodielectric)樹脂をプリント基板にコートして、ディスクリートタイプの内蔵型キャパシタを実現する方法であり、米国のモトローラ(Motorola）社が関連特許技術を保有している。
【０００９】
この方法は、セラミック粉末を含有した感光性樹脂を基板に塗布した後、銅箔を積層させ、それぞれの上部電極及び下部電極を形成し、続いて回路パターンを形成し、感光性樹脂をエッチングすることで、ディスクリートのキャパシタを得る。
【００１０】
第３は、プリント基板の表面に実装されるデカップリングキャパシタと置換するように、プリント基板内層に容量特性を有する誘電層を別途に挿入してキャパシタを実現する方法であり、米国サンミナ(Sanmina)社が関連特許技術を保有している。
【００１１】
サンミナ社の特許に関して、下記特許文献１は、２つの導電層およびその間に設けられた１つの絶縁材料層（誘電体層）からなるキャパシタ内蔵型プリント基板およびこれを含むプリント基板を開示している。
【００１２】
前記キャパシタ内蔵型プリント基板の誘電体層は、少なくとも０．５ｍｉｌ（１２．５μｍ）、一般に１〜２ｍｉｌ（２５〜５０μｍ）の厚さを持つ。導電層は、少なくとも０．５ｏｚ．／ｆｔ２（厚さ約１８μｍ）、一般には１ｏｚ．／ｆｔ２の重量分布を持つ。
【００１３】
また、サンミナ社の特許文献２，３は、接着力および容量密度を確保するため、導電箔を表面処理した導電性材料シートを使用している。
【００１４】
また、サンミナ社の特許文献４は、高容量の粉末を使った容量性コア素子を開示する。ここでは、５００以上の高い誘電率（エポキシ樹脂の少なくとも１０倍）を持つ予備焼成(pre-fired)セラミック粉末を誘電体層に含有させて、デカップリング能力を増加させている。
【００１５】
しかし、このような従来技術では、その容量値が非常に低く、実用性が低下するという問題点があった。これを解決するために、構成成分として容量値の高い物質を使用しているが、依然として製品に必要な要求レベルに到達していない。
【００１６】
【特許文献１】米国特許第５，０７９，０６９号明細書
【特許文献２】米国特許第５，１５５，６５５号明細書
【特許文献３】米国特許第５，１６１，０８６号明細書
【特許文献４】米国特許第５，１６２，９７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって、本発明はこのような問題点に鑑みてなされたもので、その目的は、内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明のある観点によれば、コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣ(Resin Coated Copper:樹脂付銅箔)を該絶縁層に積層する第１工程と、前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電体層と内部電極層からなる複数層を形成する第３工程と、前記誘電体層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程と、を含むことを特徴とする、多層キャパシタを内蔵したプリント基板の製造方法が提供される。
【発明の効果】
【００１９】
本発明によれば、多層で形成することにより、同一素材（誘電定数、厚さなどの特性を有する）、同一基板面積でより高い性能（デカップリングまたはマッチング）を発揮することができる効果がある。
【００２０】
また本発明によれば、電流の流れを逆方向にするパターン設計を行った場合、インダクタンスの相殺効果により、高周波特性が良好なキャパシタ内蔵型プリント基板を得ることができる。
【００２１】
また本発明によれば、デカップリング用途では、容量密度が最も重要な要素であるので、多層構造の利点を十分発揮するようにする効果がある。
【００２２】
また本発明によれば、信号マッチング用では、誘電率を一定値以上確保するために誘電体フィラーを入れる場合、温度特性などの問題が発生し得るため、ポリマー等のように、誘電率は低いがその他の特性が優れた材料を多層構成に設計して、その他の特性の劣化なしに容量を所望のレベルに高めることができるようにする効果がある。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
【００２４】
図１Ａ〜図１Ｊは、本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【００２５】
まず、図１Ａに示すように、コア層を構成するベース基板１００の銅箔１０２に、像形成プロセスを用いて回路パターンを形成する。
【００２６】
ベース基板１００として使用される銅張積層板（ＣＣＬ）の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などの様々なものがある。これらのうち両面プリント基板及び多層プリント基板の製造には、主に使用される絶縁樹脂層１０１に銅箔層１０２、１０３が被せられたガラス／エポキシ銅張積層板１００を使用することが望ましい。
【００２７】
ベース基板１００にドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを用いてドライフィルムを露光及び現像することで、ドライフィルムに所定のパターンを形成し、エッチャントを噴霧することにより、ドライフィルムによって保護された領域を除いた残り領域の銅箔１０２を除去する。使用したドライフィルムは剥離して、最終的に銅箔１０２の配線パターンが形成される。
【００２８】
ドライフィルムは、カバーフィルム、フォトレジストフィルム及びマイラー(Mylar)フィルムの３層で構成されるが、実質的にレジストの役目をする層はフォトレジストフィルムである。
【００２９】
ドライフィルムの露光及び現象工程においては、所定のパターンが印刷されたアートワークフィルムをドライフィルムの上に密着させた後、紫外線を照射する。
【００３０】
その際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過することができず、印刷されていない部分は紫外線が透過して、アートワークフィルムの下のドライフィルムを硬化させる。
【００３１】
このようにドライフィルムが硬化した銅張積層板１０２を現像液に浸漬すると、硬化していないドライフィルム部分が現像液によって除去され、硬化したドライフィルム部分のみ残ってレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）の水溶液などを使用する。
【００３２】
このように、像形成プロセスによりベース基板１００上にレジストパターンを形成し、エッチャントを噴霧することで、レジストパターンによって保護される領域を除いた残り領域の銅箔１０２を除去し、使用したレジストパターンを剥離することによって、最終的に銅箔１０２の配線パターンが形成される。
【００３３】
そして、図１Ｂに示すように、回路パターンが形成されたベース基板１００の両面にプレプレグ(prepreg)１０４、１０５を積層した後、片面に回路パターンが形成された銅張積層板１１０、１２０を両面に積層する。
【００３４】
ここで、銅張積層板１１０、１２０の片面に回路パターンを形成する手順は、前述したベース基板１００に回路パターンを形成する手順と同様であるが、銅張積層板１１０、１２０の絶縁層１１１、１２１は、高容量のキャパシタを形成するために、高誘電率の材料を使用することが好ましい。
【００３５】
そして、図１Ｃに示すように、銅張積層板１１０、１２０の最も外側の銅箔１１２、１２２を除去する。このように、銅張積層板１１０、１２０の最も外側の銅箔１１２、１２２を除去する理由は、一般的な銅張積層板の銅箔の厚さが厚いため、銅張積層板の銅箔を多層キャパシタの電極層としてそのまま使用すると、後工程の誘電層の積層によってプリント基板の厚さが厚くなり、パターン形成後、除去された導電部分を樹脂などで埋める問題など、製品に要求される仕様を満足させにくいからである。
【００３６】
次に、図１Ｄに示すように、プリント基板に内蔵される多層キャパシタの内部電極層を形成するために、シード層１３１、１３２を形成する。
【００３７】
このようなシード層１３１、１３２は無電解メッキで形成することができる。無電解メッキは絶縁体に対するメッキであるので、荷電イオン反応ではなく、析出反応によるものであり、析出反応は触媒によって促進される。
【００３８】
一般に、無電解銅メッキを例として説明すれば、メッキ液から銅が析出するためには、メッキしようとする材料の表面に触媒が付着しなければならない。これは、無電解銅メッキが、多くの前処理を必要とすることを意味する。
【００３９】
例えば、無電解銅メッキプロセスは、脱脂(cleaning)、ソフトエッチング、予備触媒処理(pre-catalysis)、触媒処理、活性化処理(acceleration)、無電解銅メッキ、酸化防止処理の各工程を含む。
【００４０】
そして、無電解銅メッキプロセスは、一般に、電解銅メッキプロセスに比べ、物理的特性が劣るので、薄い銅メッキ層を形成するために用いられる。
【００４１】
次に、図１Ｅに示すように、プリント基板に内蔵される多層キャパシタを形成するために、内部導電層１３３、１３４を電解メッキプロセスで形成する。
【００４２】
そして、図１Ｆに示すように、内部導電層１３３、１３４を像形成プロセスによってパターン化して、内部電極層を形成する。
【００４３】
以後、図１Ｆ及び図１Ｇに示すように、必要に応じて、図１Ｂ〜図１Ｆの電解メッキ層をパターン化するための手順を繰り返して、所望の多層キャパシタを形成する。
【００４４】
すなわち、必要に応じて、ｉ）プレプレグを積層して誘電体層を形成し、ｉｉ）下面がパターン化された銅張積層板を積層した後、ｉｉｉ）上層の銅箔を除去し、ｉｖ）無電解メッキと電解メッキを用いて、多層キャパシタの内部電極層を形成する、という手順を繰り返す。
【００４５】
このように、内部導電層１３３、１３４に、像形成プロセスによるパターン化により内部電極層を形成した後、図１Ｈに示すように、最も外側にＲＣＣ（樹脂付銅箔）を積層して誘電体層１６１、１７１を形成し、図１Ｉに示すように、ＲＣＣの銅箔１６２、１７２をパターン化して、上部電極層を形成する。
【００４６】
以後、図１Ｉに示すように、多層プリント基板にビアホール（図示せず）またはスルーホールを形成し、ビアホールまたはスルーホールの内壁にメッキ層１８０を施して、多層構造の内部電極層が互いに導通すると、多層キャパシタが形成される。
【００４７】
ここで、ビアホールまたはスルーホールを形成するプロセスは、レーザまたはＣＮＣ(Computer Numerical Control)ドリルを使用して、予め設定された位置にビアホールまたはスルーホールを形成することが望ましい。
【００４８】
ＣＮＣドリルを用いる手法は、両面プリント基板のビアホールまたは多層プリント基板のスルーホールを形成するのに適している。
【００４９】
こうしてＣＮＣドリルを用いてビアホールまたはスルーホールを加工した後、ドリル加工時に発生する銅箔のばり、ビアホール内の埃、銅箔表面の埃などを除去するばり取りプロセスを行うことが望ましい。このとき銅箔表面が粗面化されることにより、以後の銅メッキプロセスにおいて銅との密着力が向上する利点がある。
【００５０】
レーザを用いる手法は、多層プリント基板のマイクロビアホールを形成するのに適している。このようなレーザを用いる手法において、ＹＡＧ(Yttrium Aluminum Garnet)レーザを用いて銅箔層と絶縁樹脂層を同時に加工してもよく、ビアホールが形成される部分の銅箔層をエッチングした後、二酸化炭素レーザを用いて絶縁樹脂層を加工してもよい。
【００５１】
そして、ビアホールを形成した後、形成時に発生する熱によってベース基板の絶縁樹脂層などを溶融させることによって、ビアホールの側壁で発生するスミアを除去するスミア取りプロセスを行うことが望ましい。
【００５２】
そして、図１Ｊに示すように、多層キャパシタが形成されたプリント基板にＩＣチップ１９０、１９１を実装することで、半導体チップパッケージを完成する。
【００５３】
図２Ａ〜図２Ｊは、本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【００５４】
まず、図２Ａに示すように、コア層を構成するベース基板２００の銅箔２０２、２０３に、像形成プロセスを用いて、回路パターンを形成する。ここで、ベース基板２００は、第１実施形態で説明したように、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などの様々なものがあるが、ガラス／エポキシ銅張積層板を使用することが望ましい。
【００５５】
そして、図２Ｂに示すように、回路パターンが形成されたベース基板２００の両面にプレプレグ２０４、２０５を積層した後、プリント基板に内蔵される多層キャパシタの下部電極となる薄い箔２０６、２０７を両面に積層し、図２Ｃに示すように、回路パターンを形成する。
【００５６】
ここで、箔２０６、２０７に回路パターンを形成する手順は、前記ベース基板２００に回路パターンを形成する手順と同様である。
【００５７】
その後、図２Ｄに示すように、高容量の誘電率を有する誘電体層２１１、２２１と、前記誘電体層２１１、２２１に積層された非常に薄い箔２１２、２２２と、前記箔２１２、２２２に積層されたキャリア２１３、２２３とを備える超薄箔(Ultrathin Foil)キャリア２１０、２２０を積層する。
【００５８】
ここで、キャリア２１３、２２３は、誘電体層２１１、２２１と箔２１２、２２２とからなるＲＣＣ材料を運ぶために使用されるもので、図２Ｅに示すように、ＲＣＣ材料が下部電極を形成する箔２０６、２０７に付着すると、除去される。
【００５９】
そして、図２Ｆに示すように、箔２１２、２２２を像形成プロセスによってパターン化すると、内部電極層として機能する。キャリア（図示せず）を使用すると、複数のＲＣＣ材料（ここでは、両面にそれぞれ上側ＲＣＣ２３０と下側ＲＣＣ２４０を示している）をさらに積層して、誘電層と内部電極層が多層となるように、要求する製品仕様を満足させることができる。
【００６０】
図２Ｇは、このようにして形成された多層キャパシタを示す。内部電極層の電気的な接続のために、ビアホール２５１、２５２を加工して、内部電極層が互いに導通するようにする。
【００６１】
ここで、ビアホールを形成するプロセスは、前述したように、ＣＮＣドリルまたはレーザを使用して、予め設定された位置にビアホールを形成することが望ましい。
【００６２】
ＣＮＣドリルを用いる手法は、両面プリント基板のビアホールまたは多層プリント基板のスルーホールを形成するのに適している。
【００６３】
レーザを用いる手法は、多層プリント基板のマイクロビアホールを形成するのに適している。このようなレーザを用いる方式手法において、ＹＡＧレーザを用いて銅箔層と絶縁樹脂層を同時に加工してもよく、ビアホールが形成される部分の銅箔層をエッチングした後、二酸化炭素レーザを用いて絶縁樹脂層を加工してもよい。
【００６４】
次に、図２Ｈ〜図２Ｉに示すように、ＲＣＣ材料２６０、２７０を積層した後、最外側の箔２６２、２７２を像形成プロセスでパターン化することで、外部電極層を形成する。
【００６５】
多数のビアホール２８１、２８２を形成することで、内部電極層と外部電極層が導通するようにし、内部電極層が互いに導通すると、多層キャパシタが形成される。
【００６６】
その後、図２Ｊに示すように、ＩＣチップを実装して半導体チップパッケージを完成する。
【００６７】
以上に説明したように、本発明による多層キャパシタを内蔵したプリント基板において、キャパシタの導電層を３層以上、絶縁層を２層以上形成してもよい。
【００６８】
そして、容量を持つＲＣＣ型またはＣＣＬ型の層は、一括積層プロセスまたはビルドアッププロセスにより、多層に形成することが可能である。
【００６９】
また、多層キャパシタの絶縁層は、その厚さが小さいほど、層数を増加するほど、容量が増加する。多層キャパシタの内部導電層は、最終的に得られるプリント基板（ＰＣＢ）の厚さを小さくし、絶縁層の厚さ均一化のためには、厚さが低いほど有利である。
【００７０】
このように、内部導電層の厚さを小さくするためには、最初から厚さの小さい箔（０．５ｏｚ．／ｆｔ２≒１８μｍまたはそれ以下、３〜９μｍの箔）を使用するか、またはＲＣＣまたはＣＣＬを積層した後、最外側の厚い導電箔を除去し、無電解メッキを施してシード層を形成した後、電解メッキで導電層（５μｍ以下の厚さ）を形成するか、または表面加工されたＲＣＣまたはＣＣＬを積層した後、最外側の厚い導電箔を部分的に除去する方法などが可能である。
【００７１】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７２】
本発明は、内蔵型キャパシタが複数の導電層および複数の誘電体層を持つようにして、静電容量を増加させた多層キャパシタ内蔵型のプリント基板の製造方法に適用可能である。
【図面の簡単な説明】
【００７３】
【図１Ａ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｂ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｃ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｄ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｅ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｆ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｇ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｈ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｉ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図１Ｊ】本発明の第１実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ａ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｂ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｃ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｄ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｅ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｆ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｇ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｈ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｉ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【図２Ｊ】本発明の第２実施形態による多層キャパシタ内蔵型プリント基板の製造方法の工程図である。
【符号の説明】
【００７４】
１００ ベース基板
１０４、１０５ プレプレグ
１１０、１２０、１４０、１５０、１６０、１７０ ＲＣＣ
１３１、１３２ シード層
１３３、１３４ 電解メッキ層
２００ ベース基板
２０４、２０５ プレプレグ
２０６、２０７ 箔
２１０、２２０ 超薄箔キャリア
２３０、２４０ ＲＣＣ
【特許請求の範囲】
【請求項１】
コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣを該絶縁層に積層する第１工程と、
前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、
前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電体層と内部電極層からなる複数層を形成する第３工程と、
前記誘電体層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程と、を含むことを特徴とする多層キャパシタを内蔵したプリント基板の製造方法。
【請求項２】
前記第２工程は、
前記絶縁層に積層されたＲＣＣの上部銅箔を除去する工程と、
前記上部銅箔が除去されたＲＣＣの絶縁層上に無電解メッキを施して、シード層を形成する工程と、
前記シード層上に電解メッキを施して、内部電極層を形成する工程と、を含むことを特徴とする請求項１に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項３】
前記シード層上に形成された内部電極層の厚さは、０．１〜５μｍであることを特徴とする請求項２に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項４】
コア層を構成するベース基板に絶縁層を形成し、下部電極層を形成する第１工程と、
前記下部電極層上に、超薄箔キャリアを用いて、絶縁層と内部電極層を形成する第２工程と、
前記絶縁層と前記内部電極層が形成されたプリント基板にビアホールを加工して、内部電極層間を導通させる第３工程と、
前記第２工程と第３工程を繰り返すことで、複数の絶縁層および内部電極層を形成して、多層キャパシタを形成する第４工程と、を含むことを特徴とする多層キャパシタを内蔵したプリント基板の製造方法。
【請求項５】
前記第１工程は、
コア層を構成するベース基板にプレプレグを積層し、絶縁層を形成する工程と、
前記絶縁層上に箔を積層した後、像形成プロセスを用いて下部電極層を形成する工程と、を含むことを特徴とする請求項４に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項６】
前記第２工程は、
前記下部電極層上に、超薄箔キャリアを用いて、絶縁層に薄膜が積層されたＲＣＣを積層する工程と、
前記超薄箔キャリアからキャリアを除去して、前記ＲＣＣの薄膜を露出させる工程と、
前記薄膜に、像形成プロセスを用いて内部電極層を形成する工程と、を含むことを特徴とする請求項４に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項１】
コア層を構成するベース基板に絶縁層を形成し、一面に下部電極層が形成されたＲＣＣを該絶縁層に積層する第１工程と、
前記ＲＣＣの上部銅箔を除去した後、内部電極層を形成する第２工程と、
前記第１工程のＲＣＣ積層から前記第２工程を数回繰り返して、誘電体層と内部電極層からなる複数層を形成する第３工程と、
前記誘電体層と前記内部電極層が複数層形成されたプリント基板に複数のビアホールを形成し、ビアホールの内壁をメッキして内部電極層間を導通させて多層キャパシタを完成する第４工程と、を含むことを特徴とする多層キャパシタを内蔵したプリント基板の製造方法。
【請求項２】
前記第２工程は、
前記絶縁層に積層されたＲＣＣの上部銅箔を除去する工程と、
前記上部銅箔が除去されたＲＣＣの絶縁層上に無電解メッキを施して、シード層を形成する工程と、
前記シード層上に電解メッキを施して、内部電極層を形成する工程と、を含むことを特徴とする請求項１に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項３】
前記シード層上に形成された内部電極層の厚さは、０．１〜５μｍであることを特徴とする請求項２に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項４】
コア層を構成するベース基板に絶縁層を形成し、下部電極層を形成する第１工程と、
前記下部電極層上に、超薄箔キャリアを用いて、絶縁層と内部電極層を形成する第２工程と、
前記絶縁層と前記内部電極層が形成されたプリント基板にビアホールを加工して、内部電極層間を導通させる第３工程と、
前記第２工程と第３工程を繰り返すことで、複数の絶縁層および内部電極層を形成して、多層キャパシタを形成する第４工程と、を含むことを特徴とする多層キャパシタを内蔵したプリント基板の製造方法。
【請求項５】
前記第１工程は、
コア層を構成するベース基板にプレプレグを積層し、絶縁層を形成する工程と、
前記絶縁層上に箔を積層した後、像形成プロセスを用いて下部電極層を形成する工程と、を含むことを特徴とする請求項４に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【請求項６】
前記第２工程は、
前記下部電極層上に、超薄箔キャリアを用いて、絶縁層に薄膜が積層されたＲＣＣを積層する工程と、
前記超薄箔キャリアからキャリアを除去して、前記ＲＣＣの薄膜を露出させる工程と、
前記薄膜に、像形成プロセスを用いて内部電極層を形成する工程と、を含むことを特徴とする請求項４に記載の多層キャパシタを内蔵したプリント基板の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【公開番号】特開２００６−２５３６５６（Ｐ２００６−２５３６５６Ａ）
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願番号】特願２００６−１７８３２（Ｐ２００６−１７８３２）
【出願日】平成１８年１月２６日（２００６．１．２６）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願日】平成１８年１月２６日（２００６．１．２６）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]