【課題】工程数を増やすことなく特性バラツキを抑えた炭化珪素半導体装置を製造することが困難であるという問題があった。
【解決手段】本発明にかかる炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板であるＮ型ＳｉＣ基板１およびＮ型ＳｉＣエピタキシャル層２と、Ｎ型ＳｉＣエピタキシャル層２の表面に間欠的に形成された複数の凹み部１０と、複数の凹み部１０の各底面においてＮ型ＳｉＣエピタキシャル層２に形成された、第２導電型の半導体層であるＰ型領域５と、Ｎ型ＳｉＣエピタキシャル層２の表面上に選択的に形成されたショットキー電極６とを備え、複数の凹み部１０の深さは、すべて等しい。 （もっと読む）

本発明は、基板（１）と、少なくとも１つの極薄金属膜（３）と接触する導電膜（２）からなる層状構造部と、を備え、２つの膜（２，３）が異なる材料からなり、前記導電膜（２）がＣｕ、Ａｕ、Ａｇ、Ａｌから選択され、前記極薄金属膜（３）がＮｉ、Ｃｒ、Ｔｉ、Ｐｔ、Ａｇ、Ａｕ、Ａｌおよびこれらの混合物から選択される電極に関する。電極は、光電子デバイスに特に有益であり、良好な導電率、透過率および安定性を示す。
（もっと読む）

本発明は、有機デバイスの製造方法に関し、下記のステップを含む。（ｉ）電気コンタクト構造（４）および絶縁部（３）を備えた表面を有する基板（１）を用意するステップ。（ｉｉ）第１仮保護層（９）を、前記電気コンタクト構造（４）の幾つかまたは全ての上に設けるステップ。（ｉｉｉ）第１表面改質層（６）を絶縁部（３）の上に設けること、及び／又は、第３表面改質層（１０）を、ステップ（ｉｉ）で保護されていない前記電気コンタクト構造（４）の上に設けるステップ。（ｉｖ）第１仮保護層（９）を除去するステップ。（ｖ）第２表面改質層（５）を、ステップ（ｉｉ）で保護された電気コンタクト構造の上に設けるステップ。（ｖｉ）前記第１表面改質層（６）を、ステップ（ｉｉｉ）で設けていなければ、絶縁部（３）の上に設けるステップ。（ｖｉｉ）有機半導体層（７）を、前記第１表面改質層（６）の少なくとも一部の上に、および前記第２表面改質層（５）の上に、そして、もし存在すれば、前記第３表面改質層（１０）の上に設けて、これにより前記有機デバイスを得るステップ。
（もっと読む）

半導体素子（例えば、フリップチップ）は、介在層によってドレインコンタクトから分離されたサブストレートを含む。前記介在層を通じて延びる前記素子の動作時において、トレンチ状のフィードスルー要素を用いて、前記ドレインコンタクトおよび前記サブストレートを電気的に接続する。 （もっと読む）

集積回路に使用する銅線のための集積回路用相互接続構造およびこれを作る方法が提供される。Ｍｎ、Ｃｒ、またはＶ含有層が、線からの銅の拡散に対しバリアを形成し、それにより、絶縁体の早期絶縁破壊を防ぎ、銅によるトランジスタの劣化を保護する。また、Ｍｎ、Ｃｒ、またはＶ含有層は、銅と絶縁体の間の強い接着を促進し、その結果、製造と使用中のデバイスの機械的健全性を保ち、さらに、デバイスの使用中の銅のエレクトロマイグレーションによる故障を防ぎ、また、環境からの酸素または水による銅の腐食を防ぐ。このような集積回路の形成に関しては、本発明の特定の実施形態により、Ｍｎ、Ｃｒ、Ｖ、またはＣｏを銅表面上に選択的に堆積させ、一方で、絶縁体表面上のＭｎ、Ｃｒ、Ｖ、またはＣｏの堆積を減らす、または防ぎさえもする方法が提供される。また、Ｍｎ、Ｃｒ、またはＶ含有前駆物質およびヨウ素または臭素含有前駆物質を使った銅の触媒堆積も提供される。 （もっと読む）

スプリットゲート半導体素子は、第１の電極領域及び第２の電極領域を有するトレンチゲートを含む。前記第１の電極領域及び前記第２の電極領域は、ゲート酸化物層及び隣接誘電層によって相互に分離される。前記ゲート酸化物層と前記誘電層との間の境界は曲線状となっており、これにより、前記ゲート酸化物層が前記トレンチの側壁と出合う場所である鋭角部が回避される。 （もっと読む）

【解決手段】走査型電子顕微鏡を用いて倍率１０００倍で観察して得られた組織画像の中から任意に２０μｍ×２０μｍの領域を３０個選択し、波長分散型電子線マイクロアナライザーにて各領域におけるＩｎおよびＳｎの質量組成（質量％）を分析し、Ｓｎ／（Ｉｎ＋Ｓｎ）比を求め、この比から換算して得られた３０個のＳｎＯ₂組成の平均である平均
組成ｘと、前記３０個のＳｎＯ₂組成の標準偏差σとが、２≦ｘ／σ≦６の関係を満足す
ることを特徴とするＩＴＯスパッタリングターゲット。
【効果】本発明のＩＴＯスパッタリングターゲットは、圧縮強さが大きく、高パワーを負荷してスパッタリングを行っても割れが発生することが少なく、アーキングおよびノジュールの発生も抑制することができる。 （もっと読む）

【課題】Ｒｕバリア上にダイレクトにめっきするプロセスにおいて、ボイドフリーの埋め込みを実現する半導体装置の製造方法を提供する。
【解決手段】半導体装置１００の製造方法は、半導体基板上の絶縁膜１０１に凹部１０２を形成する工程（ａ）と、凹部１０２の側壁及び底部を覆うようにバリアメタル膜１０３を形成する工程（ｂ）と、第１の電界めっき処理により、バリアメタル膜１０３の表面に沿ってコンフォーマルな第１の導電膜１０４を形成する工程（ｃ）と、工程（ｃ）の後、第２の電界めっき処理により、凹部内に第２の導電膜１０５を形成する工程（ｄ）とを有する （もっと読む）

【課題】ＭＭＩＣのＳＰＤＴスイッチなど、半導体デバイスとして用いるのに適したＭＯＳ−ＰＨＥＭＴの構造及びその製造方法を開示する。
【解決手段】ＭＯＳ−ＰＨＥＭＴ構造は、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｌａ_２Ｏ_３及びＺｒＯ_２からなる群から選ばれる材料からなるゲート誘電体層107を有することを特徴とし、これにより、このＭＯＳ−ＰＨＥＭＴの構造を含む、高周波スイッチデバイスなどの半導体構造が、直流電流の損失及び挿入損失の低下を防ぎ、隔絶性を向上させることができる。 （もっと読む）

【課題】ｎ型ＳｉＣ領域とｐ型ＳｉＣ領域との両方と接触可能であり、かつ酸化による接触抵抗の増加を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、炭化珪素からなるｎ⁻ＳｉＣ層１２を準備する工程と、ｎ⁻ＳｉＣ層１２の主表面上にソースコンタクト電極１６を形成する工程とを備えるＭＯＳＦＥＴ１の製造方法である。ソースコンタクト電極１６を形成する工程は、ソースコンタクト電極１６となるべき導電体層をｎ⁻ＳｉＣ層１２の主表面上に形成する工程と、導電体層をソースコンタクト電極１６とするため熱処理する工程とを含む。熱処理する工程の後、ソースコンタクト電極１６の表面を酸素含有雰囲気に曝露するときのソースコンタクト電極１６の温度を１００℃以下にする。ソースコンタクト電極１６を形成する工程の後、表面電極パッド２７を形成する工程の前に、上記ソースコンタクト電極１６の一方の主面上に形成された高抵抗層を除去する工程を含むことがより好ましい。 （もっと読む）