【課題】下地の性能を犠牲にすることなく、リフトオフ層が下地から剥離することを防止できるパターン形成方法、及び半導体装置の製造方法を提供すること。
【解決手段】本発明にかかるパターン形成方法は、基板上にカバー絶縁膜２２を形成し、第１のレジストパターン１０４をマスクとして、金属膜パターン形成領域を取り囲むようカバー絶縁膜２２に凹部１０３を形成する工程と、凹部１０３内に入り込むよう、カバー絶縁膜２２上にリフトオフ層となる第２のレジストパターン２５を形成する工程と、第２のレジストパターン２５をマスクとして、金属膜パターン形成領域のカバー絶縁膜２２に開口部を形成する工程と、第２のレジストパターン２５の上から基板表面に金属膜を成膜し、第２のレジストパターン２５とともに第２のレジストパターン２５上の金属膜を除去して金属膜パターンを形成する工程とを備えるものである。 （もっと読む）

【課題】１枚の基板から得られる複数の半導体発光素子の構造のばらつきを抑制することのできる半導体発光素子の製造方法および半導体積層基板を提供する。
【解決手段】サファイアウエハＷＡの一方の面に、逐次露光方式を用いて凸部および平面を有する凸部形成領域ＳＡと、位置決め用のマークＭを有するマーク形成領域ＭＡとを形成する。その後、サファイアウエハＷＡの一方の面にＩＩＩ族窒化物半導体層を積層した半導体積層基板を作成し、マークＭの形成位置の読み取り結果に基づいて、逐次露光方式を用いて複数の半導体発光素子に対応した電極構造を形成する。 （もっと読む）

【課題】配線抵抗に伴う電圧降下や信号遅延によるトランジスタへの信号の書き込み不良を防止した半導体装置を提供することを課題の一つとする。例えば、表示装置の画素に設けたトランジスタへの書き込み不良が引き起こす階調不良などを防止し、表示品質の高い表示装置を提供することを課題の一つとする。
【解決手段】配線抵抗が低い銅を含む配線に、バンドギャップが広く、且つキャリア濃度が低い高純度化された酸化物半導体を接続してトランジスタを作製すればよい。バンドギャップが広い酸化物半導体を用いて、トランジスタのオフ電流を低減するだけでなく、キャリア濃度が低い高純度化された酸化物半導体を用いて正のしきい値電圧を有し、所謂ノーマリーオフ特性のトランジスタとして、オフ電流とオン電流の比を大きくできる。 （もっと読む）

【課題】信頼性の高い半導体装置を提供し得る半導体装置の製造方法を提供することにある。
【解決手段】第２の応力膜４４に対する第２の絶縁膜４８の選択比が第１の値である第１の条件でエッチングを行うことにより、第１のコンタクトホール６０ｅを少なくとも第２の応力膜の途中まで開口し、第２のコンタクトホールを少なくとも第２の絶縁膜の途中まで開口するエッチング工程と、第２の応力膜に対する第２の絶縁膜の選択比が第１の値より大きい第２の値である第２の条件でエッチングを行うことにより、第１のコンタクトホールにより第２の応力膜４４を貫き、第２のコンタクトホールにより第２の絶縁膜及び第１の絶縁膜４０を貫くエッチング工程と、更なるエッチングを行い、第１のコンタクトホールをゲート配線２０まで到達させ、第２のコンタクトホールをトランジスタのソース／ドレインまで到達させる第３のエッチング工程とを有している。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ると共に、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】ｐ⁺型ゲート領域２をＳｉＣ基板１の内部に埋め込んだ構造とする。これにより、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ることが可能となる。また、ｐ⁺型ゲート領域２がｎ^-型チャネル層３に直接接触させられる構造であるため、ｐ⁺型ゲート領域２から広がる空乏層によって容易にｎ^-型チャネル層３をピンチオフさせることができ、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制できる。 （もっと読む）

【課題】不純物高濃度層２と不純物低濃度層４が積層されており、不純物低濃度層４内に欠陥６ａ，６ｂ等が形成されている半導体基板５から、リーク電流が流れにくいショットキーダイオード１５を製造する。
【解決手段】 不純物低濃度層４に欠陥６ａ，６ｂが存在する部位にのみ、絶縁層８ａ，８ｂを形成し、その上にショットキー電極１２を形成する。欠陥６ａ，６ｂを除去しないことから簡単な製造工程を採用できる。絶縁層８ａ，８ｂで絶縁することから、欠陥６ａ，６ｂがあってもリーク電流が流れない。特性のすぐれたショットキーダイオード１５を安価に製造することが可能となる。 （もっと読む）

【課題】 コンタクト構造体を有する半導体素子の製造方法を提供する。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。 （もっと読む）

【課題】真空容器内にて反応ガスによりチタンナイトライド膜を形成するにあたり、当該チタンナイトライド膜を速やかに成膜すると共に、表面形状が平滑なチタンナイトライド膜を得ること。
【解決手段】チタンナイトライド膜の成膜処理を行う時に、回転テーブル２と各ガスノズル３１、３２、４１、４２とを１００ｒｐｍ以上で相対的に回転させることによって、反応ガスの供給サイクル（反応生成物の成膜サイクル）を高速で行うことができるので、薄膜を速やかに形成することができ、またサイクル間の時間が極めて短いので、基板の表面に生成した反応生成物の結晶化による粒子径の粗大化が進行する前に次の反応生成物の層を上層側に積層して平滑な表面を得ることができる。 （もっと読む）

【課題】開孔径が均一で開孔径の制御が容易な、微細化に適した開孔パターンを有するマスクを製造する。
【解決手段】第１及び第２のマスク層内に開孔を設ける。この後、第１のマスク層内の開孔の径よりも第２のマスク層内の開孔の径を、Ｘの量だけ大きくする。この後、第２のマスク層内の開孔内にマスク材料を形成することによって第２のマスク層内の開孔内に、Ｘの径の空洞部を形成する。この空洞部を開孔として有する第２のマスク層及びマスク材料を、マスクとして形成する。 （もっと読む）

【課題】Ｃｕのセルフイオンスパッタ法を適用する場合において、プラズマ状態を安定させて長時間にわたって自己維持放電を持続させることを可能にしたＣｕスパッタリングターゲットが求められている。
【解決手段】高純度Ｃｕからなるスパッタリングターゲットを用い、Ｃｕのセルフイオンスパッタ法によりＣｕ膜を製造するＣｕ膜の製造方法であって、前記高純度ＣｕはＡｇおよびＡｕから選ばれる少なくとも１種の元素を含有し、かつ前記ＡｇおよびＡｕの合計含有量が０．００５〜５００ｐｐｍの範囲であり、前記ＡｇおよびＡｕから選ばれる少なくとも１種の元素の含有量のバラツキがターゲット全体として±３０％以内である。 （もっと読む）