【課題】短チャネル効果の発生を抑制できる半導体装置及びその製造方法の提供。
【解決手段】本発明の半導体装置は、半導体基板１の活性領域上にゲート絶縁膜５ａを介して形成されたゲート電極１０５と、ゲート電極１０５側面を覆う第１絶縁膜サイドウォール５ｂと、ゲート電極１０５を挟んで形成されたソース領域１０８Ｓ及びドレイン領域１０８Ｄにおいて、側面が第１絶縁膜サイドウォール５ｂに接して半導体基板１上面に形成されたシリコン層１０９と、第１絶縁膜サイドウォール５ｂを介してゲート電極１０５側面と対向し、底面がシリコン層１０９上面に接して形成された第２絶縁膜サイドウォール５ｄと、シリコン層１０９内下層部に設けられたＬＤＤ不純物層１０９ａと、シリコン層１０９内上層部に設けられた高濃度不純物層１０９ｂと、ＬＤＤ不純物層１０９ａの下方、半導体基板１の表面側に形成されたポケット不純物層１０８ａとを具備する。 （もっと読む）

【課題】シリコン層表面の溶解を防止しつつ、エピタキシャル成長により形成された凝集性異物を除去する。清浄な表面を有し、膜厚が均一なシリコン層を形成する。
【解決手段】シリコン基板上にエピタキシャル成長によりシリコン層を形成した後に、シリコン層の表面を酸化する。このシリコン層の表面を洗浄して、エピタキシャル成長時にシリコン層の表面に発生した異物を除去する。 （もっと読む）

【課題】複数の絶縁膜及び電極膜が交互に積層された信頼性が高い不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置において、メモリアレイ領域にメモリ積層体を設け、周辺回路領域にダミー積層体を設け、ダミー積層体にダミーホール３１ａ，３１ｂを形成し、その内部に絶縁部材を埋め込む。そして、絶縁部材内に複数本のコンタクト３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅを形成する。コンタクト３５ａ，３５ｂはＭＯＳＦＥＴ４０のソース層３６に、コンタクト３５ｃ，３５ｄはドレイン層３７に、コンタクト３５ｅはゲート電極３８に接続される。そして、１つのダミーホール内に配置された複数本のコンタクトは、同じ電位が印加されるコンタクトとするか、ダミーホールの長手方向に延びる中心線４１ａ，４１ｃ、４１ｄ、４１ｆ、４１ｈ、４１ｊ、４１ｋ、４１ｌから外れた位置に配置する。 （もっと読む）

【課題】電界効果トランジスタの電気抵抗の小さい金属ゲート構造を提供する。
【解決手段】本発明は、集積回路製造に関するものであって、特に、低抵抗の金属ゲート電極を有する電界効果トランジスタに関するものである。電界効果トランジスタのゲート電極の例は、凹部３２６ａを有し、かつ、第一抵抗を有する第一金属材料からなる下側部分３２６と、突起３２８ａを有し、かつ、第二抵抗を有する第二金属材料からなる上側部分３２８とからなり、突起が凹部に延伸し、第二抵抗は第一抵抗より小さい材料で形成される。 （もっと読む）

【課題】バリアメタル層を省略して透明画素電極と直接接続させた場合に、更に低コンタクト抵抗を確保することができる表示装置用Ａｌ合金膜を提供する。
【解決手段】本発明のＡｌ合金膜は、表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、Ｎｉ：０．２〜１．０原子％、Ｃｕ：０．２〜０．８原子％およびＴｉを０．０５〜０．５原子％含有するものであるところに特徴を有する。 （もっと読む）

【課題】シリコンを含有する半導体領域及びゲルマニウムを含有する半導体領域を含む基板から、ニッケルシリサイド及びニッケルジャーマナイドの共集積化を行うに際し、金属系材料の間で短絡の危険なしに、実装が単純かつ容易な金属系材料の形成方法を提供する。
【解決手段】第１半導体材料から作られた領域と、誘電体材料から作られたパターンによって分離されたゲルマニウムを含む第２半導体材料から作られた領域と、を含む基板を準備し、金属層を堆積し（Ｆ２）、第１熱処理（Ｆ３）を行うことを含む。金属層は、第１半導体材料と、ゲルマニウムを含む第２半導体材料と、反応して、それぞれ、第１金属系材料と、ゲルマニウムを含有する第２金属系材料と、を形成する。第１熱処理（Ｆ３）は、０．０１％〜５％の酸素量を含む雰囲気中で行われる。 （もっと読む）

【課題】ノーマリオフ動作を可能にし、かつしきい値電圧を自由に制御出来るＧａＮ系ＭＯＳＦＥＴを提供する。
【解決手段】ｐ−ＧａＮからなる電子走行層１３とゲート電極１８との間にゲート絶縁膜１５が形成されたＧａＮ系ＭＯＳＦＥＴ１０である。ゲート電極１８は、ＡｌＧａＩｎＰ混晶からなる。ゲート電極１８は、ｐ型ＡｌＧａＩｎＰ混晶からなる第１のゲート層１９と、この上に形成されたｐ型ＧａＡｓからなる第２のゲート層２０と、この上に形成された金属層（ＡｕＧｅ／Ａｕ電極）２１とを有する。ＡｌＧａＩｎＰ混晶の混晶比を変化させることにより、しきい値電圧を制御することが出来る。 （もっと読む）

【課題】異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置を、簡易且つ工程数が少なく得られる半導体装置の製造方法を提供すこと。
【解決手段】第２バイポーラトランジスタ２０のエミッタ領域２５又はその周囲上であって、当該エミッタ領域２５におけるコンタクト領域２５Ａの周辺上にダミー層５２を形成することで、その後、層間絶縁層５３の厚みを厚層化することができるため、第２バイポーラトランジスタ２０のエミッタ領域２５では第１バイポーラトランジスタ１０のエミッタ領域１５に比べコンタクト深さを浅くしてコンタクトホール５４が形成される。これにより、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更できる。ダミー層５２の形成は第２バイポーラトランジスタ２０のベース領域２６、コレクタ領域２７であってもよい。 （もっと読む）

【課題】Ｃｕのセルフイオンスパッタ法を適用する場合において、プラズマ状態を安定させて長時間にわたって自己維持放電を持続させることを可能にしたＣｕスパッタリングターゲットが求められている。
【解決手段】高純度Ｃｕからなるスパッタリングターゲットを用い、Ｃｕのセルフイオンスパッタ法によりＣｕ膜を製造するＣｕ膜の製造方法であって、前記高純度ＣｕはＡｇおよびＡｕから選ばれる少なくとも１種の元素を含有し、かつ前記ＡｇおよびＡｕの合計含有量が０．００５〜５００ｐｐｍの範囲であり、前記ＡｇおよびＡｕから選ばれる少なくとも１種の元素の含有量のバラツキがターゲット全体として±３０％以内である。 （もっと読む）

【課題】オーミック電極とオーミックリセス部とのコンタクト抵抗を低減した窒化物半導体素子および窒化物半導体素子の製造方法を提供する。
【解決手段】窒化物半導体素子４００は、基板４０１上に形成された第１の窒化物半導体層４０２と、第１の窒化物半導体層４０２上に形成され、第１の窒化物半導体層４０２と比べてバンドギャップが大きい第２の窒化物半導体層４０３と、少なくとも第２の窒化物半導体層４０３に形成されたオーミックリセス部４０５と、オーミックリセス部４０５に接触して設けられたオーミック電極４０７とを備え、オーミックリセス部４０５は、オーミック電極４０７と接触する面の少なくとも一部に凹凸構造を有する。 （もっと読む）