【課題】配線抵抗に伴う電圧降下や信号遅延によるトランジスタへの信号の書き込み不良を防止した半導体装置を提供することを課題の一つとする。例えば、表示装置の画素に設けたトランジスタへの書き込み不良が引き起こす階調不良などを防止し、表示品質の高い表示装置を提供することを課題の一つとする。
【解決手段】配線抵抗が低い銅を含む配線に、バンドギャップが広く、且つキャリア濃度が低い高純度化された酸化物半導体を接続してトランジスタを作製すればよい。バンドギャップが広い酸化物半導体を用いて、トランジスタのオフ電流を低減するだけでなく、キャリア濃度が低い高純度化された酸化物半導体を用いて正のしきい値電圧を有し、所謂ノーマリーオフ特性のトランジスタとして、オフ電流とオン電流の比を大きくできる。

【発明の詳細な説明】
【技術分野】
【０００１】
半導体素子を用いた半導体装置、及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、トランジスタ等の半導体素子、半導体素子を用いた半導体回路、電気光学装置、および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体材料として酸化物半導体を用いてトランジスタを作製し、該トランジスタを半導体回路、ＩＣ、電気光学装置、および電子機器等に応用する技術が注目されている。
【０００４】
例えば、絶縁表面を有する基板上に酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を含む半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）を作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００５】
従来のトランジスタとしては、主にアモルファスシリコン、または多結晶シリコンなどを半導体材料に用いて作製される。アモルファスシリコンを用いたＴＦＴは、電界効果移動度が低いもののガラス基板等の作製基板の大面積化に対応することが比較的容易であり、一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要なため、ガラス基板等の作製基板の大面積化には必ずしも適応しないといった特性を有している。
【０００６】
これに対し、酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたＴＦＴは、アモルファスシリコンを用いたＴＦＴよりも高い電界効果移動度が得られている。また、酸化物半導体膜はスパッタリング法などによって膜形成が可能であり、多結晶シリコンを用いたＴＦＴよりも製造工程が簡単であり、作製基板の大型化に対応し易い。
【０００７】
このようにガラス基板やプラスチック基板などに高性能のトランジスタを形成できる酸化物半導体は、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともいう）または電子ペーパーなどの表示装置への応用が期待されている。
【０００８】
特に、液晶表示装置に代表されるアクティブマトリクス型半導体装置においては、画面サイズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０といった、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。
【０００９】
表示装置の大型化と高精細化に伴い必要とされる画素数が著しく増加している。その結果、一画素当たりの書き込み時間が短くなり、画素に配置されるトランジスタには動作特性の速さと大きなオン電流等が求められている。一方で近年のエネルギーの枯渇問題もあって、消費電力を抑制した表示装置が求められ、オフ電流が低く無駄な漏れ電流が抑制されたトランジスタが求められている。
【００１０】
このように、オン電流とオフ電流の比が大きいトランジスタが望まれている。酸化物半導体を用いたトランジスタにおいても、オン電流とオフ電流の比を１０^３程度に高めたトランジスタに関する技術が特許文献３に開示されている。
【００１１】
また、画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。配線抵抗の増大は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などを引き起こし、結果として、表示ムラや階調不良などの表示品質の低下や、消費電力の増加を招いてしまう。
【００１２】
その結果、配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が検討されている。（例えば、特許文献４及び特許文献５参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７―１３４４９６号公報
【特許文献４】特開２００４―１３３４２２号公報
【特許文献５】特開２００４―１６３９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
大型の表示装置のように遅延抵抗を問題とする半導体装置においては、配線抵抗の低減が望まれ、例えば銅配線を用いる方法が検討されている。しかしながら、作製基板の大面積化に対応し易く、高い電界効果移動度を有する酸化物半導体と、配線抵抗が低い銅配線を接続したトランジスタのオン電流とオフ電流の比が１０^３程度にすぎず、充分でないという問題があった。
【００１５】
また、長期間の使用に伴いトランジスタの内部に外部から不純物が侵入し、閾値などトランジスタ特性が変化してしまう問題があった。
【００１６】
本発明の一態様は、配線抵抗に伴う電圧降下や信号遅延によって生じる、トランジスタへの信号の書き込み不良を防止した半導体装置を提供することを課題の一つとする。例えば、表示装置の画素に設けたトランジスタへの書き込み不良が引き起こす階調不良などを防止し、表示品質の高い表示装置を提供することを課題の一つとする。
【００１７】
また、本発明の一態様は、半導体装置の高速動作を実現することを課題の一つとする。
【００１８】
また、本発明の一態様は、半導体装置の省電力化を実現することを課題の一つとする。
【００１９】
また、本発明の一態様は、安定して動作するトランジスタ及びそれを用いた半導体装置を提供することを課題の一つとする。
【００２０】
また、本発明の一態様は、生産性に優れた半導体装置を実現することを課題の一つとする。
【００２１】
また、本発明の一態様は、信頼性に優れた半導体装置を実現することを課題の一つとする。
【課題を解決するための手段】
【００２２】
配線抵抗が低い銅を含む配線に、バンドギャップが広く、且つキャリア濃度が低い高純度化された酸化物半導体を接続してトランジスタを作製すればよい。バンドギャップが広い酸化物半導体を用いて、トランジスタのオフ電流を低減するだけでなく、キャリア濃度が低い高純度化された酸化物半導体を用いることにより、正のしきい値電圧を有し、所謂ノーマリーオフ特性のトランジスタとして、オフ電流とオン電流の比を大きくすればよい。
【００２３】
上記課題を解決するために、本発明はソース配線、及びゲート配線、並びにソース電極、及びドレイン電極に電気伝導率が高い銅を主成分として含む導電膜を用い、当該導電膜と高純度化されキャリア濃度が抑制された酸化物半導体層とを接続する。また、酸化物半導体を用いたトランジスタを絶縁膜で囲んで封止すればよい。
【００２４】
すなわち、本発明の一態様は、基板上に窒化珪素を含む絶縁性の下地膜と、下地膜上に第１の導電層からなるゲート電極と、ゲート電極上に窒化珪素を含む第１の絶縁層と、第１の絶縁層上に高純度化された酸化物半導体層と、ゲート電極上に端部を重畳し、高純度化された酸化物半導体層に接する第２の導電層からなるソース電極及びドレイン電極を有し、第２の導電層と高純度化された酸化物半導体層上に窒化珪素を含む第２の絶縁層を有し、第１の導電層で形成されるゲート配線と、第２の導電層で形成されるソース配線を有し、第１の導電層、及び第２の導電層が銅を主成分とする導電層を含み、高純度化された酸化物半導体層のキャリア濃度が、１×１０^１２ｃｍ^−３未満である半導体装置である。
【００２５】
また、本発明の一態様は、第２の導電層の銅を主成分とする導電層が、導電性の金属窒化物を介して高純度化された酸化物半導体層と接続する上記半導体装置である。
【００２６】
また、本発明の一態様は、第１の導電層で形成されるゲート配線と、第２の導電層で形成されるソース配線が、高純度化された酸化物半導体層を間に挟んで交差する上記半導体装置である。
【００２７】
また、本発明の一態様は、下地膜と第１の絶縁層が第１の導電層の周囲を囲んで接し、第１の絶縁層と第２の絶縁層が酸化物半導体層と第２の導電層の周囲を囲んで接する上記半導体装置である。また、第１の絶縁層と第２の絶縁層は同じ材料を含んでいても良い。
【００２８】
また、本発明の一態様は、基板上に窒化珪素を含む絶縁性の下地膜を形成し、下地膜上に第１の導電層からなるゲート電極、及びゲート配線を形成し、第１の導電層上に窒化珪素を含む第１の絶縁層を形成し、第１の絶縁層上に酸化物半導体層を形成し、窒素中で酸化物半導体層を設けた基板の温度を３５０℃以上７００℃以下に加熱した後、酸素を含む乾燥気体中で冷却し、ゲート電極上に端部を重畳し、酸化物半導体層に電気的に接続する第２の導電層からなるソース電極及びドレイン電極、並びに第１の絶縁層上にソース配線を形成し、第２の導電層と酸化物半導体層上に窒化珪素を含む第２の絶縁層を形成する半導体装置の作製方法である。
【００２９】
また、本発明の一態様は、酸化物半導体層を設けた基板を窒素中で加熱し、該基板の温度を３５０℃以上７００℃以下にした後に冷却し、該基板を、酸素を含む乾燥気体中で加熱し、基板の温度を３５０℃以上７００℃以下にした後に冷却する上記半導体装置の作製方法である。
【００３０】
また、本発明の一態様は、酸化物半導体層を設けた前記基板を窒素中で加熱し、該基板の温度を３５０℃以上７００℃以下にし、該基板の温度を保ちつつ酸素を含む乾燥気体中で加熱し、酸素を含む乾燥気体中で冷却する上記半導体装置の作製方法である。
【００３１】
なお、本明細書において、ゲートとは、ゲート電極及びゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における走査線もゲート配線に含まれる。
【００３２】
またソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続される場合にはソース配線に信号線も含まれる。
【００３３】
またドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電極に電気的に接続される場合にはドレイン配線に信号線も含まれる。
【００３４】
また、本書類（明細書、特許請求の範囲または図面）において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲または図面）においては、ソース及びドレインのいずれかから任意に選択した一方をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの他方と表記する。
【００３５】
なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３６】
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
【発明の効果】
【００３７】
本発明によれば、オン電流とオフ電流の比が大きく、配線抵抗が低減された半導体装置を提供できる。
【００３８】
また、長期間の使用に伴う外部から浸入する不純物によるトランジスタ特性の変化が生じ難い半導体装置を提供できる。
【００３９】
また、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不良などを防止し、より表示品質の良い表示装置を代表とする半導体装置を提供できる。
【００４０】
また、高速に動作する半導体装置の提供できる。
【００４１】
また、省電力化された半導体装置を提供できる。
【００４２】
また、安定して動作するトランジスタ及びそれを用いた半導体装置を提供できる。
【００４３】
また、生産性に優れた半導体装置を提供できる。
【００４４】
また、信頼性に優れた半導体装置を提供できる。
【図面の簡単な説明】
【００４５】
【図１】実施の形態に係わる半導体装置を説明する図。
【図２】酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図
【図３】図２のＡ−Ａ’断面におけるエネルギーバンド図（模式図）
【図４】（Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が与えられた状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が与えられた状態示す図
【図５】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図
【図６】シリコン（Ｓｉ）において、ホットキャリア注入に要するエネルギーを示す図
【図７】Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）において、ホットキャリア注入に要するエネルギーを示す図
【図８】炭化シリコン（４Ｈ−ＳｉＣ）において、ホットキャリア注入に要するエネルギーを示す図
【図９】短チャネル効果に関するデバイスシミュレーションの結果を示す図
【図１０】短チャネル効果に関するデバイスシミュレーションの結果を示す図
【図１１】Ｃ−Ｖ特性を示す図
【図１２】Ｖｇと（１／Ｃ）^２との関係を示す図
【図１３】実施の形態に係わる半導体装置の作製方法を説明する図。
【図１４】実施の形態に係わる加熱過程を説明する図。
【図１５】実施の形態に係わる半導体装置を説明する図。
【図１６】実施の形態に係わるインバータ回路を説明する図。
【図１７】表示装置のブロック図を説明する図。
【図１８】信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。
【図１９】シフトレジスタの構成を示す回路図。
【図２０】シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。
【図２１】実施の形態に係わる半導体装置を説明する図。
【図２２】実施の形態に係わる半導体装置を説明する図。
【図２３】実施の形態に係わる半導体装置の画素等価回路を説明する図。
【図２４】実施の形態に係わる半導体装置を説明する図。
【図２５】実施の形態に係わる半導体装置を説明する図。
【図２６】実施の形態に係わる半導体装置を説明する図。
【図２７】電子ペーパーの使用形態の例を説明する図。
【図２８】電子書籍の一例を示す外観図。
【図２９】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図３０】遊技機の例を示す外観図。
【図３１】携帯電話機の一例を示す外観図。
【図３２】実施の形態に係わる半導体装置を説明する図。
【図３３】実施の形態に係わる半導体装置を説明する図。
【図３４】実施の形態に係わる半導体装置を説明する図。
【図３５】実施の形態に係わる半導体装置を説明する図。
【図３６】実施の形態に係わる半導体装置を説明する図。
【図３７】実施の形態に係わる半導体装置を説明する図。
【図３８】実施の形態に係わる半導体装置を説明する図。
【図３９】実施の形態に係わる半導体装置を説明する図。
【図４０】実施の形態に係わる半導体装置を説明する図。
【発明を実施するための形態】
【００４６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００４７】
（実施の形態１）
本実施の形態では、半導体装置の一形態として表示装置の回路付き基板の一形態を、図１を用いて説明する。
【００４８】
表示装置に設ける画素の構成を図１に示す。図１（Ａ）は、画素の平面構成を示す上面図であり、図１（Ｂ）は画素の積層構成を示す断面図である。なお、図１（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２の鎖線は、図１（Ｂ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２にそれぞれ相当する。
【００４９】
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５１の積層構造を示している。トランジスタ１５１はボトムゲート構造の一態様である。
【００５０】
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
【００５１】
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
【００５２】
トランジスタ１５１は、基板１００上に下地膜１０１と、下地膜１０１上に第１の導電層で形成されるゲート電極１１１ａを有し、ゲート電極１１１ａ上に第１の絶縁層１０２を有する。また、ゲート電極１１１ａ上の第１の絶縁層１０２に接してチャネル形成領域を含む酸化物半導体層１１３ａを有する。また、第２の導電層で形成され、ゲート電極１１１ａ上に端部を重畳し、酸化物半導体層１１３ａに接する第１の電極１１５ａと第２の電極１１５ｂを有する。なお、第１の電極１１５ａと第２の電極１１５ｂはトランジスタ１５１のソース電極またはドレイン電極として機能する。また、第１の電極１１５ａ、第２の電極１１５ｂ、第１の絶縁層１０２、並びに酸化物半導体層１１３ａ上に第２の絶縁層１０７を有する。また、第２の絶縁層１０７上に第３の絶縁層１０８を有し、第３の絶縁層１０８上に第２の絶縁層１０７と第３の絶縁層１０８に形成したコンタクトホール１２８を介して、第２の電極１１５ｂと接続する第３の導電層で形成される第１の画素電極１０９を有する。
【００５３】
なお、画素部に形成される容量部は、第１の導電層で形成される容量配線１１１ｂと第３の導電層で形成される第１の画素電極１０９の間に第１の絶縁層１０２、第２の絶縁層１０７、及び第３の絶縁層１０８を挟んだ構成を有する。
【００５４】
また、ゲート配線とソース配線の交差部は、第１の導電層で形成されるゲート配線１１１ｃと第２の導電層で形成されるソース配線１１５ｃの間に第１の絶縁層１０２と酸化物半導体層１１３ｂを挟んだ構成としてもよい。酸化物半導体層１１３ｂを挟むことにより、配線間の距離を広げ、配線の交差部に生じる容量を低減できる。
【００５５】
本実施の形態では第１の導電層に銅を用いる。また、第１の導電層として、銅を主成分として含む層を単層または、他の導電層と積層されたものを用いることができる。銅を主成分として含む第１の導電層は導電率が高く、配線抵抗を下げることができる。
【００５６】
また、銅を主成分として含む層の一方または双方の面に接してＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属材料層、または該金属材料を成分とする合金材料を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。なお、該導電層は少なくとも加熱処理に耐えうる程度の耐熱性を有していることが好ましい。
【００５７】
また、銅を主成分として含む層に重ねて、例えば窒化タンタル膜を形成し、銅の拡散を抑制するバリア膜を形成してもよい。
【００５８】
また、銅を主成分として含む第１の導電層は波長４００ｎｍから４５０ｎｍ近傍の光を遮光する。銅を主成分として含む第１の導電層を用いて酸化物半導体層と重畳するゲート電極１１１ａを形成することにより、基板１００側から酸化物半導体層に波長４００ｎｍから４５０ｎｍ近傍の光が到達しないようにできる。酸化物半導体層は波長４００ｎｍから４５０ｎｍ近傍の光に感度を有するため、銅を主成分として含む第１の導電層で形成したゲート電極１１１ａは、酸化物半導体層を用いたトランジスタの電気特性、又は酸化物半導体層を用いた半導体装置の動作が波長４００ｎｍから４５０ｎｍ近傍の光により不安定になる現象を防止できる。
【００５９】
また、銅を主成分として含む第１の導電層は、下地膜１０１と第１の絶縁層１０２の間に形成される。
【００６０】
なお、配線材料は表示装置が求められる性能に応じて適宜選択すればよい。例えば、ゲート配線に比べ高い伝達特性が要求されるソース配線を含む第２導電層のみをＣｕを含む配線としてもよい。
【００６１】
本実施の形態では、下地膜１０１に窒化珪素（ＳｉＮ_ｙ（ｙ＞０））膜を用いる。窒化珪素層を用いることにより、銅を主成分として含む第１の導電層から銅が拡散する現象を防ぐことができる。また、基板１００から不純物元素が半導体素子に拡散する現象を防止できる。
【００６２】
また、下地膜１０１と第１の絶縁層１０２は少なくとも窒化珪素層を含み、他の絶縁層と積層してもよい。積層する他の絶縁層としては、例えば窒化酸化珪素層、酸化窒化珪素層、または酸化珪素層の他、アルミニウム、タンタル、イットリウム、またはハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物層を用いることもできる。
【００６３】
特に、窒化珪素層に、窒化珪素より高い誘電率を有する絶縁膜を組み合わせて用いると、ゲート絶縁膜としての特性が向上するため好ましい。
【００６４】
なお、二つの窒化珪素膜の間に銅を主成分として含む第１の導電層を形成することにより、銅の拡散を抑制できる。
【００６５】
なお、下地膜１０１と第１の絶縁層１０２はスパッタ法、ＣＶＤ法または高密度プラズマＣＶＤ法で作製した絶縁膜が好ましい。
【００６６】
本実施の形態では、キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化され、広いバンドギャップを有するＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体を酸化物半導体層に用いる。
【００６７】
キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化された酸化物半導体層を用いて作製されるトランジスタは、閾値電圧が正の値となり、所謂ノーマリーオフ特性を有する。また、バンドギャップが広い酸化物半導体を用いて作製されるトランジスタは、オフ電流が小さい。このような特性の酸化物半導体を適用したトランジスタの電気特性については、本実施の形態の最後に詳しく説明する。
【００６８】
また、酸化物半導体層に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体層に酸化珪素を含ませても良い。酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００６９】
また、酸化物半導体層としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
【００７０】
また、酸化物半導体層には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：ラピッドサーマルアニール）法等で高温短時間の脱水または脱水素化処理をしたものを用いる。この加熱工程により、酸化物半導体層の表層部は粒子サイズが１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタル（ナノ結晶とも表記する）で構成された結晶領域を有するようになり、その他の部分は非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物となる。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して解釈されるものではない。
【００７１】
この様な構成をした酸化物半導体層を用いることにより、表層部はナノ結晶で構成された緻密な結晶領域が存在するため、表層部からの水分の再侵入や酸素の脱離によるＮ型化を防止できる。その結果、Ｎ型化が影響する電気特性の劣化、具体的にはオフ電流の上昇を防ぐことができる。
【００７２】
なお、結晶領域は、結晶粒以外のものを含んでいても良い。また、結晶粒の結晶構造も上記に限定されず、他の結晶構造の結晶粒を含んでいても良い。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合には、Ｉｎ_２Ｇａ_２ＺｎＯ_７の結晶粒に加え、ＩｎＧａＺｎＯ_４の結晶粒などを含んでいても良い。
【００７３】
本実施の形態では第２の導電層に銅を用いる。また、銅を主成分として含む層に重ねて、例えば窒化タンタル膜を形成し、銅の拡散を抑制するバリア膜を形成してもよい。
【００７４】
なお、第２の導電層は、第１の導電層と同様に銅を主成分として含む層を少なくとも有し、単層または、他の導電層との積層であっても良い。銅を主成分として含む第２の導電層は導電率が高く、配線抵抗を下げることができる。
【００７５】
第２の導電層が有する、銅を主成分として含む層が酸化物半導体層に接する構成においては、酸化物半導体層の高純度化に必要な加熱処理により、銅を主成分として含む層と酸化物半導体層の間に銅酸化物が生成する場合がある。銅を主成分として含む層と、酸化物半導体層の間に生じた銅酸化物は半導体であり、酸化物半導体層と第２の導電層の電気的な接続を妨げない。
【００７６】
なお、銅を主成分として含む層が酸化物半導体層に接する構成において、銅が酸化物半導体層に拡散する場合がある。しかし、シリコン半導体とは異なり、酸化物半導体層の特性は銅などに代表される重原子の拡散に影響を受けにくい。
【００７７】
銅を主成分として含む層と酸化物半導体層の間に別の導電層を設けて第２の導電層を構成してもよい。
【００７８】
銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、酸素親和性の高い金属を含む材料が好ましい。酸素親和性の高い金属としては、チタン（Ｔｉ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム、ベリリウム、トリウムなどが挙げられる。上記金属のいずれか一または複数から選択された金属を含む材料であることが好ましい。
【００７９】
酸化物半導体層と酸素親和性の高い導電層を接して形成すると、界面付近のキャリア密度が増加し、低抵抗な領域が形成され、酸化物半導体と、導電層のコンタクト抵抗を低減できる。これは、酸素親和性の高い導電層が酸化物半導体層から酸素を引き抜くことにより、酸化物半導体層と導電層の界面に、酸化物半導体層中の金属が過剰な層（複合層とも呼ぶ。）または酸化された導電膜のいずれか、もしくはその両方が形成されることによる。
【００８０】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層とチタン膜が接する構成においては、酸化物半導体層とチタン膜に接する界面付近に、インジウムが過剰な層と酸化チタン層が生成する場合がある。また、酸化物半導体層とチタン膜に接する界面付近に、インジウムが過剰な層または酸化チタン層のいずれかが生成する場合がある。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層から酸素が欠損したインジウムが過剰な層は電気伝導度が高く、酸化物半導体層と導電層との接触抵抗の低減を図ることができる。
【００８１】
なお、酸化物半導体層と接する導電膜としてチタン、もしくは導電性を有する酸化チタン膜を用いても良い。その場合、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層と酸化チタン膜が接する構成においては、酸化物半導体層と酸化チタン膜に接する界面付近に、インジウムが過剰な層が生成する場合がある。
【００８２】
また、銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、電気陰性度が低い金属を含む導電層が好ましい。電気陰性度が低い金属としては、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる。上記金属のいずれか一つまたは複数を含む材料であることが好ましい。
【００８３】
銅を主成分として含む層と酸化物半導体層の間に電気陰性度が低い金属を含む導電層を設けて、酸化物半導体層から水分、水素などの不純物を脱離し、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体とすることにより、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００８４】
電気陰性度の低い金属を含む導電層により吸い取られた水素、水などの不純物は、電気陰性度の低い金属と化合しやすい。導電層中において金属と化学結合を形成している不純物は、金属との結合が安定しており、一度、導電層中に吸い取られた後は、酸化物半導体層中に放出されにくい。
【００８５】
よって、電気陰性度が低い金属を含む導電層に水素または水などの不純物が捕獲された状態が維持されており、電気陰性度が低い金属を含む導電層中の水素濃度が、酸化物半導体層中の水素濃度よりも高い。具体的には、第１の電極１１５ａと第２の電極１１５ｂ中の水素濃度が、酸化物半導体層中の水素濃度の１．２倍以上、好ましくは５倍以上となる。
【００８６】
なお、導電層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。
【００８７】
ここで、酸化物半導体膜中及び導電膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、水素濃度は、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜の影響を受けて、ほぼ一定の強度が得られる領域を見いだせない場合がある。この場合、当該膜の存在する領域における、最大値、最小値を、水素濃度として採用する。さらに、当該膜の存在する領域において、最大値のピーク、最小値のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００８８】
なお、電気陰性度が低い上記金属のうち、チタン、モリブデン、タングステンは、酸化物半導体層との接触抵抗が低い。このため、酸化物半導体層との接触抵抗が低い第１の電極１１５ａと第２の電極１１５ｂを形成することが可能となる。また、チタン、モリブデン、タングステンを酸化物半導体膜に接する導電層に用いることで、酸化物半導体膜中の不純物を低減することができる。
【００８９】
また、銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料を用いることができる。
【００９０】
また、導電性の金属酸化物を用いることができる。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【００９１】
また、上述した導電層は単層に限定されず、二層以上の積層を用いることができる。なお、該導電膜は少なくとも加熱処理に耐えうる程度の耐熱性を有していることが好ましい。
【００９２】
なお、銅を主成分として含む層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００９３】
本実施の形態では、窒化珪素（ＳｉＮ_ｙ（ｙ＞０））層を第２の絶縁層１０７とする。
【００９４】
第２の絶縁層１０７は水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することを防ぐ無機絶縁層である。窒化珪素膜を用いることにより、銅を主成分として含む第１の導電層や第２の導電層から銅が拡散する現象を防ぐことができる。
【００９５】
本実施の形態では、第１の絶縁層１０２と第２の絶縁層１０７は共に窒化珪素を用いて形成されている。また、第１の絶縁層１０２と第２の絶縁層１０７が接する構成を有している。このように、同種の無機絶縁層が互いに接してトランジスタ１５１の周囲を囲む構造とすることで、トランジスタの封止状態がより良好な状態にできる。また、同種の無機絶縁膜同士を接する構造とする場合、上述の無機絶縁膜を用いることができるが、特に窒化シリコン膜は不純物のバリア性に優れているため好ましい。
【００９６】
また、第２の絶縁層１０７は少なくとも窒化珪素層を含み、他の絶縁層と積層してもよい。積層する他の絶縁層としては、酸化物絶縁層、酸化窒化物絶縁層、窒化物絶縁層、窒化酸化物絶縁層などの無機絶縁層を用いることができる。例えば、窒化酸化珪素層、酸化窒化珪素層、酸化珪素層などを積層してもよい。
【００９７】
また、酸化物半導体層に接して酸化物絶縁膜を設け、当該酸化物絶縁膜に窒化珪素（ＳｉＮ_ｙ（ｙ＞０））層を積層すると、酸化物半導体層における酸素の欠損を低減できる。具体的には、酸化物半導体層と接する側の第２の絶縁層１０７に酸化珪素層（ＳｉＯ_ｘ（ｘ＞０））を形成し、該酸化珪素層上に窒化珪素層を積層してもよい。また、銅を主成分として含む第２の導電層を窒化珪素層で覆うことで、銅の拡散を抑制できる。
【００９８】
なお、酸化物半導体層が水分や、水素イオンや、ＯＨ⁻などの不純物に汚染されないように、第２の絶縁層１０７はスパッタ法で形成した膜が好ましい。
【００９９】
第３の絶縁層１０８を設けることができる。第３の絶縁層１０８は単層膜又は積層膜で形成し、下層に形成されたトランジスタ等の構造体による凹凸を平滑化して、平坦な表面を形成する。第３の絶縁層１０８としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、第３の絶縁層１０８を形成してもよい。
【０１００】
第１の画素電極１０９をトランジスタと電気的に接続し、表示装置の画素に用いることができる。第１の画素電極１０９は、表示素子の電極として働き、可視光に対する透光性を有する導電膜を用いて形成する。
【０１０１】
透光性を有する導電膜としては、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１０２】
以下にキャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化され、広いバンドギャップを有する酸化物半導体を酸化物半導体層に適用する意義について説明する。
【０１０３】
＜酸化物半導体の真性化＞
酸化物半導体において、ＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）等の物性研究は多くなされているが、これらの研究は、局在準位そのものを十分に減らすという思想を含まない。開示する発明の一態様では、エネルギーギャップ中のＤＯＳの原因たり得る水や水素を酸化物半導体中より除去することで、高純度化し、真性化（Ｉ型化）した酸化物半導体を作製する。これは、局在準位そのものを十分に減らすという思想に立脚するものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
【０１０４】
なお、水素や水などを除去する際には、同時に酸素が除去されてしまうことがある。このため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局在準位を減少させることにより、酸化物半導体をさらに高純度化、真性化（ｉ型化）するのは好適である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、２００℃〜４００℃、代表的には２５０℃程度の温度条件での熱処理を行うことで、当該酸化膜から酸素を供給して、酸素欠陥による局在準位を低減させることが可能である。
【０１０５】
酸化物半導体の特性を悪化させる要因は、過剰な水素による伝導帯下０．１ｅＶ〜０．２ｅＶの準位や、酸素欠損による深い準位、などに起因するものと考えられる。これらの欠陥をなくすために、水素を徹底的に除去し、酸素を十分に供給する。
【０１０６】
なお、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、水や水素などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでｉ型化を実現する。この点、シリコンなどのように不純物元素を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。
【０１０７】
＜酸化物半導体を用いたトランジスタの電導機構＞
酸化物半導体を用いたトランジスタは、幾つかの特徴を有する。ここで、その電導機構について、図２乃至図５を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
【０１０８】
図２は、酸化物半導体を用いた逆スタガ型のトランジスタの断面図である。ゲート電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられている。さらに、その上に絶縁層を介してバックゲート（ＧＥ２）が設けられている。
【０１０９】
図３には、図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図３（Ａ）はソースとドレインの間の電位差をゼロ（等電位、Ｖ_Ｄ＝Ｖ_Ｓ＝０Ｖ）とした場合を示しており、図３（Ｂ）はソースに対しドレインの電位を高くした場合（Ｖ_Ｄ＞Ｖ_Ｓ）を示している。
【０１１０】
図４には、図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。図４（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（Ｖ_Ｇ＞０）が与えられた状態であり、ソースとドレインとの間にキャリア（電子）が流れるオン状態を示している。また、図４（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（Ｖ_Ｇ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
【０１１１】
図５は、真空準位と金属の仕事関数（φ_Ｍ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０１１２】
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（Ｅ_Ｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅ_ｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られている。
【０１１３】
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性化しようとしたものである。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。これにより、フェルミ準位（Ｅ_Ｆ）は真性フェルミ準位（Ｅ_ｉ）と同程度とすることができる。
【０１１４】
酸化物半導体のバンドギャップ（Ｅ_ｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖと言われている。ソース電極およびドレイン電極を構成する銅（Ｃｕ）の仕事関数は４．６ｅＶであり、酸化物半導体の電子親和力（χ）より若干低く、チタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対して大きなショットキー型の障壁は形成されない。
【０１１５】
金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）がほぼ等しい場合、両者が接触すると図３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０１１６】
図３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電圧（Ｖ_Ｄ＞０）を印加した上で、ゲートに電圧を印加しない場合（Ｖ_Ｇ＝０）を破線で示し、ゲートに正の電圧（Ｖ_Ｇ＞０）を印加した場合を実線で示す。ゲートに正の電圧（Ｖ_Ｇ＞０）を印加した場合、ドレインに正の電位が与えられると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。バリアの高さ（ｈ）は、ゲート電圧とドレイン電圧に依存して変化するが、ゲートに正の電圧（Ｖ_Ｇ＞０）を印加し正のドレイン電圧が印加される場合には、電圧印加のない図３（Ａ）のバリアの高さ（ｈ）、すなわちバンドギャップ（Ｅ_ｇ）の１／２、よりもバリアの高さ（ｈ）は低くなる。ゲートに電圧を印加しない場合は、高いポテンシャル障壁のために、電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加すると、ポテンシャル障壁が低下し、電流を流すオン状態を示す。
【０１１７】
このとき酸化物半導体に注入された電子は、図４（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
【０１１８】
また、図４（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位（逆バイアス）が与えられると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０１１９】
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング法で作製される絶縁層などを用いることが好ましい。
【０１２０】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとすることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０^４μｍ、チャネル長（Ｌ）が３μｍの場合には、常温において１０^−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブスレッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
【０１２１】
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【０１２２】
＜酸化物半導体を用いたトランジスタのホットキャリア劣化耐性＞
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化耐性につき、図６乃至図８を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１２３】
ホットキャリア劣化の主要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。なお、以下では簡単のため、電子のみを考慮する。
【０１２４】
ＣＨＥ注入とは、半導体層中においてゲート絶縁層の障壁以上のエネルギーを有するようになった電子が、ゲート絶縁層などに注入される現象をいう。電子へのエネルギーの授与は、電子が低電界で加速されることによって行われる。
【０１２５】
ＤＡＨＣ注入とは、高電界により加速された電子の衝突によってエネルギーを受け取った電子がゲート絶縁層などに注入される現象を言う。ＤＡＨＣ注入とＣＨＥ注入との相違は、衝突イオン化によるアバランシェ降伏を伴うか否かにある。なお、ＤＡＨＣ注入では、半導体のバンドギャップ以上の運動エネルギーを持つ電子が必要となる。
【０１２６】
図６に、シリコン（Ｓｉ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示し、図７に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示す。図６（Ａ）および図７（Ａ）はＣＨＥ注入を表し、図６（Ｂ）および図７（Ｂ）は、ＤＡＨＣ注入を表す。
【０１２７】
シリコンでは、ＣＨＥ注入よりもＤＡＨＣ注入による劣化が深刻となる。これは、シリコン中において衝突せずに加速されるキャリア（例えば電子）はごく僅かであるのに対して、シリコンはバンドギャップが小さく、アバランシェ降伏が生じやすいことに起因している。アバランシェ降伏によりゲート絶縁層の障壁を越えられる電子の数は増加し、ＣＨＥ注入の確率を容易に上回るのである。
【０１２８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入に必要なエネルギーはシリコンの場合と大きく異ならず、やはりその確率は低いものである。また、ＤＡＨＣ注入に必要なエネルギーは、バンドギャップの広さからＣＨＥ注入に必要なエネルギーと同程度となる。
【０１２９】
つまり、ＣＨＥ注入とＤＡＨＣ注入の確率はいずれも低く、シリコンと比較してホットキャリア劣化の耐性は高い。
【０１３０】
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体のバンドギャップは高耐圧材料として注目される炭化シリコン（ＳｉＣ）と同程度である。図８に、４Ｈ−ＳｉＣについての各種ホットキャリア注入に必要なエネルギーを示す。また、図８（Ａ）はＣＨＥ注入を表し、図８（Ｂ）はＤＡＨＣ注入を表す。ＣＨＥ注入に関しては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の方が若干そのしきいが高く、有利といえる。
【０１３１】
以上、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体はシリコンと比較してホットキャリア劣化への耐性やソース−ドレイン破壊への耐性が非常に高いということが分かる。また、炭化シリコンと比較しても遜色のない耐圧が得られるといえる。
【０１３２】
＜酸化物半導体を用いたトランジスタにおける短チャネル効果＞
次に、酸化物半導体を用いたトランジスタにおける短チャネル効果に関し、図９、及び図１０を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１３３】
短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化をいう。短チャネル効果は、ドレインの効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。
【０１３４】
ここでは、計算結果（デバイスシミュレーション）を用い、短チャネル効果を抑制することができる構造に関して検証した。具体的には、キャリア濃度および酸化物半導体層の厚さを異ならせた４種類のモデルを用意して、チャネル長（Ｌ）としきい値電圧（Ｖｔｈ）の関係を検討した。モデルとしては、ボトムゲート構造のトランジスタを採用し、酸化物半導体のキャリア濃度を１．７×１０^−８／ｃｍ^３、または１．０×１０^１５／ｃｍ^３のいずれかとし、酸化物半導体層の厚さを１μｍ、または３０ｎｍのいずれかとした。なお、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を、ゲート絶縁層として１００ｎｍの厚さの酸化窒化珪素膜を採用した。酸化物半導体のバンドギャップを３．１５ｅＶ、電子親和力を４．３ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ^２／Ｖｓと仮定した。酸化窒化珪素膜の比誘電率を４．０と仮定した。計算にはシルバコ社製デバイスシミュレーションソフト「Ａｔｌａｓ」を使用した。
【０１３５】
なお、トップゲート構造とボトムゲート構造では、計算結果に大きな相違は無かった。
【０１３６】
計算結果を図９および図１０に示す。図９は、キャリア濃度が１．７×１０^−８／ｃｍ^３の場合、図１０は、キャリア濃度が１．０×１０^１５／ｃｍ^３の場合である。図９および図１０には、チャネル長（Ｌ）が１０μｍのトランジスタを基準とし、チャネル長（Ｌ）を１０μｍから１μｍまで変化させたときのしきい値電圧（Ｖｔｈ）の変化量（ΔＶｔｈ）を示している。図９に示すとおり、酸化物半導体のキャリア濃度が１．７×１０^−８／ｃｍ^３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図９同図に示すとおり、酸化物半導体のキャリア濃度が１．７×１０^−８／ｃｍ^３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。また、図１０に示すとおり、酸化物半導体のキャリア濃度が１．０×１０^１５／ｃｍ^３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図１０同図に示すとおり、酸化物半導体のキャリア濃度が１．０×１０^１５／ｃｍ^３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。当該結果は、酸化物半導体を用いたトランジスタにおいて、酸化物半導体層の厚さを薄くすることで、短チャネル効果を抑制できることを示すものといえる。例えば、チャネル長が１μｍ程度の場合、キャリア濃度が十分に大きい酸化物半導体層であっても、その厚さを３０ｎｍ程度とすれば、短チャネル効果を十分に抑制できることが理解される。
【０１３７】
＜キャリア濃度について＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方、および、実際に測定したキャリア濃度に関し、図１１および図１２を参照して説明する。
【０１３８】
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシタを作製し、ＭＯＳキャパシタのＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ ｍｅａｓｕｒｅｍｅｎｔ）の結果（ＣＶ特性）を評価することで求めることが可能である。
【０１３９】
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ−Ｖ特性を取得し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）^２との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での（１／Ｃ）^２の微分値を求め、当該微分値を式（１）に代入することによりキャリア濃度Ｎ_ｄの大きさが求められる。なお、式（１）において、ｅは電気素量、ε_０は真空の誘電率、εは酸化物半導体の比誘電率である。
【０１４０】
【数１】

【０１４１】
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いた酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に酸窒化珪素膜を３００ｎｍの厚さで形成し、酸窒化珪素膜上に銀膜を３００ｎｍの厚さで形成した試料（ＭＯＳキャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いたスパッタリング法により形成した。また、酸化物半導体層の形成雰囲気は、アルゴンと酸素の混合雰囲気（流量比は、Ａｒ：Ｏ_２＝３０（ｓｃｃｍ）：１５（ｓｃｃｍ））とした。
【０１４２】
図１１にはＣ−Ｖ特性を、図１２にはＶｇと（１／Ｃ）^２との関係を、それぞれ示す。図１２の弱反転領域における（１／Ｃ）^２の微分値から式（１）を用いて得られたキャリア濃度は、６．０×１０^１０／ｃｍ^３であった。
【０１４３】
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が１×１０^１２／ｃｍ^３未満、望ましくは、１×１０^１１／ｃｍ^３以下、さらに望ましくは１．４×１０^１０／ｃｍ^３以下）を用いることで、極めて優れたオフ電流特性のトランジスタを得ることが可能である。
【０１４４】
本実施の形態では、第１の導電層、及び第２の導電層に銅を主成分として含む導電層を用いことにより、配線抵抗が低減された半導体装置を提供できる。本実施の形態で説明した半導体装置を大画面の表示装置、高精細な表示装置に適用すれば、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良などの表示品質が向上した表示装置を提供できる。
【０１４５】
また、キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化された酸化物半導体層を用いることにより、正のしきい値電圧を有し、所謂ノーマリーオフ特性のスイッチング素子を実現できる。
【０１４６】
また、２ｅＶを越える広いバンドギャップを有する酸化物半導体をトランジスタに適用することにより、オフ電流を低減できる。例えば３．１５ｅＶのバンドギャップを有するＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体を用いて、チャネル長１０μｍのＭＯＳＦＥＴの逆方向バイアスでのリーク電流は、１×１０^−１６Ａ／μｍ（チャネル幅１μｍあたり）以下となる。また、オン電流とオフ電流の比は１０^１０以上の充分大きな値となる。
【０１４７】
その結果、オフ状態で電力を消費せず、漏れ電流も抑制された省電力化された半導体装置を提供できる。また、オン電流とオフ電流の比が大きい半導体装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置を提供できる。
【０１４８】
また、高純度化された酸化物半導体層を用いることにより、電界効果移動度が高く、高速に動作する半導体装置の提供できる。
【０１４９】
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制され、信頼性に優れた半導体装置を提供できる。
【０１５０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１５１】
（実施の形態２）
本実施の形態では、本実施の形態１で説明した半導体装置の作製工程について、図１３を用いて説明する。なお、図１３における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、及び断面Ｃ１−Ｃ２は、図１（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、及びＣ１−Ｃ２の鎖線で示した部位の断面図である。
【０１５２】
まず、基板１００上に窒化珪素を含む下地膜１０１を５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板１００は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板１００として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
【０１５３】
本実施の形態では、基板１００にアルミノホウケイ酸ガラスを用いる。
【０１５４】
下地膜１０１は、窒化珪素膜、窒化酸化珪素膜を、単層若しくは積層して形成することができる。下地膜１０１は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。なお、膜中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。
【０１５５】
本実施の形態では、下地膜１０１にＰＣＶＤ法で成膜した１００ｎｍの厚さの窒化珪素を用いる。
【０１５６】
次いで、ゲート電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成する。まず、下地膜１０１上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さでＣｕを含む第１の導電層を形成する。該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて第１の導電層をエッチングしてゲート電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成する。下地膜１０１と第１の導電層の密着性を改善するため、下地膜１０１に接する第１の導電層に、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒなどを用いた金属層、もしくはこれらを組み合わせた合金層、もしくはこれらの窒化物や酸化物を形成しても良い。
【０１５７】
なお、レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで安価にゲート電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成できる。
【０１５８】
本実施の形態では、下地膜１０１上に厚さ２５０ｎｍのＣｕ膜を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクを用いてＣｕ膜を選択的にエッチングし、ゲート電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成する。
【０１５９】
次いで、第１の絶縁層１０２を形成する。第１の絶縁層１０２は、ゲート絶縁層として機能し、第１の導電層と下地膜１０１上に５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する。
【０１６０】
本実施の形態では、スパッタリング法により第１の導電層と下地膜１０１上に窒化珪素層（ＳｉＮ_ｙ（ｙ＞０））を成膜し、膜厚１００ｎｍの第１の絶縁層１０２を形成する。
【０１６１】
なお、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、絶縁膜との界面は重要である。そのため高純度化された酸化物半導体に接する絶縁膜は、高品質化が要求される。
【０１６２】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１６３】
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。なお、本明細書において、高密度プラズマＣＶＤ装置は１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指す。
【０１６４】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１６５】
次いで、酸化物半導体膜１０３を形成する。酸化物半導体膜１０３の膜厚は、第１の絶縁層１０２上に、５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上２０ｎｍ以下とする（図１３（Ａ）参照）。
【０１６６】
本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【０１６７】
なお、酸化物半導体膜１０３を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加してプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ_２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく酸化物半導体膜を成膜することによって、第１の絶縁層１０２と酸化物半導体膜１０３の界面にゴミや水分が付着するのを防ぐことができる。
【０１６８】
酸化物半導体膜は、実施の形態１に挙げた四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体膜に酸化珪素を含ませてもよい。また、酸化物半導体膜は、先に挙げたＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。
【０１６９】
また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませても良い。
【０１７０】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（モル数比がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１、またはＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみの発生を軽減でき、膜厚分布も小さくなるために好ましい。
【０１７１】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基を有する物質、又は水分が含まれないようにするためである。
【０１７２】
本実施の形態で用いるマルチチャンバー型のスパッタリング装置は、珪素もしくは酸化珪素（人工石英）ターゲットと、酸化物半導体膜用のターゲットを備えており、少なくとも、酸化物半導体膜用のターゲットを設けた成膜室は、排気手段としてクライオポンプを有している。なお、クライオポンプに代えて、ターボ分子ポンプを用い、当該ターボ分子ポンプの吸気口上に水分などを吸着させるべくコールドトラップを設ける構成としても良い。
【０１７３】
クライオポンプを用いて排気した成膜室は、例えば、水素原子や、Ｈ_２Ｏなど水素原子を含む化合物や、炭素原子や炭素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１７４】
なお、酸化物半導体膜を第１の絶縁層１０２上に連続成膜するのが好ましい。
【０１７５】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基を有する物質、又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１７６】
また、酸化物半導体膜は基板を加熱しながら成膜してもよい。このとき基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。
【０１７７】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する場合に用いられる。
【０１７８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１７９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１８０】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１８１】
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる酸化物半導体膜１０３を島状にエッチングする。エッチングには、例えば、クエン酸やシュウ酸などの有機酸をエッチングとして用いることができる。島状の酸化物半導体層の端部をテーパー状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１８２】
次いで、島状の酸化物半導体層を設けた基板に第１の加熱処理を施し、島状の酸化物半導体層の脱水化または脱水素化を行う。
【０１８３】
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【０１８４】
本実施の形態では、第１の加熱処理として、島状の酸化物半導体層を設けた基板の基板温度を温度Ｔに加熱する。温度Ｔは７００℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは３５０℃以上５００℃以下で、第１の加熱処理は１分間以上１０分間以下程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行う
【０１８５】
第１の加熱処理として、基板の温度を時間と共に図１４（Ａ）に示すように変化させる。
【０１８６】
期間ａ−１では、基板を含む雰囲気を窒素雰囲気とし、基板温度をＴまで昇温して維持した後、窒素雰囲気で降温する。続く期間ａ−２では、はじめに基板を含む雰囲気を窒素から酸素もしくは乾燥空気雰囲気に切り替える。次いで、基板温度をＴまで昇温して維持した後、酸素もしくは乾燥空気雰囲気で降温する。
【０１８７】
なお、期間ａ−１における処理と期間ａ−２における処理を異なる装置で行ってもよい。異なる装置で処理を並列することで、工程時間を短縮できる。
【０１８８】
また、第１の加熱処理において、基板の温度を時間と共に図１４（Ｂ）に示すように変化させてもよい。
【０１８９】
期間ｂ−１では、基板を含む雰囲気を窒素雰囲気とし、基板温度をＴまで昇温して維持する。続く期間ｂ−２では、基板温度をＴで維持しながら基板を含む雰囲気を窒素から酸素もしくは乾燥空気雰囲気に切り替え、基板温度をＴで維持した後、酸素もしくは乾燥空気雰囲気で降温してもよい。
【０１９０】
なお、期間ｂ−１における処理と期間ｂ−２における処理を同一の装置で行うと、基板を搬送する時間を短縮でき好ましい。
【０１９１】
第１の加熱処理に用いる不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、雰囲気中に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９２】
また、加熱処理装置に導入する酸素、または乾燥空気は、それぞれ高純度の酸素ガス、または超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）とすることが好ましい。
【０１９３】
また、酸化物半導体層に対して脱水化または脱水素化をおこなう際は、酸化物半導体層を大気にさらすことなく、水または水素を再び混入させないことが重要である。
【０１９４】
なお、第１の加熱処理を行う熱処理装置は電気炉や、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
【０１９５】
ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。また、ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。
【０１９６】
また、加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良い。
【０１９７】
上記条件で脱水化または脱水素化を十分に行った酸化物半導体層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで昇温しても水分の脱離を示すスペクトルに２つのピーク、少なくとも２５０〜３００℃付近に現れる１つのピークは検出されない。
【０１９８】
なお、酸化物半導体層は、成膜された段階では多くの未結合手を有する非晶質であるが、上記脱水化または脱水素化処理の第１の加熱処理を施すことで、近距離にある未結合手同士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展すると、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物が形成される。
【０１９９】
また、第１の加熱処理の窒素中の加熱処理により脱水化または脱水素化と共に、酸素欠乏型となり、酸化物半導体層が低抵抗化、即ちＮ型化（Ｎ⁻化、Ｎ^＋化など）する。例えば、第１の加熱処理の窒素中の加熱処理により、酸化物半導体層は成膜直後よりもキャリア濃度が高まり、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有する。
【０２００】
しかし、Ｎ型化（Ｎ⁻化、Ｎ^＋化など）した酸化物半導体層は、酸素もしくは乾燥空気雰囲気で加熱、降温処理されて、酸素欠損部に酸素が供給される。酸素欠損部に酸素が補充された酸化物半導体層は、高抵抗化、即ちＩ型化する。
【０２０１】
このような工程を経て酸化物半導体層１１３ａ、１１３ｂは高純度化される。また、高純度化された酸化物半導体層１１３ａを用いて作製したトランジスタは、正のしきい値電圧を有し、所謂ノーマリーオフ特性のスイッチング素子を実現できる。
【０２０２】
なお、トランジスタの電気特性のうち、特にしきい値電圧（Ｖｔｈ）は重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きいトランジスタの場合には、駆動電圧が低い状態ではトランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。
【０２０３】
ｎチャネル型のトランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。なお、トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオン特性となりやすい。
【０２０４】
アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。トランジスタを表示装置に用いる場合、０Ｖにできるだけ近い正のしきい値電圧をゲートに加えてチャネルが形成されることが表示装置には望ましい。
【０２０５】
なお、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜１０３に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、島状の酸化物半導体層に加工するためのフォトリソグラフィ工程を行う。
【０２０６】
また、Ｃｕを含む第２の導電層を形成する前に、第１の絶縁層１０２を選択的にエッチングし、第１の導電層に達するコンタクトホールを形成してもよい。第１の導電層に達するコンタクトホールを形成した後に第２の導電層を形成すると、他の導電層を介することなく第１の導電層と第２の導電層を直接接続できる。接続に要するコンタクトホールの数を減らすと、電気抵抗を小さくできるだけでなく、コンタクトホールが占有する面積を小さくできる。
【０２０７】
次に、Ｃｕを含む第２の導電層を形成する。Ｃｕを含む第２の導電層は、酸化物半導体層１１３ａ、１１３ｂ、並びに第１の絶縁層上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。次いで、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて第２の導電層をエッチングして、ソース電極及びドレイン電極として機能する第１の電極１１５ａ、第２の電極１１５ｂ、及びソース配線１１５ｃを形成する。
【０２０８】
本実施の形態では、酸化物半導体層１１３ａ、１１３ｂ、並びに第１の絶縁膜上に厚さ２５０ｎｍのＣｕ膜を形成し、第３のフォトリソグラフィ工程で形成したレジストマスクを用いてＣｕ膜を選択的にエッチングして、ソース電極及びドレイン電極となる第１の電極１１５ａ及び第２の電極１１５ｂ、並びにソース配線１１５ｃを形成する。
【０２０９】
なお、エッチング条件にもよるが第３のフォトリソグラフィ工程において酸化物半導体層の露出領域がエッチングされる場合がある。その場合、ゲート電極１１１ａ上で第１の電極１１５ａ、または第２の電極１１５ｂと重なる酸化物半導体層の厚みに比べ、第１の電極１１５ａ、または第２の電極１１５ｂと重ならない酸化物半導体の厚みは薄くなる（図１３（Ｃ）参照）。
【０２１０】
なお、本実施の形態で説明する半導体装置の作製工程で加える熱により、酸化物半導体層に接するＣｕ膜の面に銅酸化物が生じるが、銅酸化物は半導体であるため電気的な接続の障壁とはならない。
【０２１１】
次に、第２の絶縁層１０７を形成する。第２の絶縁層１０７は、少なくとも窒化珪素膜を含み、高純度化された酸化物半導体層を汚染しないように、水、水素等の不純物が混入しない方法（例えばスパッタリング法など）を選択して用いる。
【０２１２】
本実施の形態では、第１の電極１１５ａ及び第２の電極１１５ｂ、ソース配線１１５ｃ、第１の絶縁層１０２、並びに酸化物半導体層に接して、第２の絶縁層１０７として窒化珪素層（ＳｉＮ_ｙ（ｙ＞０））を形成する。窒化珪素層（ＳｉＮ_ｙ（ｙ＞０））は、例えば、窒化珪素ターゲットを希ガス（例えばアルゴンガス）中でＲＦスパッタリング法を用いて厚さ４００ｎｍ成膜する。
【０２１３】
窒化珪素膜のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載したスパッタリング装置を用いて行う。なお、スパッタ法で形成した窒化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用することができる。
【０２１４】
なお、この段階で、酸化物半導体層と第２の絶縁層１０７が接する領域が形成される。ゲート電極に重畳し、第１の絶縁層１０２と第２の絶縁層１０７に接して挟まれる酸化物半導体層の領域がチャネル形成領域となる。また、第２の絶縁層１０７はチャネル保護層として機能する（図１３（Ｄ）参照）。
【０２１５】
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の加熱処理を行う。加熱処理の温度は、２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の加熱処理を行うと、トランジスタの電気的特性のばらつきを軽減することができる。なお、本実施の形態では、第２の絶縁層１０７の形成後に第２の加熱処理を行っているが、第２の加熱処理のタイミングは、第１の熱処理の後であれば特に限定されない。
【０２１６】
次いで、第３の絶縁層１０８を形成する。第３の絶縁層１０８は５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。第３の絶縁層１０８の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）を用いることができる。
【０２１７】
材料液を塗布し、ベークして第３の絶縁層１０８を形成する場合、酸化物半導体層の第２の加熱処理（２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下）を当該ベーク工程で行ってもよい。第３の絶縁層１０８の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２１８】
次いで、第２の電極１１５ｂと第１の画素電極１０９を接続するためのコンタクトホール１２８を第２の絶縁層１０７及び第３の絶縁層１０８に形成する。第３の絶縁層１０８上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて第２の絶縁層１０７及び第３の絶縁層１０８を選択的にエッチングしてコンタクトホールを形成する。本実施の形態では、第４のフォトリソグラフィ工程で形成したレジストマスクを用いて第２の絶縁層１０７及び第３の絶縁層１０８を選択的にエッチングして、コンタクトホール１２８を形成する。
【０２１９】
次いで、第１の画素電極１０９を形成する。まず、第３の絶縁層１０８、及びコンタクトホール１２８を介して第２の電極１１５ｂに接して、可視光に対する透光性を有する導電膜を３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで、スパッタリング法、真空蒸着法などを用いて形成する。該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて該導電膜をエッチングして第１の画素電極１０９を形成する。
【０２２０】
本実施の形態では、可視光に対する透光性を有する導電膜として厚さ８０ｎｍのインジウム錫酸化物（以下、ＩＴＯと示す。）を形成し、第５のフォトリソグラフィ工程で形成したレジストマスクを用いて可視光に対する透光性を有する導電膜を選択的にエッチングして、第１の画素電極１０９を形成する（図１３（Ｅ）参照）。
【０２２１】
なお、可視光を透過する導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０２２２】
また、可視光を透過する導電膜を、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２２３】
本実施の形態では、高純度のガスとクライオポンプ等を用いて水素原子や、Ｈ_２Ｏなど水素原子を含む化合物に代表される不純物を除去して作製した酸化物半導体層に、さらに第１の加熱処理を施して高純度化することにより、キャリア濃度が低減された酸化物半導体層が形成できる。その結果、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が１×１０^１２／ｃｍ^３未満、望ましくは、１×１０^１１／ｃｍ^３以下）を用いてトランジスタを作製することが可能になり、極めて優れたオフ電流特性のトランジスタを提供できる。
【０２２４】
また、本実施の形態では、第１の加熱処理の不活性気体雰囲気における脱水化または脱水素化と、酸素もしくは乾燥空気雰囲気における酸素欠損部への酸素の補充が連続して行われるため、工程時間を短縮できる。
【０２２５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２２６】
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構成の表示装置の回路付き基板の一形態を、図１５を用いて説明する。
【０２２７】
表示装置に設ける画素の構成を図１５に示す。図１５（Ａ）は、画素の平面構成を示す上面図であり、図１５（Ｂ）は画素の積層構成を示す断面図である。なお、図１５（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２の鎖線は、図１５（Ｂ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２にそれぞれ相当する。
【０２２８】
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５２の積層構造を示している。トランジスタ１５２はボトムゲート構造の一態様である。
【０２２９】
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
【０２３０】
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
【０２３１】
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の回路付き基板と、第１の絶縁層１０２、及び第２の絶縁層１０７、並びに第２の導電層の構成が異なる。また、ゲート配線とソース配線の交差部の構成が異なる。
【０２３２】
具体的には、第１の絶縁層１０２は絶縁層１０２ａと絶縁層１０２ｂが積層され、第２の絶縁層１０７は絶縁層１０７ａと絶縁層１０７ｂが積層されている。また、第２の導電層の銅を主成分として含む層はバリア層と接する構成を有する。また、ゲート配線とソース配線の交差部において、第１の導電層で形成されるゲート配線１１１ｃと第２の導電層で形成されるソース配線１１５ｃの間に第１の絶縁層１０２が挟まれている。
【０２３３】
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の回路付き基板と、第１の絶縁層１０２、及び第２の絶縁層１０７、並びに第２の導電層の銅を主成分として含む層と接するバリア層、並びにゲート配線とソース配線の交差部の構成以外は同じであるため、ここでは詳細な説明を省略する。
【０２３４】
本実施の形態において、第１の絶縁層１０２は二層からなる。銅を主成分として含む第１の導電層と下地膜１０１に接する側の絶縁層１０２ａに窒化珪素（ＳｉＮ_ｙ（ｙ＞０））層を用い、酸化物半導体層と接する側の絶縁層１０２ｂに酸化珪素（ＳｉＯ_ｘ（ｘ＞０））層を用いる。第１の絶縁層１０２の膜厚は１００ｎｍとする。
【０２３５】
第１の絶縁層１０２は、ゲート絶縁層として機能し、第１の導電層と下地膜１０１上に５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する。
【０２３６】
下地膜１０１と絶縁層１０２ａの二つの窒化珪素膜の間に、銅を主成分として含む第１の導電層を形成することにより、銅の拡散を抑制できる。
【０２３７】
なお、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は、界面準位、界面電荷に対して極めて敏感であるため、絶縁膜との界面は重要である。そのため高純度化された酸化物半導体に接する絶縁層１０２ｂは、高品質化が要求される。
【０２３８】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０２３９】
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０２４０】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２４１】
本実施の形態では、絶縁層１０２ｂを、高密度プラズマＣＶＤ装置（本明細書において、高密度プラズマＣＶＤ装置は１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指す）により行う場合、例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。
【０２４２】
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させて、ガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である。
【０２４３】
絶縁層１０２ｂの形成の際、チャンバーに導入するモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０２４４】
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０２４５】
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
【０２４６】
また、絶縁層１０２ｂとして、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。
【０２４７】
本実施の形態では、第２の導電層の銅を主成分として含む層はバリア層と接する構成を有し、バリア層として導電性の金属窒化物である窒化タンタルを用いる。具体的には、第２の導電層から形成した第１の電極１１５ａ、第２の電極１１５ｂ、並びにソース配線１１５ｃは窒化タンタルの間に銅を主成分として含む層を積層した構成を有する。
【０２４８】
バリア層は銅の拡散を抑制する材料を用いて形成すれば良く、特に金属窒化物が好ましい。なお、銅を主成分として含む層と接する第１の絶縁層１０２、または第２の絶縁層１０７が金属窒化物であれば、これらがバリア層を兼ねる構造としても良い。
【０２４９】
特に、酸化物半導体層１１３ａと接するバリア層は導電性を有する金属窒化物を用いる。例えば、窒化チタン、窒化タンタル、窒化タングステン等をバリア層に用いることができる。導電性を有するバリア層を介して酸化物半導体層１１３ａと第２の導電層の銅を主成分として含む層を積層することにより、銅の拡散を抑制しつつ、酸化物半導体層１１３ａと第２の導電層の銅を主成分として含む層を電気的に接続できる。
【０２５０】
第２の導電層のバリア層を酸化物半導体層１１３ａ、並びに第１の絶縁層１０２上に成膜し、該バリア層に接して銅を主成分として含む層を成膜する。また、第２の導電層はスパッタリング法、真空蒸着法、またはメッキ法等を用いて、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。
【０２５１】
次いで、第２の導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いてエッチングして、ソース電極及びドレイン電極として機能する第１の電極１１５ａ、第２の電極１１５ｂ、及びソース配線１１５ｃを形成する。
【０２５２】
本実施の形態では、第２の絶縁層１０７を絶縁層１０７ａと絶縁層１０７ｂの積層構造とする。第２の導電層のバリア層、及び酸化物半導体層に接する絶縁層１０７ａを酸化珪素（ＳｉＯ_ｘ（ｘ＞０））層で形成し、絶縁層１０７ａに接する絶縁層１０７ｂを厚さ４００ｎｍの窒化珪素（ＳｉＮ_ｙ（ｙ＞０））層で形成する。
【０２５３】
第２の絶縁層１０７は、高純度化された酸化物半導体層を汚染しないように、水、水素等の不純物が混入しない方法（例えばスパッタリング法など）を選択して用いる。
【０２５４】
絶縁層１０７ａは、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
【０２５５】
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２５６】
酸化珪素層のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載したスパッタリング装置を用いて行う。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用することができる。
【０２５７】
また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁膜にリン（Ｐ）や硼素（Ｂ）を添加することもできる。
【０２５８】
なお、酸化物半導体層に接する絶縁層１０７ａに酸化物絶縁膜を形成する場合、例えば１ｎｍ以上の膜厚の酸化珪素（ＳｉＯ_ｘ（ｘ＞０））層を形成する場合、珪素ターゲットが好ましい。珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化珪素膜は、珪素原子または酸素原子の未結合手（ダングリングボンド）を多く含んでいる。
【０２５９】
酸化物半導体層に残存する不純物は、珪素原子または酸素原子の未結合手（ダングリングボンド）を多く含む絶縁層１０７ａに拡散し、固定化される。具体的には、酸化物半導体層に含まれる水素原子や、Ｈ_２Ｏなど水素原子を含む化合物等が絶縁層１０７ａに拡散移動し易くなり、絶縁層１０７ａに固定化される。
【０２６０】
なお、この段階で、酸化物半導体層と絶縁層１０７ａが接する領域が形成される。ゲート電極に重畳し、絶縁層１０２ｂと絶縁層１０７ａに接して挟まれる酸化物半導体層の領域がチャネル形成領域となる。また、第２の絶縁層１０７はチャネル保護層として機能する。
【０２６１】
なお、本実施の形態では、絶縁層１０７ｂをＲＦスパッタ法により形成する。
【０２６２】
本実施の形態では、第２の導電層の銅を主成分として含む層がバリア層と接する構成を有するため、銅の拡散が抑制される。また、導電性を有するバリア層を介して酸化物半導体層と第２の導電層の銅を主成分として含む層を積層することにより、銅の拡散を抑制しつつ、酸化物半導体層と第２の導電層の銅を主成分として含む層を電気的に接続できる。
【０２６３】
酸化物半導体層と接する側の第２の絶縁層に酸化物絶縁層を用いることにより、酸化物半導体層における酸素の欠損を低減できる。
【０２６４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２６５】
（実施の形態４）
本実施の形態では、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層を配置する４端子構造のトランジスタを２つ用いてインバータ回路を構成する例を、図１６を用いて以下に説明する。図１６（Ａ）に示すトランジスタは、実施の形態１の図１に示したトランジスタ１５１と同一の方法で作製できる。なお、本実施の形態のインバータ回路は画素部を駆動する駆動回路に用いることができる。
【０２６６】
画素部を駆動するための駆動回路は、例えば画素部の周辺に配置され、インバータ回路、容量、抵抗などを用いて構成する。インバータ回路の一態様には２つのｎチャネル型トランジスタを組み合わせて形成するものがある。例えば、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成するもの（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型トランジスタ同士で形成するもの（以下、ＥＥＭＯＳ回路という）がある。
【０２６７】
駆動回路のインバータ回路の断面構造を図１６（Ａ）に示す。第１のトランジスタ４４０Ａは、基板４００上に下地膜と、下地膜上に第１の導電層で形成されるゲート電極４２１ａを有し、ゲート電極４２１ａ上に第１の絶縁層４０２に接してチャネル形成領域を含む酸化物半導体層４０４ａを有する。また、第２の導電層で形成され、ゲート電極４２１ａ上に端部を重畳し、酸化物半導体層４０４ａに接する第１の電極４５５ａと第２の電極４５５ｂを有する。なお、第１の電極４５５ａと第２の電極４５５ｂは第１のトランジスタ４４０Ａのソース電極またはドレイン電極として機能する。また、第１の電極４５５ａ、第２の電極４５５ｂ、第１の絶縁層４０２、並びに酸化物半導体層４０４ａ上に、第２の絶縁層４２８を有し、第２の絶縁層４２８上に第３の導電層からなる電極４２２ａを有する。
【０２６８】
第２のトランジスタ４４０Ｂは、基板４００上に下地膜と、下地膜上に第１の導電層で形成されるゲート電極４２１ｂを有し、ゲート電極４２１ｂ上に第１の絶縁層４０２に接してチャネル形成領域を含む酸化物半導体層４０４ｂを有する。また、第２の導電層で形成され、ゲート電極４２１ｂ上に端部を重畳し、酸化物半導体層４０４ｂに接する第３の電極４５５ｃと第４の電極４５５ｄを有する。なお、第３の電極４５５ｃと第４の電極４５５ｄは第２のトランジスタ４４０Ｂのソース電極またはドレイン電極として機能する。また、第３の電極４５５ｃ、第４の電極４５５ｄ、第１の絶縁層４０２、並びに酸化物半導体層４０４ｂ上に、第２の絶縁層４２８を有し、第２の絶縁層４２８上に第３の導電層からなる電極４２２ｂを有する。
【０２６９】
なお、第１のトランジスタ４４０Ａと第２のトランジスタ４４０Ｂは第２の配線４１０ｂを介して第２の電極４５５ｂと第３の電極４５５ｃが接続されている。また、第３の電極４５５ｃは、コンタクトホール４０８を介して第２のトランジスタ４４０Ｂのゲート電極４２１ｂと接続されている。
【０２７０】
第１のトランジスタ４４０Ａ及び第２のトランジスタ４４０Ｂは、実施の形態２と同様に形成できるため、その作製方法の詳細な説明を省略する。なお、第１の絶縁層４０２にコンタクトホール４０８を形成した後に、第２の導電層を設け、コンタクトホール４０８を介して第３の電極４５５ｃと接続された第２の配線４１０ｂとゲート電極４２１ｂが直接接続する構成が好ましい。接続に要するコンタクトホールの数が少ないため、電気抵抗を小さくできるだけでなく、コンタクトホールが占有する面積を小さくできる。なお、第２の電極４５５ｂ、第３の電極４５５ｃ、および第２の配線４１０ｂは第２の導電層で形成され、電気的に接続されている。
【０２７１】
第１のトランジスタ４４０Ａが有する第１の電極４５５ａと接続する第１の配線４１０ａは、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位の電源線（接地電源線）としてもよい。
【０２７２】
また、第２のトランジスタ４４０Ｂが有する第４の電極４５５ｄと接続する第３の配線４１０ｃは、正の電圧ＶＤＨが印加される電源線（正電源線）である。
【０２７３】
また、駆動回路のインバータ回路の上面図を図１６（Ｃ）に示す。図１６（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図１６（Ａ）に相当する。
【０２７４】
また、ＥＤＭＯＳ回路の等価回路を図１６（Ｂ）に示す。図１６（Ａ）に示す回路接続は、図１６（Ｂ）に相当し、第１のトランジスタ４４０Ａをエンハンスメント型のｎチャネル型トランジスタとし、第２のトランジスタ４４０Ｂをデプレッション型のｎチャネル型トランジスタとする例である。なお、図中のＯＳは酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
【０２７５】
本実施の形態では、第１のトランジスタ４４０Ａ、及び第２のトランジスタ４４０Ｂの閾値を制御するため、高純度化された酸化物半導体層のチャネル形成領域の上に絶縁膜を介して設けた第３の導電層からなる電極を用いる。具体的には、第１のトランジスタ４４０Ａをエンハンスメント型、第２のトランジスタ４４０Ｂをデプレッション型にするよう、それぞれの電極４２２ａと電極４２２ｂに電圧を与える。
【０２７６】
なお、図１６（Ａ）及び図１６（Ｃ）では、第２の配線４１０ｂは、第１の絶縁層４０２に形成されたコンタクトホール４０８を介してゲート電極４２１ｂと直接接続する例を示したが、特に限定されず、接続電極を別途設けて第２の配線４１０ｂとゲート電極４２１ｂとを電気的に接続してもよい。
【０２７７】
以上のように、酸化物半導体層のチャネル形成領域の上に絶縁膜を介して電極層を配置して、トランジスタの閾値を制御し、インバータ回路を構成できる。デュアルゲート構造によりトランジスタの閾値を制御することで、酸化物半導体膜を作り分けずにエンハンスメント型トランジスタとデプレッション型トランジスタを同一基板上に作製できるため作製工程が簡便である。
【０２７８】
また、高純度化された酸化物半導体により高い電界効果移動度を有するトランジスタと、導電率の高い銅配線を用いて、動特性に優れたインバータ回路を提供できる。
【０２７９】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２８０】
（実施の形態５）
本実施の形態では、同一基板上に画素部と、画素部が備えるトランジスタと、当該画素部を駆動する駆動回路の少なくとも一部を作製する例について以下に説明する。
【０２８１】
画素部と、画素部に配置するトランジスタは、実施の形態１乃至実施の形態３に従って形成する。また、実施の形態１乃至実施の形態３に示すトランジスタはｎチャネル型トランジスタであるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。
【０２８２】
アクティブマトリクス型表示装置のブロック図の一例を図１７（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０２８３】
図１７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０２８４】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０２８５】
図１７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さいトランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
【０２８６】
また、実施の形態１乃至実施の形態３に示すトランジスタは、ｎチャネル型ＴＦＴである。図１８（Ａ）、図１８（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
【０２８７】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴである例を説明する。
【０２８８】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
【０２８９】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０２９０】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしの機能を有する。またトランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０２９１】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
【０２９２】
次に、図１８（Ａ）の信号線駆動回路の動作について、図１８（Ｂ）のタイミングチャートを参照して説明する。図１８（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
【０２９３】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
【０２９４】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０２９５】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃至実施の形態３に示すトランジスタで構成される回路を用いることが可能である。
【０２９６】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタ、バッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０２９７】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１９及び図２０を用いて説明する。
【０２９８】
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１９及び図２０を参照して説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎ≧３の自然数）を有している（図１９（Ａ）参照）。図１９（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１９（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途第６の配線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で生成された信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（ｎ＋１）のパルス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
【０２９９】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う
【０３００】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１９（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０３０１】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１９（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０３０２】
次に、パルス出力回路の具体的な回路構成の一例について、図１９（Ｃ）で説明する。
【０３０３】
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１１のトランジスタ４１を有している（図１９（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１１のトランジスタ４１に信号、または電源電位が供給される。ここで図１９（Ｃ）における各電源線の電源電位の大小関係は、第１の高電源電位ＶＤＤは第２の高電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
【０３０４】
図１９（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が電源線５１に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。
【０３０５】
図１９（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図２０（Ａ）参照）。
【０３０６】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
【０３０７】
ここで、図２０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図２０（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図２０（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０３０８】
なお、図２０（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０３０９】
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０３１０】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０３１１】
なお第１のトランジスタ３１乃至第１１のトランジスタ４１の半導体層として、酸化物半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０３１２】
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子から供給されるクロック信号が供給され、第８のトランジスタ３８のゲート電極に第２の入力端子からクロック信号が供給される結線関係とすることが好適である。ノードＢの電位の変動回数が低減され、ノイズを低減することが出来るからである。
【０３１３】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０３１４】
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例として、実施の形態１または実施の形態３と同様に形成したトランジスタを画素部、さらには駆動回路に有し、且つ表示機能を有する半導体装置（表示装置ともいう）を示す。また、実施の形態１または実施の形態３と同様に形成したトランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０３１５】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０３１６】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０３１７】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０３１８】
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２１を用いて説明する。図２１は、第１の基板４００１上に実施の形態１と同様に形成したトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２１（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０３１９】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と第２の基板４００６によって、液晶層４００８と共に封止されている。なお、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３を実装してもよい。
【０３２０】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。図２１（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２１（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
【０３２１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図２１（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０３２２】
トランジスタ４０１０、４０１１は、例えば実施の形態１または実施の形態３に示すトランジスタを適用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０３２３】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０３２４】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０３２５】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介して電気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
【０３２６】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８を形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０３２７】
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０３２８】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０３２９】
また、本実施の形態では、トランジスタの表面凹凸に起因する影響を低減するため、及びトランジスタの信頼性を向上させるため、実施の形態１または実施の形態３で得られたトランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、窒化珪素膜の単層、あるいは窒化珪素と、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の積層を、スパッタ法を用いて形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０３３０】
また、保護膜を形成した後に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０３３１】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０３３２】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
【０３３３】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程とインジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０３３４】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０３３５】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０３３６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０３３７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と、画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０３３８】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０３３９】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３４０】
また図２１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３４１】
図２２は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０３４２】
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０３４３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３４４】
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる。本実施の形態の液晶表示装置は動作の安定性に優れたトランジスタを搭載しているため信頼性が高い。
【０３４５】
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減された表示装置を提供できる。本実施の形態を適用した大画面の表示装置、高精細な表示装置は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良などの表示品質が向上する。
【０３４６】
また、キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化された酸化物半導体層を用いることにより、１×１０^−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置を提供できる。
【０３４７】
また、本実施の形態の表示装置は、高純度化された酸化物半導体層を用いた電界効果移動度が高いトランジスタを搭載しているため、高速に動作し、動画の表示特性や、高精細な表示が可能である。
【０３４８】
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制され、信頼性に優れた半導体装置を提供できる。
【０３４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３５０】
（実施の形態７）
本実施の形態では、本発明の半導体装置の一例として発光表示装置を示す。表示装置の有する表示素子としては、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０３５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０３５２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明する。
【０３５３】
図２３は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。なお、図中のＯＳは酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
【０３５４】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。本実施の形態では実施の形態１または実施の形態３で示した酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０３５５】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０３５６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、共通電極６４０８に高電源電位、電源線６４０７に低電源電位が設定されていても良い。その場合、発光素子６４０４に流れる電流が逆になるため、発光素子６４０４の構成を適宜変更してもよい。
【０３５７】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極層との間で容量が形成されていてもよい。
【０３５８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０３５９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図２３と同じ画素構成を用いることができる。
【０３６０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０３６１】
なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０３６２】
次に、発光素子の構成について、図２４を用いて説明する。本実施の形態では、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７０１１、７０２１、７００１は、実施の形態１または実施の形態３で示すトランジスタと同様に作製できる。
【０３６３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成はどの射出構造の発光素子にも適用することができる。
【０３６４】
下面射出構造の発光素子について図２４（Ａ）を用いて説明する。
【０３６５】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図２４（Ａ）では、駆動用ＴＦＴ７０１１のソース電極またはドレイン電極と電気的に接続された可視光に対する透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０３６６】
可視光に対する透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電性導電膜を用いることができる。
【０３６７】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図２４（Ａ）では、第１の電極７０１３の膜厚は、可視光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
【０３６８】
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして可視光に対する透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０３６９】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３７０】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４を複数の層で構成し、第１の電極７０１３を陰極として用いる場合は、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３７１】
また、上記積層順に限定されず、第１の電極７０１３を陽極として用いる場合は、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０３７２】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料（具体的には４．０ｅＶ以上）、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０３７３】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２４（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０３７４】
なお、図２４（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、絶縁層７０３２、ゲート絶縁層７０３０、及び基板７０１０を通過して射出させる。
【０３７５】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０３７６】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図２４（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０３７７】
また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ソース電極またはドレイン電極に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０３７８】
次に、両面射出構造の発光素子について、図２４（Ｂ）を用いて説明する。
【０３７９】
図２４（Ｂ）では、駆動用ＴＦＴ７０２１のソース電極またはドレイン電極と電気的に接続された可視光に対する透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
【０３８０】
可視光に対する透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電性導電膜を用いることができる。
【０３８１】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。金属膜を第１の電極７０２３に用いる場合、その膜厚は光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば、第１の電極７０２３を陰極に用いる場合、２０ｎｍの膜厚を有するアルミニウム膜を適用できる。
【０３８２】
なお、可視光に対する透光性を有する導電膜と透光性を有する金属膜を積層成膜した後、選択的にエッチングして可視光に対する透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０３８３】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３８４】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４を複数の層で構成し、第１の電極７０２３を陰極として用いる場合は、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３８５】
また、上記積層順に限定されず、第１の電極７０２３を陽極として用いる場合は、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが駆動回路部の電圧上昇を抑制でき、消費電力が少ないため好ましい。
【０３８６】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
【０３８７】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図２４（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
【０３８８】
なお、図２４（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、ゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
【０３８９】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０３９０】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０３９１】
また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０３９２】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０３９３】
次に、上面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。
【０３９４】
図２４（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ｃ）では、駆動用ＴＦＴ７００１のソース電極またはドレイン電極と電気的に接続された発光素子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
【０３９５】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０３９６】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３９７】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４を複数の層で構成し、第１の電極７００３を陰極として用いる場合は、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必要はない。
【０３９８】
また、上記積層順に限定されず、第１の電極７００３を陽極として用いる場合は、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０３９９】
例えば、Ｔｉ膜、アルミニウム膜、Ｔｉ膜を積層した第１の電極７００３を陽極とし、陽極上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
【０４００】
なお、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０４０１】
第２の電極７００５は可視光に対する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電性導電膜を用いても良い。
【０４０２】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０４０３】
また、図２４（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等を用いることができる。
【０４０４】
また、第１の電極７００３と、隣り合う画素の第１の電極７００８（図示せず）とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０４０５】
また、図２４（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０４０６】
また、図２４（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。青色、あるいは白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０４０７】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０４０８】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０４０９】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０４１０】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０４１１】
なお本実施の形態で示す半導体装置は、図２４に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０４１２】
次に、実施の形態１または実施の形態３に示すトランジスタを適用した半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２５を用いて説明する。図２５は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
【０４１３】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０４１４】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有しており、図２５（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
【０４１５】
トランジスタ４５０９、４５１０は、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層）を含む信頼性の高い実施の形態１または実施の形態３に示すトランジスタを適用することができる。本実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
【０４１６】
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４５０９のしきい値電圧の変化を抑制することができる。また、導電層４５４０は、電位がトランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０４１７】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０４１８】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０４１９】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０４２０】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０４２１】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０４２２】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０４２３】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０４２４】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は可視光に対し透光性を有していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような可視光に対する透光性を有する材料を用いる。
【０４２５】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート共重合体）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０４２６】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０４２７】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５の構成に限定されない。
【０４２８】
本実施の形態の発光表示装置は動作の安定性に優れたトランジスタを搭載しているため信頼性が高い。
【０４２９】
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減された表示装置を提供できる。本実施の形態を適用した大画面の表示装置、高精細な表示装置は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良などの表示品質が向上する。
【０４３０】
また、キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化された酸化物半導体層を用いることにより、１×１０^−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置を提供できる。
【０４３１】
また、本実施の形態の表示装置は、高純度化された酸化物半導体層を用いた電界効果移動度が高いトランジスタを搭載しているため、高速に動作し、動画の表示特性や、高精細な表示が可能である。
【０４３２】
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制され、信頼性に優れた半導体装置を提供できる。
【０４３３】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０４３４】
（実施の形態８）
本実施の形態では、本発明の半導体装置の一例である表示装置として電子ペーパーの例を示す。
【０４３５】
図２６は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置に用いられるトランジスタ５８１としては、実施の形態１または実施の形態３と同様に作製できる。
【０４３６】
図２６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０４３７】
トランジスタ５８１のソース電極層又はドレイン電極層は、第１の電極層５８７と絶縁層５８５に形成された開口を介して接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａと白色領域５９０ｂと、黒色領域５９０ａと白色領域５９０ｂの周りに設けられ液体で満たされているキャビティ５９４とを有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２６参照。）。なお、図２６において５８０は基板、５８３は層間絶縁膜、５９６は基板である。
【０４３８】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０４３９】
以上の工程により、動作の安定性に優れたトランジスタを搭載した電子ペーパーを作製できる。本実施例の電子ペーパーは動作の安定性に優れたトランジスタを搭載しているため信頼性が高い。
【０４４０】
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減された表示装置を提供できる。本実施の形態を適用した大画面の表示装置は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良などの表示品質が向上する。
【０４４１】
また、キャリア濃度が１×１０^１２ｃｍ^−３未満に高純度化された酸化物半導体層を用いることにより、１×１０^−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置を提供できる。
【０４４２】
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制され、信頼性に優れた半導体装置を提供できる。
【０４４３】
本実施の形態は、実施の形態１または実施の形態３に記載した構成と適宜組み合わせて実施することが可能である。
【０４４４】
（実施の形態９）
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２７、図２８に示す。
【０４４５】
図２７（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０４４６】
また、図２７（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０４４７】
また、図２８は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０４４８】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２８では表示部２７０５）に文章を表示し、左側の表示部（図２８では表示部２７０７）に画像を表示することができる。
【０４４９】
また、図２８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０４５０】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０４５１】
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる。動作の安定性に優れたトランジスタを搭載した表示装置は信頼性が高い。
【０４５２】
（実施の形態１０）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０４５３】
図２９（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、本実施の形態では、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０４５４】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０４５５】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４５６】
図２９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０４５７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０４５８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０４５９】
図３０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図３０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図３０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３０（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０４６０】
図３０（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０４６１】
図３１は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０４６２】
図３１に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０４６３】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０４６４】
例えば、電話を掛ける、或いはメールを作製する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０４６５】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０４６６】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０４６７】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０４６８】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０４６９】
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる。以上の電子機器は動作の安定性に優れたトランジスタを搭載しているため、信頼性が高い。
【０４７０】
（実施の形態１１）
本実施の形態では、半導体装置の一形態として、実施の形態１または実施の形態３で示すトランジスタを有する液晶素子を用いた液晶表示装置の例を図３２乃至図３５を用いて説明する。図３２乃至図３５の液晶表示装置に用いられるＴＦＴ６２８、ＴＦＴ６２９は、実施の形態１で示すトランジスタを適用することができ、実施の形態２で示す工程と同様の方法で作製できる電気特性及び信頼性の高いトランジスタである。ＴＦＴ６２８及びＴＦＴ６２９は、酸化物半導体層をチャネル形成領域とするトランジスタである。図３２乃至図３５では、トランジスタの一例として図１（Ｂ）に示すトランジスタと同様の方法で作製できるトランジスタを用いる場合について説明するが、これに限定されるものではない。
【０４７１】
以下、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
【０４７２】
図３３及び図３４は、それぞれ画素電極及び対向電極を示している。なお、図３３は画素電極が形成される基板側の上面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を図３２に表している。また、図３４は対向電極が形成される基板側の上面図である。以下の説明ではこれらの図を参照して説明する。
【０４７３】
図３２は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ、液晶が注入された状態を示している。
【０４７４】
対向基板６０１には、着色層６３６、対向電極６４０が形成され、対向電極６４０上に突起６４４が形成されている。画素電極６２４上には配向膜６４８が形成され、同様に対向電極６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
【０４７５】
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成される。画素電極６２４は、ＴＦＴ６２８、配線６１８、及び保持容量部６３０を覆う絶縁層６２０、絶縁層６２０を覆う第３絶縁層６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１または実施の形態３で示すトランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容量配線である容量配線６０４と、ゲート絶縁層６０６と、配線６１６、６１８と同時に形成した第２の容量配線である容量配線６１７で構成される。
【０４７６】
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成されている。
【０４７７】
図３３に基板６００上の構造を示す。画素電極６２４は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。
【０４７８】
また、画素電極６２４として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０４７９】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０４８０】
画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するためのものである。
【０４８１】
図３３に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、それぞれＴＦＴ６２８、画素電極６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセル）は、画素電極６２４と画素電極６２６により構成されている。画素電極６２４と画素電極６２６はサブピクセルである。
【０４８２】
図３４に対向基板側の構造を示す。対向電極６４０は、画素電極６２４と同様の材料を用いて形成することが好ましい。対向電極６４０上には液晶の配向を制御する突起６４４が形成されている。
【０４８３】
この画素構造の等価回路を図３５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
【０４８４】
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。
【０４８５】
次に、上記とは異なるＶＡ型の液晶表示装置について、図３６乃至図３９を用いて説明する。
【０４８６】
図３６と図３７は、ＶＡ型液晶表示パネルの画素構造を示している。図３７は基板６００の上面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図３６に表している。以下の説明ではこの両図を参照して説明する。
【０４８７】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
【０４８８】
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１または実施の形態３で示すトランジスタを適宜用いることができる。また、容量配線６９０が設けられている。
【０４８９】
画素電極６２４と画素電極６２６の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図３９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。
【０４９０】
対向基板６０１には、着色層６３６、対向電極６４０が形成されている。また、着色層６３６と対向電極６４０の間には平坦化層６３７が形成され、液晶の配向乱れを防いでいる。図３８に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
【０４９１】
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
【０４９２】
本実施の形態では、実施の形態１または実施の形態３で示すトランジスタを有する液晶表示装置としてＶＡ型の液晶表示装置について説明したが、ＩＰＳ型の液晶表示装置や、ＴＮ型の液晶表示装置などについても適用可能である。
【０４９３】
実施の形態２に示すトランジスタの作製方法を用いて上記液晶表示装置の画素部のトランジスタを作製することにより、各画素のトランジスタのしきい値電圧のバラツキに起因する表示ムラを抑制することができる。
【０４９４】
（実施の形態１２）
本実施の形態では、実施の形態１または実施の形態３とは異なる構成の表示装置の回路付き基板の一形態を、図４０を用いて説明する。
【０４９５】
表示装置に設ける画素の構成を図４０に示す。図４０は画素の積層構成を示す断面図である。
【０４９６】
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５３の積層構造を示している。トランジスタ１５３はボトムゲート構造の一態様である。
【０４９７】
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
【０４９８】
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
【０４９９】
本実施の形態で例示する表示装置の回路付き基板のトランジスタは、チャネル保護層を有している点が実施の形態１で例示する表示装置の回路付き基板となる。また、ゲート配線とソース配線の交差部の構成が異なる。
【０５００】
具体的には、トランジスタ１５３の酸化物半導体層１１３ａのチャネル形成領域上にチャネル保護層として機能する第４の絶縁層１１４ａが設けられている。また、ゲート配線とソース配線の交差部において、第１の導電層で形成されるゲート配線１１１ｃと第２の導電層で形成されるソース配線１１５ｃの間に第４の絶縁層１１４ｂが挟まれている。
【０５０１】
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の回路付き基板と、第４の絶縁層１１４ａ、及び第４の絶縁層１１４ｂを設けた構成以外は同じであるため、ここでは詳細な説明を省略する。
【０５０２】
本実施の形態において、第４の絶縁層は酸化珪素（ＳｉＯ_ｘ（ｘ＞０））層を用い、膜厚は３００ｎｍとする。また、第４の絶縁層は酸化珪素の他、アルミニウム、タンタル、イットリウム、またはハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を積層して用いることができる。
【０５０３】
本実施の形態では、酸化物半導体層を高純度化した後に第４の絶縁層を形成する。第４の絶縁層は、高純度化された酸化物半導体層を汚染しないように、水、水素等の不純物が混入しない方法（例えばスパッタリング法など）を選択して用いる。
【０５０４】
酸化物半導体層に接する第４の絶縁層に例えば１ｎｍ以上の膜厚の酸化珪素（ＳｉＯ_ｘ（ｘ＞０））層を形成する場合、珪素ターゲットが好ましい。珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化珪素膜は、珪素原子または酸素原子の未結合手（ダングリングボンド）を多く含んでいる。
【０５０５】
酸化物半導体層に残存する不純物は、珪素原子または酸素原子の未結合手（ダングリングボンド）を多く含む第４の絶縁層に拡散し、固定化される。具体的には、酸化物半導体層に含まれる水素原子や、Ｈ_２Ｏなど水素原子を含む化合物等が第４の絶縁層に拡散移動し易くなり、第４の絶縁層に固定化される。
【０５０６】
第４の絶縁層は、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。
【０５０７】
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０５０８】
酸化珪素膜のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載したスパッタリング装置を用いて行う。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用することができる。
【０５０９】
また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁膜にリン（Ｐ）や硼素（Ｂ）を添加することもできる。
【０５１０】
次いで、第４の絶縁層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いてエッチングして、第４の絶縁層１１４ａ、及び第４の絶縁層１１４ｂを形成する。
【０５１１】
本実施の形態では、高純度化された酸化物半導体層に酸化物絶縁層からなる第４の絶縁層が接して形成される。酸化物半導体層に残存する不純物は、第４の絶縁層に拡散し固定化される。また、第４の絶縁層が含む酸化物絶縁層から酸化物半導体層に酸素が供給され、酸化物半導体層における酸素の欠損を低減できる。
【０５１２】
また、ゲート配線とソース配線の交差部に、酸化物半導体層と酸化物絶縁膜を挟むことにより、配線間の距離を広げ、交差部に生じる容量を低減できる。
【０５１３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０５１４】
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ 下地膜
１０２ 絶縁層
１０２ａ 絶縁層
１０２ｂ 絶縁層
１０３ 酸化物半導体膜
１０７ 絶縁層
１０７ａ 絶縁層
１０７ｂ 絶縁層
１０８ 絶縁層
１０９ 画素電極
１１１ａ ゲート電極
１１１ｂ 容量配線
１１１ｃ ゲート配線
１１３ａ 酸化物半導体層
１１３ｂ 酸化物半導体層
１１４ａ 絶縁層
１１４ｂ 絶縁層
１１５ａ 電極
１１５ｂ 電極
１１５ｃ ソース配線
１２８ コンタクトホール
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
４００ 基板
４０２ 絶縁層
４０４ａ 酸化物半導体層
４０４ｂ 酸化物半導体層
４０８ コンタクトホール
４１０ａ 配線
４１０ｂ 配線
４１０ｃ 配線
４２１ａ ゲート電極
４２１ｂ ゲート電極
４２２ａ 電極
４２２ｂ 電極
４２８ 絶縁層
４４０Ａ トランジスタ
４４０Ｂ トランジスタ
４５５ａ 電極
４５５ｂ 電極
４５５ｃ 電極
４５５ｄ 電極
５８１ トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁層
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極
６２５ スリット
６２６ 画素電極
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３６ 着色層
６３７ 平坦化層
６４０ 対向電極
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００８ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２０ 基板
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２７ 導電膜
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

【特許請求の範囲】
【請求項１】
基板上に窒化珪素を含む絶縁性の下地膜と、
前記下地膜上に第１の導電層からなるゲート電極と、
前記ゲート電極上に窒化珪素を含む第１の絶縁層と、
前記第１の絶縁層上に高純度化された酸化物半導体層と、
前記ゲート電極上に端部を重畳し、前記高純度化された酸化物半導体層に接する第２の導電層からなるソース電極及びドレイン電極を有し、
前記第２の導電層と前記高純度化された酸化物半導体層上に窒化珪素を含む第２の絶縁層を有し、
前記第１の導電層で形成されるゲート配線と、
前記第２の導電層で形成されるソース配線を有し、
前記第１の導電層、及び前記第２の導電層が銅を主成分とする導電層を含み、
前記高純度化された酸化物半導体層のキャリア濃度が、１×１０^１２ｃｍ^−３未満である半導体装置。
【請求項２】
前記第２の導電層の銅を主成分とする導電層が、導電性の金属窒化物を介して前記高純度化された酸化物半導体層と接続する
請求項１記載の半導体装置。
【請求項３】
前記第１の導電層で形成されるゲート配線と、第２の導電層で形成されるソース配線が、高純度化された酸化物半導体層を間に挟んで交差する
請求項１または請求項２記載の半導体装置。
【請求項４】
前記下地膜と前記第１の絶縁層に含まれる同種の絶縁層が前記第１の導電層の周囲を囲んで接し、
前記第１の絶縁層と前記第２の絶縁層に含まれる同種の絶縁層が前記第２の導電層の周囲を囲んで接する
請求項１乃至請求項３記載の半導体装置。
【請求項５】
基板上に窒化珪素を含む絶縁性の下地膜を形成し、
前記下地膜上に第１の導電層からなるゲート電極、及びゲート配線を形成し、
前記第１の導電層上に窒化珪素を含む第１の絶縁層を形成し、
前記第１の絶縁層上に酸化物半導体層を形成し、
窒素中で前記酸化物半導体層を設けた基板の温度を３５０℃以上７００℃以下に加熱した後、酸素を含む乾燥気体中で冷却し、
前記ゲート電極上に端部を重畳し、前記酸化物半導体層に電気的に接続する第２の導電層からなるソース電極及びドレイン電極、並びに前記第１の絶縁層上にソース配線を形成し、
前記第２の導電層と酸化物半導体層上に窒化珪素を含む第２の絶縁層を形成する半導体装置の作製方法。
【請求項６】
前記酸化物半導体層を設けた前記基板を窒素中で加熱し、
前記基板の温度を３５０℃以上７００℃以下にした後に冷却し、
前記基板を、酸素を含む乾燥気体中で加熱し、
前記基板の温度を３５０℃以上７００℃以下にした後に冷却する請求項５記載の半導体装置の作製方法。
【請求項７】
前記酸化物半導体層を設けた前記基板を窒素中で加熱し、
前記基板の温度を３５０℃以上７００℃以下にし、
前記基板の温度を保ちつつ酸素を含む乾燥気体中で加熱し、
酸素を含む乾燥気体中で冷却する請求項５記載の半導体装置の作製方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【公開番号】特開２０１１−１３５０６１（Ｐ２０１１−１３５０６１Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２０１０−２６２０６５（Ｐ２０１０−２６２０６５）
【出願日】平成２２年１１月２５日（２０１０．１１．２５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】