【課題】インバータ等に適用される半導体デバイスは、寄生ダイオードにより誘導負荷からの還流電流を通流する場合、ダイオードの順方向電圧による損失が大きくなることが懸念され、また双方向デバイスを適用した場合には、２つのゲート端子を駆動する必要があり、制御の複雑化、かつ高コストになるという課題があった。
【解決手段】第一ゲート端子２、第二ゲート端子３、第一ソース端子４、第二ソース端子５を備え、第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１に適用する駆動方法であり、第一ゲート端子２あるいは第二ゲート端子３の何れか一方を常時オン状態となるように制御し、還流電流を流す経路を確保しつつ、ダイオード損失を低減し、かつ２つのゲート信号数を減らし、簡易な回路構成、かつ低コストに電源変換回路を実現することができる。 （もっと読む）

【課題】パワーＭＯＳトランジスタにおいて、高い降伏電圧、高い出力電流および高速の動作速度を備えるのみならず、水平構造を備えるために、ＣＭＯＳの製造工程で製作された一般的な集積回路と同一のチップ上に整合させる。
【解決手段】本発明のトレンチ型パワーＭＯＳトランジスタはゲート導電体３１２と、絶縁層３１０とを備えたトレンチ型ゲート領域を具備する。絶縁層３１０は、ゲート導電体３１２と井戸領域３０８との間で薄い側壁領域を形成しており、ゲート導電体３１２と二重拡散のドーピング領域３０６との間で厚い側壁領域を形成するとともに、ゲート導電体３１２と深井戸領域３０４との間で厚い最下部領域を形成している。 （もっと読む）

【課題】シリコン基板からの被覆物の除去処理を短時間化できる上、バリ発生のない高品質なパターン生成を行うことができるようにする。
【解決手段】フォトレジストに対して溶解性がない純水２００中にシリコン基板１００を浸漬させた状態で、ホーン型超音波発生器２０から純水２００を介してシリコン基板１００に対して強力な超音波を照射することにより、金属膜の殆ど全てとフォトレジストの一部とを金属疲労の原理により、バリの発生もなく短時間で除去することができようにするとともに、金属膜を除去した後、フォトレジストに対して溶解性のあるＩＰＡを用いることによって、残ったフォトレジストを完全に除去する。 （もっと読む）

【課題】製造工程中にピラー径の変動が小さいピラー型ＭＯＳトランジスタを備えた半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、基板対して垂直に立設する第１のピラー及び第２のピラーの側面にゲート絶縁膜を介して形成されたゲート電極と、第１のピラーの先端部及び基端周囲領域に形成された上部拡散層及び下部拡散層と、を備え、第２のピラーのゲート電極と隣接する第１のピラーのゲート電極とは接続されており、第１のピラーのゲート電極には第２のピラーのゲート電極を介して電位が供給され、第１のピラーと、該第１のピラーに隣接する第２のピラーの少なくとも一部とは平面視して、第１のピラー及び第２のピラーの側面を構成する面のうち、熱酸化速度及び／又はエッチング速度が最大の面に対して４５°の方向に沿って配置されていることを特徴とする。 （もっと読む）

【課題】デュアルメタルゲートプロセスを用いることなく、ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタ双方の特性を向上した半導体装置を実現できるようにする。
【解決手段】半導体装置は、ｐ型半導体領域１０Ａの上に順次形成された第１の界面シリコン酸化膜１０５、アルミニウムを含む第１のゲート絶縁膜１０６Ａ及び第１のゲート電極１１９Ａと、ｎ型半導体領域１０Ｂの上に順次形成された第２の界面シリコン酸化膜１０５、実効仕事関数を低下させる効果を有する元素を含む第２のゲート絶縁膜１０６Ｂ及び第２のゲート電極１１９Ａとを備えている。第１のゲート絶縁膜１０６Ａの上部におけるアルミニウムの濃度は、１×１０²⁰／ｃｍ³以上である。第２のゲート絶縁膜１０６Ｂの上部におけるアルミニウムの濃度は、１×１０¹⁹／ｃｍ³以下である。第１の界面シリコン酸化膜１０５の膜厚と第２の界面シリコン酸化膜１０５の膜厚との差は０．２ｎｍ以下である。 （もっと読む）

【課題】半導体及び先端実装技術、例えば、ゲート電極、オーミック接触、相互接続ライン、ショットキー障壁ダイオード接触、光起電力、太陽電池及び光電子部品形成などにおける様々な目的のために使用されうるケイ化ニッケルの形成工程数を削減する形成方法を提供する。
【解決手段】ケイ素含有基体をニッケルでコーティングし、このニッケルは保護層でコーティングし、この組み合わせはケイ化ニッケルを形成するのに充分な温度に加熱される。このケイ化ニッケル形成は酸素含有環境において行われうる。 （もっと読む）

【課題】埋め込みビットラインコンタクトホール内にディフュージョンバリアーを形成して素子の特性を改善する。
【解決手段】半導体基板１００をエッチングして複数個のピラーパターンを形成する段階と、前記ピラーパターンの表面に絶縁層を蒸着する段階と、前記ピラーパターンの一側の前記絶縁層の一部を除去して前記ピラーパターンが露出されるコンタクトホールを形成する段階と、前記コンタクトホール内にバリアー膜１７０ａを形成する段階と、前記コンタクトホールと接する前記ピラーパターン内に接合１８０を形成する段階と、前記ピラーパターンの間の底部に前記コンタクトホールと接続して形成された埋め込みビットラインとを含む。 （もっと読む）

【課題】微細化が進んだトランジスタにおいて、他の問題を生じさせずに抵抗を低減する。
【解決手段】シリサイド層９は、ソース・ドレイン領域８の表層及びソース・ドレイン拡張領域６に形成されている。シリサイド層９は、半導体基板１に垂直かつゲート幅方向に対して平行な断面でみたときに、ソース・ドレイン領域８の中央部からチャネル領域に近づくにつれて半導体基板１の内側（図中下側）に近づいており、かつチャネル領域側の端部がソース・ドレイン拡張領域６に延在している。 （もっと読む）

【課題】ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタの特性を向上した相補型ＭＩＳトランジスタを備えた半導体装置を容易に実現できるようにする。
【解決手段】半導体装置の製造方法は、ｐ型半導体領域１０Ａ及びｎ型半導体領域１０Ｂを有する半導体基板１０１の上に、高誘電率膜１０６、アルミニウムからなる第１のキャップ膜１０７及びハードマスク１０８を順次形成する。次に、第１のキャップ膜１０７及びハードマスク１０８におけるｎ型半導体領域１０Ｂの上に形成された部分を除去する。その後、半導体基板１０１の上に、実効仕事関数を低下させる効果を有する元素を含む第２のキャップ膜１０９を形成する。 （もっと読む）

【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ソース領域よりも径が細いドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には所定の空間を介して第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）