【課題】より高い耐熱性を有するシリサイド層を備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００の製造方法は、半導体基板２上にゲート絶縁膜４を介してゲート電極５を形成する工程と、半導体基板２上のゲート電極５の両側に、Ｇｅ含有領域８を形成する工程と、半導体基板２およびＧｅ含有領域８のゲート電極５の両側の領域中に、ソース・ドレイン領域９を形成する工程と、Ｇｅ含有領域８上に、濃度５原子％以上のＰｄを含む金属シリサイドからなるシリサイド層１１を形成する工程と、シリサイド層１１を形成した後、半導体基板２に６５０〜７５０℃の熱処理を施す工程と、を含む。 （もっと読む）

【課題】工程数の増大を引き起こさずに、遮光層で囲まれた薄膜トランジスタと同等以上の遮光能力を有する薄膜トランジスタおよびそれを用いた表示装置を提供する。
【解決手段】第１のゲート電極２と、第１のゲート電極２を覆う第１のゲート絶縁層３と、第１のゲート絶縁層３の上の半導体層６と、半導体層６の上の第２のゲート絶縁層７と、第２のゲート絶縁層７の上の第２のゲート電極８と、半導体層６に電気的に接続されたドレイン電極５及びソース電極４を有する薄膜トランジスタにおいて、半導体層６がＺｎ、Ｇａ、Ｉｎ、Ｓｎのうち少なくとも１種以上を含む非晶質酸化物半導体であり、第１のゲート電極２が下方から半導体層６への光の入射を遮り、第２のゲート電極８が上方から半導体層６への光の入射を遮り、第２のゲート電極８は第１のゲート絶縁層３及び第２のゲート絶縁層７を貫通して第１のゲート電極２と電気的に接続され、少なくとも一方の側方から半導体層６に入射する光を遮る。 （もっと読む）

【課題】基板上に電極を形成する方法および装置において、低コストで、しかも優れた生産性で、幅の異なる電極を形成することのできる技術を提供する。
【解決手段】光硬化性樹脂を含む塗布液と吐出する吐出ノズル部と、吐出された塗布液に光照射して硬化させる光照射部とを２組設け、それぞれの照射条件を異ならせる。第１ヘッド部５に設けた吐出ノズル部５２と光照射部５３との間隔が、第２ヘッド部７に設けた吐出ノズル部７２と光照射部７３との間隔よりも小さい。このため、第１ヘッド部５では、塗布液が基板Ｗに塗布されてから光照射されるまでの時間が短く、幅が狭くて高さのある電極が形成される。一方、第２ヘッド部７では、塗布液が基板Ｗに塗布されてから光照射されるまでの時間が長いので塗布液が広がり、より幅広の電極が形成される。 （もっと読む）

【課題】シリサイド領域と非シリサイド領域が混在する半導体装置において、シリサイド領域の狭ゲート電極間にシリサイドプロテクション膜残りによるシリサイド形成不良を防止し、非シリサイド領域において確実にシリサイド化反応を防止する製造方法を提供する。
【解決手段】同一の半導体基板のシリサイド領域Ａと非シリサイド領域Ｂを備える半導体装置の製造方法は、半導体基板１０１上の全面にゲート電極１０３を覆うように堆積した第１のシリコン酸化膜１０４をエッチングして、ゲート電極１０３の側面に断面Ｉ字状のオフセットサイドウォール１０４ａをシリサイド領域Ａに形成し、シリサイドプロテクション膜１０４ｂを非シリサイド領域Ｂに形成する。続いて、内側サイドウォール１０６、外側サイドウォール１０７、及び不純物拡散層１０８を形成した後、シリサイド領域Ａのゲート電極１０３及び不純物拡散層１０８上に金属シリサイド層１１０を形成する。 （もっと読む）

【課題】スパッタリング法により透明導電性酸化物を成膜する際のノジュールの発生を抑制し、安定にスパッタリングを行うことのできるターゲット、このようなターゲットからなる透明導電性酸化物、およびこのようなターゲットの製造方法を提供する。
【解決手段】Ｉｎ／（Ｉｎ＋Ｚｎ）で表わされる原子比が、０．７５〜０．９７の範囲であるとともに、Ｉｎ₂Ｏ₃ （ＺｎＯ）_ｍ（ただし、ｍは２〜２０の整数である。）で表される六方晶層状化合物を含有し、かつ、該六方晶層状化合物の結晶粒径が５μｍ以下の値であるスパッタリングターゲットから成膜してなる透明導電性酸化物。 （もっと読む）

【課題】 電極と半導体基板の間の順方向特性を改善する技術を提供する。
【解決手段】 半導体装置１００は、表面の少なくとも一部に複数の突出部６ａが形成されている突出部領域６を有する半導体基板１４と、複数の突出部６ａの側面６ｄに形成されている電流方向異方性材料４と、突出部領域６上に形成されている電極２を備える。電流方向異方性材料４は平面方向のキャリア移動度が高いので、電極２と半導体基板１４の間の順方向特性を改善することができる。 （もっと読む）

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。
（もっと読む）

【課題】薄膜中への不純物の取り込みを抑制し、膜質を向上させる。
【解決手段】基板を処理する処理室内にハロゲン含有ガスを供給するハロゲン含有ガス供給工程と、処理室内にハロゲン含有ガスとは異なる原料ガスを供給する原料ガス供給工程と、処理室内に電子ビームを供給して基板近傍で原料ガスの活性種を生成する原料ガス活性種生成工程と、を有し、原料ガスの活性種とハロゲン含有ガスとを反応させて基板上に薄膜を形成する薄膜形成工程と、処理室内に水素含有ガスを供給する水素含有ガス工程と、処理室内に電子ビームを供給して基板近傍で水素含有ガスの活性種を生成する水素活性種生成工程と、を有し、水素含有ガスの活性種と、基板上に形成した薄膜中のハロゲン元素と、を反応させて基板上に形成した薄膜を改質する薄膜改質工程と、を備えている。 （もっと読む）

【課題】フィンの下部に適切に不純物が導入された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置としてのＦｉｎＦＥＴ１は、基体としての半導体基板１０と、半導体基板１０上に形成された複数のフィン２０とを有し、複数のフィン２０は、第１の間隔と第１の間隔よりも間隔が狭い第２の間隔とを繰り返して形成され、第１の間隔を形成する側に面した第１の側面２２１の下部の不純物濃度が、第２の間隔を形成する側に面した第２の側面２２２の下部の不純物濃度よりも高い半導体領域を有する。 （もっと読む）

【課題】ゲート電極周辺の寄生容量を低減させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する。ゲート絶縁膜上に、その上部に絶縁膜を有するゲート電極を形成する。ゲート電極を形成した後、半導体基板とゲート電極を覆う第１シリコン酸化膜を形成する。第１シリコン酸化膜を形成した後、第１シリコン酸化膜を覆う第１シリコン窒化膜を形成する。第１シリコン窒化膜を形成した後、第１シリコン窒化膜を覆う第２シリコン酸化膜を形成する。第２シリコン酸化膜を形成した後、第２シリコン酸化膜をエッチングして、第２シリコン酸化膜をゲート電極の側壁部に残す。第２シリコン酸化膜をゲート電極の側壁部に残す工程の後、半導体基板に不純物拡散層を形成する。不純物拡散層を形成した後、第２シリコン酸化膜を除去する。第２シリコン酸化膜を除去した後、半導体基板を覆う第２シリコン窒化膜を形成する。 （もっと読む）