【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

本発明は、トップエミット型窒化物系発光素子とその製造方法に関し、窒化物系発光素子は、ｎ型クラッド層と、活性層及びｐ型クラッド層が順次に積層されており、ｐ型クラッド層上に形成された界面改質層と、前記界面改質層上に透明導電性素材で形成された透明導電性薄膜層と、を備えたトップエミット型窒化物系発光素子を提供する。このようなトップエミット型窒化物系発光素子及びその製造方法によれば、ｐ型クラッド層とのオーミック接触特性が改善され、発光素子のパッケージングの際に、ワイヤーボンディング効率を、及び収率を高めることができ、低い非接触抵抗及び優れた電流−電圧特性により素子の発光効率及び素子寿命を向上することができるという長所を提供する。 （もっと読む）

【課題】加工パターンの疎密に依存することなく面内均一に精度良好なパターン加工行うことが可能なエッチング工程を備えた半導体装置の製造方法を提供する。
【解決手段】基板１１上にＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３を形成し、マスクパターン１５上からのプラズマ処理を行う。これにより、マスクパターン１５から露出している被エッチング膜１３部分をＳｉＯ₂化して改質部１３ｂを形成する前処理を行う。次に、マスクパターン１５およびＳｉＯＣＨ系材料からなる未改質部１３ａに対して選択的に改質部１３ｂをエッチング除去する。 （もっと読む）

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にＴａ［Ｎ（（ＣＨ_３）_２］_５を供給するＴａ［Ｎ（（ＣＨ_３）_２］_５供給工程（Ｓ１０２）と、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５におけるＴａとは異なるＣを除去するＨ_２供給工程（Ｓ１０６）と、前記Ｃが除去された前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５の吸着分子に基づいて前記ＴａＮ膜を生成するＮＨ_３供給工程（Ｓ１０８）と、を備え、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５工程とＨ_２供給工程とＮＨ_３供給工程とを繰り返すことで、前記基体上にＴａＮ膜を堆積させることを特徴とする。 （もっと読む）

【課題】 高耐圧、低耐圧トランジスタを同一基板に備える半導体装置の、高耐圧トランジスタ領域の面積の削減を図る装置及び方法の提供。
【解決手段】 支持基板１０ａ上の絶縁層１０ｂ上に形成された第１半導体層１０ｃと、前記第１半導体層１０ｃ内に形成された第１高耐圧トランジスタ１００Ｐと、前記絶縁層上に形成された第２半導体層内に形成された第２高耐圧トランジスタ１００Ｎと、第１半導体層と第２半導体層との間に設けられた絶縁層１０ｂに到達する深さを有する第１素子分離領域１１０ａと、前記絶縁層１０ｂ上に形成された第３半導体層内の第１低耐圧トランジスタ２００Ｎと、前記第３半導体層内に形成された第２低耐圧トランジスタ２００Ｐと、前記第３半導体層内に形成され、かつ、前記第１低耐圧トランジスタ２００Ｎと前記第２低耐圧トランジスタ２００Ｐとの間に設けられた、前記絶縁層１０ｂに到達しない深さを有する第２素子分離領域とを含む。 （もっと読む）

【課題】 安定した低抵抗のシリサイド膜を形成する技術を提供する。
【解決手段】 半導体基板１上にゲート絶縁膜５を形成する工程、ゲート絶縁膜５上にシリコン膜７を形成する工程、シリコン膜７と半導体基板１との表面にＢＦ₂イオンおよびＢイオンを注入し、ｐチャネル型ＭＩＳトランジスタＱｐのゲート電極１１ｐと高濃度ｎ型半導体領域１５からなるソース／ドレインとを形成する工程、ゲート電極１１ｐの上部に第１コバルトシリサイド膜を形成し、ソース／ドレインの上部に第２コバルトシリサイド膜を形成する工程を有する。 （もっと読む）

【課題】ＨＥＭＴ性能を向上させる。
【解決手段】
本発明は、ヘテロ構造上で、若干のＨＥＭＴトランジスタを製造する方法と同様に、ＭＯＣＶＤを用いてＳｉＮ層をいささかも除去することなく、表面に接点を蒸着させることにより、構造の冷却および反応器からの試料の取り出しに先立ち、高温で成長が起こる反応器内で、最上部ＡｌＧａＮ層上の表面を薄いＳｉＮ層で覆うことにより、より高性能（出力）を伴い、有機金属気相成長法により成長させられた、ＨＥＭＴ、ＭＯＳＨＦＥＴ、ＭＩＳＨＦＥＴ素子、またはＭＥＳＦＥＴ素子のような、ＩＩＩ族−Ｎ電界効果素子を製造するための新規な方法を解説している。本発明は素子も解説している。 （もっと読む）

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】炭化珪素層１１を有する半導体装置の製造方法であって、（Ａ）炭化珪素層１１の上に導電層２１を形成する工程と、（Ｂ）導電層２１と炭化珪素層１１を反応させて、炭化珪素層１１に接する反応層１２およびシリサイド層２３からなる合金層を形成する工程と、（Ｃ）シリサイド層２３の少なくとも一部を除去することにより、反応層１２の表面の少なくとも一部を露出させる工程と、露出させた反応層１２の表面上に電極層１３を形成する工程とを含む。 （もっと読む）

半導体デバイスの製造時に銅薄膜を形成するための銅（Ｉ）アミジナート前駆体、および化学蒸着法または原子層堆積法を使用して、銅（Ｉ）アミジナート前駆体を基板上に堆積する方法を開示する。
（もっと読む）

【課題】 チャネル長の短い薄膜トランジスタを簡便に、かつ、低廉なコストで形成することができる薄膜トランジスタの製造方法を提供する。
【解決手段】 液滴乾燥法を用いることによってバンク３０を形成し、このバンク３０を挟んでソース電極４０ａとドレイン電極４０ｂを形成する。その後、バンク３０を剥離することによって得られる溝パターン５０に半導体材料を供給して半導体層を形成し、ゲート絶縁膜、ゲート電極等を形成することにより、薄膜トランジスタを製造する。 （もっと読む）