本発明は、比誘電率が８以上の膜（Ｈｉｇｈ−ｋ膜）とシリコン酸化膜とが表面に形成されたものをエッチング処理するのに好適なエッチング液であって、Ｈｉｇｈ−ｋ膜のエッチングレートが２Å／分以上であり、熱酸化膜（ＴＨＯＸ）とＨｉｇｈ−ｋ膜のエッチングレートの比が５０以下であるものを提供する。前記エッチング液としては、フッ化水素（ＨＦ）と種々のエーテル系有機溶媒とを混合したものが好ましく使用される。
（もっと読む）

【課題】 ブレークダウン電圧を低電圧化しても電極の基板領域への突き抜けによるリーク電流の発生がない半導体装置を提供する。
【解決手段】 ベース領域１３の表面とカソード電極１５とが層間絶縁膜１４ｂを介して電気的非接触であり、ベース領域１３より接合深さが深いガードリング領域１２内に埋め込まれた導電体プラグ１９によりガードリング領域１２とカソード電極１５との電気的接触が図られているため、アルミニウムによるアロイスパイク現象が発生する虞がなくなる。 （もっと読む）

ＭＯＳＦＥＴのゲートまたはＭＯＳＦＥＴのソースまたはドレイン領域は、シリコンゲルマニウムまたは多結晶シリコンゲルマニウムを含む。好ましくはニッケルシリサイドのモノシリサイドフェーズを含むニッケルゲルマノシリサイド（６２、６４）を形成すべく、ニッケルでのシリサイデーションを実行する。
ニッケルモノシリサイドによって呈される優れたシート抵抗を実質的に保持する一方、シリサイド中にゲルマニウムを含むことは、モノシリサイドフェーズが形成され得るより温度領域をより広くする。その結果、ニッケルゲルマノシリサイドは、後続のプロセスの間、ニッケルモノシリサイドよりも、より高い温度に耐えることができる。しかしながら、ニッケルモノシリサイドとほぼ同一のシート抵抗および他の有益な特性を提供する。
（もっと読む）

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ）犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第１層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。 （もっと読む）

【課題】 第１層配線と、拡散層あるいはゲート電極との層間容量を抑えつつ、拡散層あるいはゲート電極に確実に接続するコンタクトプラグを形成する。
【解決手段】 基板上方に形成されたゲート電極と、ゲート電極の両側に形成された拡散層とを有する半導体装置において、一端において、ゲート電極の上面に接し、かつ、他端が、ゲート電極上面よりも、基板に近い位置に伸びる導電体膜を形成する。そして、基板上に、ゲート電極と、導電体膜とを埋め込む層間絶縁膜を形成し、この層間絶縁膜を貫通し、導電体膜の、ゲート電極上面よりも基板に近い位置において、導電体膜に接続する第プラグを形成する。 （もっと読む）

【課題】セルの周辺領域における線状パターンのＣＤを減少させることができる半導体素子の製造方法を提供する。
【解決手段】セル領域及び周辺領域が画定された基板２００上にシリコン窒化膜２０１Ａを形成する工程、シリコン窒化膜上に反射防止膜としてシリコン酸窒化膜２０２Ａを形成する工程、セル領域では最終パターンの線幅Ｗ１Ａより広い幅Ｗ１を有し、周辺領域ではパターンの崩れの発生を抑える最小の線幅Ｗ２を有するようにシリコン酸窒化膜上にフォトレジストパターン２０３を形成する工程、フォトレジストパターンをエッチングマスクとしてシリコン酸窒化膜とシリコン窒化膜とをエッチングする処理を、残留するシリコン酸窒化膜２０２Ｂとシリコン窒化膜２０１Ｂとの線幅Ｗ１Ａ，Ｗ２Ｂがフォトレジストパターンの線幅Ｗ１，Ｗ２に比べて狭くなるまで行う工程、及び残留するシリコン窒化膜を過度エッチングする工程を含む。 （もっと読む）

【課題】 素子面積に占める発光面積を大にでき、配光むらを抑えて高輝度化を実現することのできる発光素子を提供することにある。
【解決手段】 ＬＥＤ素子１の電極形成面側に、絶縁層１７を介してＡｕからなる外部接続用のｎ型端子部１８およびｐ側端子部１９を設けたので、ＬＥＤ素子１の実装性を確保するために必要な電極形状の制約を受けることなくｎ−電極１５およびｐ−電極１６の形状を任意の形状で形成することができる。このことにより発光形状を考慮してｐ−電極１６の形状を設計することが可能になり、発光面積の拡大を図ることができ、光取り出し性が向上する。 （もっと読む）

【課題】 単層電極構造の電荷転送電極を形成するに際し、第２層導電性膜の平坦化工程に起因する膜減りを防止し、均一な膜厚の電荷転送電極を形成することにより電荷転送効率の改善を図る。
【解決手段】 ゲート酸化膜の形成された半導体基板表面に、第１の電極を構成する第１層導電性膜のパターンを形成する工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程と、少なくとも前記第１の電極上の前記第２層導電性膜を除去し、平坦化する工程とを含み、前記平坦化する工程に先立ち、前記第２層導電性膜の上層の一部に除去抑制層を形成する工程を含む。 （もっと読む）

【課題】 良好な特性を備えるカーボンファイバーを均一性高く基体上に形成する。
【解決手段】 カーボンファイバーの製造方法であって、第１の触媒材料と、第２の触媒材料を含む触媒粒子との積層体を、基体上に配置し、第１の触媒材料と前記第２の触媒材料とを反応させることで、第１の触媒材料と第２の触媒材料とからなる触媒粒子を基体上に形成し、その後第１の触媒材料と第２の触媒材料とからなる触媒粒子と、カーボンファイバーの原料とを反応させて、基体上にカーボンファイバーを成長させる。 （もっと読む）

【課題】 半導体装置において、セル面積の縮小化を図ることにある。
【解決手段】 半導体装置１００は、半導体基板１０と、半導体基板１０の内部に形成され、コントロールゲートとして機能する不純物領域２２と、半導体基板１０の上方に形成されたゲート絶縁層１６と、ゲート絶縁層１６の上方に、不純物領域２２とオーバーラップして形成されたフローティングゲート１８と、フローティングゲート１８の上方に形成された層間絶縁層５０と、層間絶縁層５０の上方に、フローティングゲート１８とオーバーラップして形成された遮光層５２と、を含む。遮光層５２は、不純物領域２２と電気的に接続している。 （もっと読む）