【課題】 ２スペーサで微細なコンタクトホールとキャパシタをセルフアライメントに形成し、プロセスの重複制限を緩和して、製造が容易で低コストなものとする。
【解決手段】 ２組のスペーサを介してソース／ビット線のコンタクトとキャパシタの保存電極とをセルフアライメントに形成するものであって、第１スペーサを層間誘電膜の側壁に形成してソース／ビット線のコンタクトホールを区画するステップと、第２スペーサをビット線の側壁に形成してキャパシタの保存電極を区画するステップとを具備して、大きなアスペクト比を有する微細なコンタクトホールを形成し、コンタクトホールにコンタクトを形成するエッチング工程における重複制限を緩和するとともに、同一フォトマスク工程によりソースおよびドレインのコンタクトを形成することにより、フォトマスク工程の回数を減らすことができる。 （もっと読む）

【課題】 感知増幅器へ給電する電源配線の配線抵抗に起因する感知増幅遅延時間を短くしてアクセスタイムを短くする。
【解決手段】 記憶素子群の配置領域１０２上、感知増幅器列の配置領域１０１およびワード線裏打ち領域４４を含めて電源配線（電源線１２および接地線１１）をメッシュ状に形成するとともに、感知増幅器を駆動する感知増幅器駆動回路を分散配置し、メッシュ状の電源配線の最寄りの箇所から感知増幅器駆動回路に給電し、感知増幅器駆動回路と感知増幅器との配線距離を短くする。この際、感知増幅器駆動回路は、記憶素子領域のワード線の裏打ちをするワード線裏打ち領域４４をビット線方向に延在させて感知増幅器列の配置領域１０１と交差する領域に配置する。 （もっと読む）

【課題】半導体集積回路装置の多層配線の微細化および信頼姓と設計自由度の向上を実現するとともに、製造を容易にしてコストを低減させる。
【解決手段】メモリセルアレー部では、複数の層間絶縁膜（８、１２、１５、１８）をそれぞれ貫通する側面がほぼ垂直な複数の接続プラグ（１０、１３、１６、１９）を順次直接接続し、一方、周辺回路部では、上記複数の接続プラグを、配線接続パッド（１１、１４、１７）を介して互いに接続する。
【効果】多層配線の所要面積が減少されて設計の自由度が向上し、また、製造時の不良発生要因が減少したため、歩留まりが向上してコストが低減される。 （もっと読む）

【課題】 表面段差の軽減、容量増大を図り、漏洩電流も少なく、かつ精度の向上、工程の簡素化を図れる半導体素子のキャパシタ製造方法を提供すること。
【解決手段】 基板２０１上に第１、第２絶縁膜２０３，２０４を形成し、コンタクト領域の第２絶縁膜２０４を除去し、全面に第３絶縁膜２０５を形成し、キャパシタ領域の第３絶縁膜２０５を除去し、露出した第２絶縁膜２０４をマスクとして第１絶縁膜２０３にコンタクトホール２０６を形成し、全内壁および第３絶縁膜２０５の表面に導電層２０７を形成し、さらに平坦化層２１２を形成し、平坦化層２１２を第３絶縁膜２０５の表面まで削り出し、同時に導電層２０７を第３絶縁膜２０５の表面から除去して、第３絶縁膜２０５の除去部内壁およびコンタクトホーツ２０６に段付き２重シリンダ形状に貯蔵電極２０８を形成する。その後、残存平坦化層２１２と残存第３絶縁膜２０５を湿式食刻で除去する。 （もっと読む）

【課題】 微細なサイズの強誘電体容量に低電圧を印加した際の分極特性を改善し、低電圧での動作を可能とし、かつ歩留りのよい高集積な強誘電体メモリ装置を提供する。
【解決手段】 メモリ内容を記憶させる前段階において、メモリ動作時に強誘電体容量Ｃに印加される通常の電圧ＶＣＣよりも高い電圧Ｖｅｘ（Ｖｅｘ＞ＶＣＣ）をあらかじめ強誘電体容量Ｃに印加する。強誘電体容量Ｃに高電圧Ｖｅｘを印加することにより、強誘電体容量Ｃのドメインを再配列することができる。そのため、サイズの縮小による強誘電体容量Ｃの欠陥の増加等により分極反転を阻害されたドメインが、再配列により分極反転が可能となる。このような作用により小さいサイズの強誘電体容量における低電圧印加時の分極特性が改善される。この分極特性を改善した後、メモリ内容を書き込んでメモリ装置として使用する。 （もっと読む）

【課題】 半導体装置の一部を構成する強誘電体や白金の微細加工を容易に実現できるようにする。
【解決手段】 半導体基板１の上にデバイス絶縁膜２を形成し、その上に下層白金膜３、強誘電体膜４、上層白金膜５及びチタン膜６を順次形成し、更にその上に所望のパターンのフォトレジストマスク７を形成する。この際、チタン膜６の厚さを、上層白金膜５と強誘電体膜４と下層白金膜３とからなる積層膜の厚さの合計の十分の一以上に設定する。次に、ドライエッチング法でチタン膜６をエッチングし、フォトレジストマスク７を灰化処理により除去する。このようにしてパターン化されたチタン膜６をマスクとし、かつ酸素ガスの体積濃度を４０％に設定した塩素と酸素との混合ガスのプラズマを用いたドライエッチング法により、３層の積層膜３〜５をエッチングする。更に、塩素ガスのプラズマを用いたドライエッチング法でチタン膜６を除去する。 （もっと読む）