【課題】半導体基板の側面における割れや欠けを防ぐことができるインターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法を提供する。
【解決手段】上面に導体回路１９が形成された半導体基板１１と、半導体基板１１の側面を被覆する保護層２０Ａと、を備えるインターポーザー１０Ａである。半導体基板１１はシリコン等からなり、上面を第１絶縁膜１３で被覆されるとともに、下面及び側面を保護層２０Ａで被覆されている。半導体チップ１，２は、半田端子３，４によりインターポーザー１０Ａの配線１９（導体回路）に接続されるとともに、アンダーフィル５，６によりインターポーザー１０Ａの上面に固定されている。 （もっと読む）

【課題】応力工学的な非平面状マイクロスプリングを含むインターポーザが、インターポーザの上方および下方に配設された電子構造のボンディングパッドの相互接続を提供する。
【解決手段】インターポーザ２の下端面において接触するように配設されたマイクロスプリング５の固定部分と、インターポーザ２の上端面全体にわたって接触して、かつたわむように、マイクロスプリング５の自由部分に位置するマイクロスプリング５の先端部と、の間の横方向の片寄りが、異なるボンディングパッドのピッチを有するデバイスの相互接続を可能にする。自由部分のマイクロスプリング５接点がデバイスの一時的相互接続を可能にし、その一方で自由部分全体を覆って付けられたはんだがデバイスとインターポーザ２との恒久接続を可能にする。 （もっと読む）

【課題】はんだバンプが破断することなく、かつ半導体パッケージにも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる。
【解決手段】半導体パッケージ基板１、中継基板３および実装基板２のヤング率をそれぞれＥ１、Ｅ３およびＥ２とすると、Ｅ１＞Ｅ３＞Ｅ２という関係を満たす中継基板３を使用する。端子間ピッチＬ１＝端子間ピッチＬ２＜ビア間ピッチＬ３となっている。このようなＬ１＝Ｌ２＜Ｌ３の関係では、中央のはんだバンプにおける両端接合領域の中心間距離（接続距離）Ｌ４より、その側方のはんだバンプについての接続距離Ｌ５が長くなる。 （もっと読む）

【課題】発熱による損失を低減可能な半導体デバイスを提供する。
【解決手段】基材１９と該基材１９上に形成された回路素子１５とを備える半導体デバイス１７であって、該基材１９は、四角形の四隅に切り落とし部７１が形成された形状であることを特徴とする。これによって、半導体デバイス１７は、四角形の四隅に切り落とし部７２が形成されているため、高電圧が印可されても電界が集中することがなく、発熱による損失を低減することができる
。発熱問題を低減することによって、実装の小型化も可能になり、パワー半導体デバイスの応用範囲もひろげられる。 （もっと読む）

【課題】 インターポーザと半導体チップとのバンプ接合部、及び、インターポーザとマザーボードとの半田ボール接合部の接合寿命を向上させるとともに、半導体パッケージの外部接続電極に接続する回路導体の断線を無くして該半導体パッケージの寿命を向上させることが可能なインターポーザ、該インターポーザの製造方法、該インターポーザと半導体チップとをフリップチップ接合させた半導体パッケージ、及び該半導体パッケージの製造方法を提供する。
【解決手段】 インターポーザ１は、絶縁層７、外部接続電極６、配線パターン１１、及びビア１２を備えている。外部接続電極６との接合部におけるビア１２の直径をｄと、外部接続電極６の直径をＤとの比をｄ／Ｄ＝Ａとし、絶縁層７の弾性率をＥとしたとき、


を満たしている。また、外部接続電極６は、ビア１２を介してのみ配線パターン１１と電気的に接続する。 （もっと読む）

【課題】基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造及び電子デバイスを提供すること。
【解決手段】金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層４０、導体層の上にニッケル及びリンを含む第一の層５２、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつＮｉ_３Ｐを含む第二の層５４、並びに第二の層の上にＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層５６、が積層された端子１２と、端子の第三の層の上にはんだ層７５と、を備える端子構造であって、第二の層の第三の層側の表面の一部を、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物８５が覆っており、積層方向における第二の金属間化合物の最大厚みが、０．０５〜０．７μｍである端子構造１４、及び当該端子構造を備える電子デバイス。 （もっと読む）

【課題】
チップパッケージを補強するシステム及び方法を提供する。
【解決手段】
この開示に係る一部の実施形態によって提供されるチップパッケージは、チップ、基板、及び該チップと該基板との間に配置された相互接続層を含み得る。一部の実施形態において、相互接続層は、前記チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクト１０４Ａのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクト１０４Ｂとを含み得る。 （もっと読む）

【課題】ボンディングリードの配置効率を向上させる。
【解決手段】配線基板１０の第１辺１０ｃに沿って配置される複数のボンディングリード１１は、第１ボンディングリード群に配置される複数のボンディングリード１１ａと、第１ボンディングリード群と第１辺１０ｃの間の第２ボンディングリード群に配置される複数のボンディングリード１１ｂを含んでいる。ここで、ボンディングリード１１ｂの数はボンディングリード１１ａよりも多い。また、第１ボンディングリード群において、隣り合うボンディングリード１１ａの間には、ボンディングリード１１ｂに接続される複数の上面側配線１３ａｂが配置されている。これにより、ボンディングリード１１を半導体チップの第１主辺２０ｃに対して斜めに配置してもボンディングリード１１の配置効率を向上させることができる。 （もっと読む）

【課題】製品の薄板化やワンショット（ｏｎｅ ｓｈｏｔ）モールドに対応することができるとともに、パネル基板、ストリップ基板及び単位基板の全ての反りを改善することができる半導体パッケージ基板及びその製造方法を提供する。
【解決手段】一面に半導体実装のためのバンプパッド１０２ａを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッド１０２ｂを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド１０２ａ上に形成された第１表面処理層（１０３ａ＋１０４ａ）と、前記半田面の半田付けパッド１０２ｂ上に形成された第２表面処理層（１０３ｂ＋１０４ｂ）と、を含み、第１表面処理層（１０３ａ＋１０４ａ）と第２表面処理層（１０３ｂ＋１０４ｂ）の厚さは相違する半導体パッケージ基板１００である。 （もっと読む）

【課題】ＩＣパッケージの両面Ｉ／Ｏ系を製造する簡単な方法を提供する。
【解決手段】埋込みチップパッケージの配線構体３８は、誘電体層４２と、複数の上部コンタクトパッド５２、５４を具備する第１の金属層と、複数の下部コンタクトパッド５６、５８を具備する第２の金属層と、誘電体層を貫通し且つ上部コンタクトパッド及び下部コンタクトパッドと接触するように形成されたメタライズ接続部６２とを含む。上部コンタクトパッドの第１の面は誘電体層の上面に固着され且つ下部コンタクトパッドの第１の面は誘電体層の底面に固着される。下部コンタクトパッドの第１の面とは反対の側の下部コンタクトパッドの面に配線構体の第１の側の入出力（Ｉ／Ｏ）部が形成され且つ上部コンタクトパッドの第１の面とは反対の側の上部コンタクトパッドの面に配線構体の第２の側のＩ／Ｏ部が形成される。 （もっと読む）