【課題】電磁界による影響を受け難く、信号ノイズの発生が低減された貫通配線基板の提供。
【解決手段】（１）基板１を構成する複数の面のうち、何れか２つの面を結ぶ微細孔が基板１内に配され、該微細孔内に導電性物質が配されてなる貫通配線を複数設けた貫通配線基板１０であって、前記複数の貫通配線のうち少なくとも２本の隣接した貫通配線２，３からなるペア配線４が、その長手方向の少なくとも一区間ｈにおいて互いにツイストすることを特徴とする貫通配線基板１０。（２）ペア配線４が差動伝送路を構成することを特徴とする（１）に記載の貫通配線基板１０。 （もっと読む）

【課題】反りが低減され、薄型回路基板として適した積層板を提供すること。
【解決手段】繊維基材層と樹脂層を備える複数のプリプレグが積層されてなり、上部に配線層が形成されるか、またはビルドアップ層が形成される積層板であり、積層方向において、一方の面１１０に最も近く配置された第一繊維基材層１０１の中心線Ａ１と、第一繊維基材層１０１に隣接する第二繊維基材層１０１ａの中心線Ａ３との距離をＤ１とし、他方の面１１１に最も近く配置された第三繊維基材層１０５の中心線Ａ２と、第三繊維基材層１０５に隣接する第四繊維基材層１０５ａの中心線Ａ４との距離をＤ２とし、当該積層板の厚さをＤ３とし、当該積層板中の繊維基材層の数をｎ（ただし、ｎは２以上の整数である。）としたとき、下記式（１）および（２）の条件をいずれも満たす積層板１００ｃである。
Ｄ３／ｎ＜Ｄ１ （１）
Ｄ３／ｎ＜Ｄ２ （２） （もっと読む）

【課題】信頼性の高い半導体装置を実現する。
【解決手段】半導体装置１００は、配線基板１０と、配線基板１０上に実装された半導体チップ２０と、を備えている。配線基板１０は、一面において半導体チップ２０と対向する基材５２と、配線基板１０を、半導体チップ２０を除く外部に接続する端子４０と、基材５２の一面上に設けられ、かつ端子４０に接続するダミー配線３２と、基材５２上およびダミー配線３２上に設けられた絶縁膜と、を有している。 （もっと読む）

【課題】配線基板に内蔵されるキャパシタの大容量化を容易に実現することのできる配線基板、半導体装置及び配線基板の製造方法を提供する。
【解決手段】配線基板１は、第１主面Ｒ１と第２主面Ｒ２との間を貫通する貫通孔１０Ｘを有する基板本体１０と、貫通孔１０Ｘに形成された貫通電極１２と、基板本体１０の第１主面及び貫通孔１０Ｘの内壁面を覆う絶縁膜１１上に、第１電極２２と誘電体層２３と第２電極２４とが順に積層されて形成されたキャパシタ部２１を有するキャパシタ２０を備えている。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、主面に複数の埋込導電部（埋込導電部１０６）が設けられたシリコンウエハ１０２と、シリコンウエハ１０２の主面に配置された、埋込導電部１０６に電気的に接続する複数の第１の半導体素子（半導体チップ１０８）と、を備える構造体を用意する工程と、半導体封止用樹脂組成物を用いて、シリコンウエハ１０２の主面上の複数の半導体チップ１０８を封止する封止材層１１０を形成する工程と、シリコンウエハ１０２の裏面を研削して、裏面に埋込導電部１０６を露出させて、貫通プラグ１０５とする工程と、を含む。 （もっと読む）

【課題】アダプタ基板を用いたＩＣ及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得る。
【解決手段】マザーボードとアダプタ基板とのとの間に測定すべきＩＣと同じ大きさの中継基板を配置させる。また、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。 （もっと読む）

【課題】インターポーザに半導体装置を実装する際の、実装不良を抑制することを目的とする。
【解決手段】貫通電極６の絶縁樹脂１３上に、突起２０を設けることにより、半田バンプ３を介してインターポーザ１６に半導体装置１を実装する際の加熱により、絶縁樹脂１３が熱分解により低分子化され変質する率を低減し、実装不良を抑制することができる。 （もっと読む）

【課題】 誘電体膜の製造方法、デカップリングキャパシタの製造方法及びデカップリングキャパシタに関し、内部端子のピッチを外部端子のピッチより大きくして容量をより大きくすることを可能にする膜強度を有する粒子充填度の高い誘電体膜を得る。
【解決手段】 平均粒径が６００ｎｍ乃至８００ｎｍに分級した第１の母粒子群と、前記第１の母粒子群と同じ組成で且つ平均粒径が１５０ｎｍ乃至２００ｎｍに分級した第２の母粒子群と、前記第１の母粒子群と同じ組成で且つ平均粒径が５０ｎｍ以下の第３の母粒子群とを気体中に浮遊させ、前記浮遊した第１乃至第３の母粒子群をノズルにより成膜基板上に吹き付けて、前記成膜基板上に誘電体膜を成膜する。 （もっと読む）

【課題】電子部品及びインターポーザ基板の隙間を狭小化しても、電子部品及びインターポーザ基板の隙間を充分に確保することが出来るインターポーザ基板を提供すること。
【解決手段】基板本体１１と、前記基板本体１１の表面に設けられ、電子部品３０の突起端子３２を接続するための電極パッド１５を有する配線パターン１２と、前記配線パターン１２の前記電極パッド１５の周囲に選択的に形成され、前記電極パッド１５より半田の濡れ性が低い金属膜１３と、を備えるインターポーザ基板。 （もっと読む）

【課題】半導体素子の実装時等において発生し得る基板の反りを低減すること。
【解決手段】配線基板１０は、複数の配線層が絶縁層を介在させて積層され、半導体素子が搭載される第１面側と、これと反対側に位置する第２面側とを有している。第１面側に位置する最外層の絶縁層１２には、搭載される半導体素子と電気的に接続されるインターポーザ３０が埋設され、第２面側に位置する最外層の絶縁層２０には、シート状部材４０が埋設されている。インターポーザ３０とシート状部材４０は、互いに対称となる位置に配設されている。 （もっと読む）