【課題】データ消去動作時に、誤書き込みの危険性を抑えることができる不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、複数のビット線ＢＬ、複数のビット線ＢＬに交差する複数のワード線ＷＬ、並びに複数のビット線ＢＬ及びワード線ＷＬの各交差部に配置され、非オーミック素子ＮＯと可変抵抗素子ＶＲとが直列接続された複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルＭＣの一つを選択し、この選択されたメモリセルＭＣのデータ消去のための消去パルスを生成し、この選択されたメモリセルＭＣに消去パルスを供給する制御回路とを備える。制御回路は、非オーミック素子ＮＯの逆バイアス方向に消去パルスによる電圧を印加することによりデータ消去を実行する。 （もっと読む）

【課題】ロジック回路を構成する第１トランジスタのオン電流を高くしたまま、ＤＲＡＭのメモリセル、又はＤＲＡＭに対して書き込み及び消去を行う周辺回路の一部である第２トランジスタのリーク電流を低くする半導体装置とその製造方法を提供する。
【解決手段】第１トランジスタ１００は、第１ゲート絶縁膜１１０、第１ゲート電極１２０、及び第１サイドウォール１５０を備えている。第２トランジスタ２００は、第２ゲート絶縁膜２１０、第２ゲート電極２２０、及び第２サイドウォール２５０を備えている。容量素子３００は、第２トランジスタ２００のソース・ドレイン領域２４０の一方に接続している。第１ゲート絶縁膜１１０は第２ゲート絶縁膜２１０と厚さが等しく、第１ゲート電極１２０は第２ゲート電極２２０と厚さが等しい。そして第２サイドウォール２５０の幅は、第１サイドウォール１５０の幅より広い。 （もっと読む）

【課題】不揮発性半導体記憶装置の特性の向上を図る。
【解決手段】不揮発性半導体記憶装置は、互いに交差する複数の第１配線および複数の第２配線と、前記第１配線と前記第２配線との各交差部に配置された複数のメモリセルとを具備する。複数の前記メモリセルのそれぞれは、前記第１配線に接続された整流素子と、前記整流素子上に形成された下部電極と、前記下部電極上に形成された可変抵抗素子と、前記可変抵抗素子上に形成され、前記第２配線に接続された上部電極と、を有し、前記第１配線方向に隣接した複数の前記メモリセルの前記整流素子の一部は、接続されている。 （もっと読む）

【課題】情報の読み出し時に誤書き込みを抑制する。
【解決手段】磁気メモリは、磁化方向が固定された固定層１２と、磁化方向が可変の記録層１４と、固定層１２と記録層１４との間に設けられた非磁性層１３とを含む磁気抵抗素子１０を具備する。磁気抵抗素子１０のＭＲ比、平行状態に書き込む第１の方向の臨界電流値Ｉ_ｃ−、反平行状態に書き込む第２の方向の臨界電流値Ｉ_ｃ＋とすると、
ＭＲ比≧｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１
を満たす場合に、読み出し電流の方向は第１の方向に設定される。 （もっと読む）

【課題】信頼性の高いメモリセルを形成することが可能な半導体装置及びその製造方法を提供する。
【解決手段】抵抗値を電気的に書き換えることが可能な可変抵抗素子を有する半導体装置であって、可変抵抗素子２６に対して第１の電圧を印加し、第１の電圧が印加された可変抵抗素子２６の抵抗値を測定し、測定された抵抗値がデータ消去時の抵抗値よりも大きく、且つデータ書き込み時の抵抗値以下の場合、可変抵抗素子２６に対して第１の電圧と異なる第２の電圧を印加し、第２の電圧が印加された可変抵抗素子２６の抵抗値を測定し、この測定された抵抗値がデータ消去時の抵抗値の範囲に収まるまで第２の電圧の印加と抵抗値の測定を繰り返す。 （もっと読む）

【課題】簡易なプロセスで、高い埋め込み性を確保する必要のない半導体装置およびその製造方法を提供する。
【解決手段】半導体基板ＳＵＢの表面に、ソース領域ＳＯおよびドレイン領域ＤＲを有する高耐圧横型ＭＯＳトランジスタが完成される。そのトランジスタを平面視において取り囲む溝ＤＴＲが半導体基板ＳＵＢの表面に形成される。そのトランジスタ上を覆うように、かつ溝ＤＴＲ内に中空ＳＰを形成するようにトランジスタ上および溝ＤＴＲ内に絶縁膜ＩＩＡが形成される。層間絶縁膜ＩＩにトランジスタのソース領域ＳＯおよびドレイン領域ＤＲの各々に達するコンタクトホールＣＨが形成される。 （もっと読む）

【課題】抵抗変化メモリセルに充分な電流を流すことができる半導体記憶装置を提供する。
【解決手段】互いに交差するように形成されたワード線ＷＬｊ及びビット線ＢＬｉと、これら配線の各交差部に配置され、ダイオードＤＩと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを含むメモリセルアレイとを備える。ダイオードＤＩは、ｎ＋型層Ｄ３とｐ＋型層Ｄ１とを有する。ｎ＋型層Ｄ３の少なくとも一部がシリコン−カーバイド混合物（Ｓｉ_１−ｘＣ_ｘ（０＜ｘ＜１））で構成され、ｐ＋型層Ｄ１がシリコン（Ｓｉ）で構成されている。 （もっと読む）

【課題】高メモリ密度、低電力消費、及び高信頼性を達成可能なＮＡＮＤ型多値メモリセルを提供する。
【解決手段】ＮＡＮＤ型多値メモリセルは、２つのドレイン／ソース領域を基板に有する。２つのドレイン／ソース領域の間における基板の上方には、酸化物−窒化物−酸化物構造体が形成される。このうち窒化物層は、電荷を非対称に捕獲する層として機能する。酸化物−窒化物−酸化物構造体の上方には、制御ゲートが配置される。ドレイン／ソース領域に非対称のバイアスをかけることで、ドレイン／ソース領域に高い電圧が生じ、これによってドレイン／ソース領域の略近傍における電荷捕獲層にＧＩＤＬ（ゲートに起因するドレインでの電流漏れ）正孔注入処理を行い、正孔を非対称な分布で注入する。 （もっと読む）

【課題】記憶素子間の干渉が少ない半導体記憶装置を提供する。
【解決手段】半導体記憶装置１において、シリコン基板１１の上層部分の一部にＳＴＩ１６を設け、シリコン基板１１の上層部分をＹ方向に延びる複数本のアクティブエリアＡＡに区画する。そして、上下方向（Ｚ方向）におけるアクティブエリアＡＡの中間部分２７の幅Ｗｍを、上部２６の幅Ｗｕ及び下部２８の幅Ｗｌよりも細くする。 （もっと読む）

【課題】安定した動作を実行可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、ワード線ＷＬと、ビット線ＢＬと、ワード線ＷＬとビット線ＢＬの交差部で両配線間に接続されたメモリセルＭＣとを備える。メモリセルＭＣは、絶縁層２６にて構成されて、金属酸化膜２６を含みエネルギー印加によって抵抗値を可逆的に変化させる可変抵抗素子ＶＲと、金属酸化膜２４ｂを含み、可変抵抗素子ＶＲと直列接続されたＭＩＩＭダイオードＤＩとを備える。金属酸化膜２６の誘電率は、金属酸化膜２４ｂの誘電率よりも低い。金属酸化膜２６の物理膜厚は、金属酸化膜２４ｂの物理膜厚よりも厚い。 （もっと読む）