【課題】階段部に欠陥を生じさせることなく歩留まりを向上させた不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、メモリ領域ＡＲ１及び周辺領域ＡＲ２に亘って積層されたワード線導電層４１ａ〜４１ｄと、メモリ領域ＡＲ１にてワード線導電層４１ａ〜４１ｄに取り囲まれ、基板に対して垂直方向に延びる柱状部４５Ａを含むＵ字状半導体層４５と、柱状部４５Ａの側面とワード線導電層４１ａ〜４１ｄとの間に形成されたメモリゲート絶縁層４４とを備える。ワード線導電層４１ａ〜４１ｄは、メモリ領域ＡＲ１にてカラム方向に第１ピッチＰ１をもって配列されて、ロウ方向を長手方向とするストライプ状に形成された溝Ｔ１Ｂ、周辺領域ＡＲ２にてカラムに第２ピッチＰ２をもって配列されて、ロウ方向を長手方向とするストライプ状に形成された溝Ｔ２を備える。 （もっと読む）

【課題】複数ビット値を格納するための読み出し専用メモリセルを開示する。
【解決手段】該読み出し専用メモリセルは、少なくとも３本の出力線であって、該少なくとも３本の出力線のそれぞれは、異なる複数ビット値を表す、少なくとも３本の出力線と、該３本の出力線のうちの１本と電圧源との間に接続される切り替え装置とを含む。該切り替え装置は、切り替え信号に応答して、該電圧源と該３本の出力線のうちの１本との間の電気接続を提供し、該接続された出力線の電圧は、既定の電圧への接続に応答して値を切り替え、それによって、該出力線によって表される該複数ビット値が選択される。該選択された複数ビット値を出力するための、出力装置も提供する。 （もっと読む）

【課題】消費電流（消費電力）が増加するのを抑制することが可能なメモリを提供する。
【解決手段】このメモリ（クロスポイント型のダイオードＲＯＭ）では、半導体基板の表面に形成された不純物領域２２は、メモリセルにおけるダイオードのカソードとして機能するセル領域２２ｂと、コンタクト領域２４が形成される配線接続領域２２ａとを含み、不純物領域２２のうちの配線接続領域２２ａの近傍（抵抗領域２２ｃ）の抵抗は、セル領域２２ｂの抵抗よりも大きい。 （もっと読む）

【課題】マスクＲＯＭのメモリセルアレイ領域の面積増加を防ぎ、製造コストの低減を実現する。
【解決手段】
メモリセルアレイ領域１０と、周辺回路領域を含むコンタクト方式のマスクＲＯＭであって、所定の配線層間を接続する複数のビア１０４Ａ〜Ｒ、１０２Ａ〜Ｈ、を含み、プログラミングに使用されるメモリセルアレイ領域１０のビア１０２Ａ〜Ｈと、前記周辺回路領域のビア１０４Ａ〜Ｒとでは、径の大きさが異なるマスクＲＯＭ。 （もっと読む）

【課題】動作安定性を向上出来る半導体記憶装置を提供すること。
【解決手段】データ保持可能なメモリセルＭＴが配置されたメモリセルアレイ２と、前記メモリセルＭＴのゲートに接続されたワード線ＷＬと、前記メモリセルＭＴのドレインに電気的に接続されたビット線ＢＬと、前記メモリセルＭＴのソースに電気的に接続されたソース線ＳＬと、前記ワード線ＷＬを選択するロウデコーダ４と、読み出し動作時において、前記ビット線ＢＬに読み出されたデータをセンス・増幅するセンスアンプ３と、前記メモリセルＭＴが形成されたウェル領域２２と、前記ソース線ＳＬとの間を接続可能な第１ＭＯＳトランジスタ１５とを具備し、前記第１ＭＯＳトランジスタ１５は、前記ロウデコーダ４または前記センスアンプ３と、前記メモリセルアレイ２との間に配置される。 （もっと読む）

【課題】 密封型半導体記録媒体及び密封型半導体記録装置に関し、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供する。
【解決手段】 少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックに電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに互いに異なったデータを書き込む。 （もっと読む）

【課題】製造技術の限界によりトランジスタの最小サイズが決まるため、ＲＯＭの高容量化にも限界があるという課題があった。
【解決手段】本発明の不揮発性半導体記憶装置は、ＥＥＰＲＯＭとマスクＲＯＭとを一体とした不揮発性半導体記憶装置であり、メモリトランジスタの電荷蓄積膜に蓄える電荷の有無によりデータを記憶するＥＥＰＲＯＭと選択コンタクトホールの有無によりデータを記憶するマスクＲＯＭとを同一平面上に構成する。これにより、トランジスタサイズを小さくすることなく、ＲＯＭ容量を増やすことが可能となる。 （もっと読む）

【課題】マスクＲＯＭを内蔵した半導体集積回路において、トランジスタのリーク電流の増加や不純物拡散領域の抵抗値の増加等を招くことなく、メモリセルアレイのレイアウト面積を削減する。
【解決手段】この半導体集積回路は、マスクＲＯＭを内蔵した半導体集積回路であって、該マスクＲＯＭが、第１の方向において隣接する２つのＮチャネルトランジスタのソースが共通化され、第１の方向と直交する第２の方向において隣接する複数のＮチャネルトランジスタのソースが分離されているようにした複数のメモリセルと、各々のポリシリコンが第２の方向に並んだ１行のメモリセルに含まれている全てのＮチャネルトランジスタのゲートを構成すると共に、所定の位置において第１の方向及び第１の方向と反対の方向に凸部を有するようにした複数のワード線とを具備する。 （もっと読む）

【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Ｓｉ基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のＭＯＳトランジスタを設け、当該複数種類のＭＯＳトランジスタの内、トンネル電流が大きい少なくとも１つのＭＯＳトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのＭＯＳトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のＩＮとＯＵＴの論理レベルが異なる際のＩＮ−ＯＵＴ間リーク電流を防止するスイッチを主回路のＩＮ又はＯＵＴに設ける。 （もっと読む）

【課題】マスクＲＯＭとＥＥＰＲＯＭとは、その構造が著しく異なることら、マスクＲＯＭ領域をＥＥＰＲＯＭ領域に、あるいはＥＥＰＲＯＭ領域をマスクＲＯＭ領域に変更することは難しい。各メモリのメモリ容量は固定化され、結果として、システムの自由度が制限されるという問題が生じていた。
【解決手段】本発明の半導体記憶装置は、半導体基板上のチャネル領域に同一構造のメモリ絶縁膜を備える複数のメモリ素子を有し、メモリ絶縁膜の所定の領域に電荷を注入することで情報を記憶する第１のメモリ素子と、ソースとドレインとの間に電流を流さないことで情報を記憶する第２のメモリ素子とからなる。このような構造とすることで、第１のメモリ素子と第２のメモリ素子との変更が容易となる。 （もっと読む）