密封型半導体記録媒体及び密封型半導体記録装置
【課題】 密封型半導体記録媒体及び密封型半導体記録装置に関し、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供する。
【解決手段】 少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックに電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに互いに異なったデータを書き込む。
【解決手段】 少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックに電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに互いに異なったデータを書き込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は密封型半導体記録媒体及び密封型半導体記録装置に関するものであり、例えば、外部から完全に隔離された密封型半導体記録媒体に対してデータ通信に影響を与えることなく電源を供給するための構成及び書き込んだデータを高速で読み出すための構成に関するものである。
【背景技術】
【０００２】
近年、人類の文化遺産などのデジタル化が進んでおり、デジタル技術はアナログ技術に比べて、信号の経年変化が少なく長期保存に適する。ところが、これまでのデジタル記録装置は、１００年以上の保存に耐えない。
【０００３】
例えば、磁気を用いてデータを保存するハードディスク装置は、寿命が３０年程度と言われる。これは、高速に回転するディスクに対してデータ読出し装置を近づけるための機械機構に故障が発生することが多いためである。
【０００４】
或いは、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やＤＶＤやＢｌｕ−ｒａｙ Ｄｉｓｃ（登録商標）といった光ディスク装置も、寿命は１５年程度と言われている。これもやはり回転部の故障が多い他に、ディスク表面を覆う素材の経年変化で光の透過率が減少するためである。
【０００５】
このようにデジタル記録装置は数１０年程度の寿命しかなく、やがて故障する。そのために、デジタル情報を新しい記録装置に定期的にコピーしないと長期保存できない。この操作はマイグレーションと呼ばれている。
【０００６】
マイグレーションのための経費は高く、経済的負担が大きい。例えば、４Ｋデジタル・シネマ品質（４０９６×２１６０画素、２４フレーム／秒）の２時間の映画のコピー３部をデジタル保存するための費用は、映画１本あたり年間１００万円以上になると言われている。さらに、デジタル製作過程で作られた全ての断片的記録も保存するためには、映画一本当たり年間２０００万円以上の保存費用がかかると言われている。
【０００７】
そこで、長期に保存できる新たなデジタル記録装置が要請されている。もし、１０００年以上故障せずにデジタル情報を保存できればマイグレーションの必要がなくなり、経済的に文化遺産などを後世に伝えることが可能になる。
【０００８】
このような可能性を秘める新たなデジタル記録装置として、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を形成したウェーハを複数枚積層して全体をＳｉＯ2 で密封することが概念的に提案されている（例えば、非特許文献１参照）。
【０００９】
マスクＲＯＭ等の半導体集積回路デバイスは、主にシリコンとシリコンの酸化膜、および銅などの金属を原材料として加工製造される。シリコンとシリコンの酸化膜は非常に安定した物質であり、１０００年以上経過しても変化しないという特長がある。一方、金属は、高温多湿の環境化で酸化し、錆びて腐食する。
【００１０】
半導体集積回路デバイスにおいて、金属は回路の結線に使われ、シリコン酸化膜やシリコン窒化膜で被覆されたデバイス内部で用いられる。金属がデバイス外部と接触するのは、唯一、電源給電やデータ通信のためにデバイス外部との配線接続（ワイヤーボンディング）を行うためのパッドと呼ばれるシリコン酸化膜およびシリコン窒化膜の開口部である。水分がこの開口部からデバイス内部に浸入すれば、内部の金属配線も腐食して、やがて故障の原因となる。
【００１１】
マスクＲＯＭでは、デバイスの製造過程でリソグラフィー用のマスクを使って、金属配線層を接続するコンタクトの有無によってデジタルデータを記録する。電荷や磁気を使ってデータを書き込む方式に比べると、コンタクト方式のマスクＲＯＭは、放射線（宇宙線）や電磁気（地磁気）などの環境の変化やノイズに強く、データは金属配線が腐食しない限り長期保存ができるという特長を有している。
【００１２】
もし、マスクＲＯＭを上記の提案のようにパッドを開けずにシリコン酸化膜やシリコン窒化膜で密封すると、水分が外部からデバイス内部に浸入することを防ぐことができるので、チップの寿命を１０００年以上にすることが可能であると予測される。
【００１３】
図１３は、チップの寿命に関する研究報告（例えば、非特許文献２参照）によるチップ寿命の湿度依存性の説明図である。図１３に示すように、チップ内部の湿度を２％以下にすることができると、チップの温度が１００℃の場合でも、チップの寿命は１０００年以上になる。
【００１４】
また、製造コストの観点からは、このようなマスクＲＯＭに映画等のデータを書き込むために、一度しか使わないマスクを製作するのは高価なものになる。電子ビーム（ＥＢ）直接描写装置を使って、電子線をウェーハ上のレジストに直接照射してマスクの代替とする技術がある。この技術を使えば、マスクＲＯＭに安くデータを書き込むことが可能になる。
【００１５】
２００９年現在で、４５ｎｍＣＭＯＳ技術を用いると、１ｃｍ角のチップに４ギガビットのマスクＲＯＭを２００円程度のコストで製造することができる。したがって、１５インチ（≒３８ｃｍ）のウェーハを４枚積層すれば、２．５テラビットのマスクＲＯＭを１４万円程度で製造できることになる。
【００１６】
１０年後には、半導体集積回路の集積度は１００倍になり、ビット単価は１／１００になることが期待できる。したがって、２０２０年には、ＤＶＤと同じ大きさの４．７５インチ（≒１２ｃｍ）のウェーハ１枚に、６テラビットのデジタル情報を１５００円程度の製造コストで蓄積することが可能になると予測される。
【００１７】
したがって、残された技術的課題は、いかにして密封したマスクＲＯＭに電力を供給し、そのデータを読み出すかである。無線で電力を給電しつつ、無線でデータを読み出す技術としては、無線タグ（ＲＦＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）という技術が使われている。
【００１８】
これは、ＩＣタグと呼ばれる媒体に記録された人やモノの個別情報を、無線通信によって読み書きする（データを呼び出したり、登録したり、削除したり、更新を行う）自動認識システムである。例えば、電子マネーカードや、電子乗車券などに利用されている。上記の非特許文献１においてもこのようなシステムの使用を前提としていることが推測される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−２２８９８１号公報
【特許文献２】特開２００５−３４８２６４号公報
【特許文献３】特開２００６−０５０３５４号公報
【特許文献４】特開２００６−０６６４５４号公報
【特許文献５】特開２００６−１０５６３０号公報
【特許文献６】特開２００６−１７３９８６号公報
【特許文献７】特開２００６−１７３４１５号公報
【非特許文献】
【００２０】
【非特許文献１】越智裕之，「ガラスディスク技術の可能性」，ｈｔｔｐ：／／ｎｏｔｅ．ｄｍｃ．ｋｅｉｏ．ａｃ．ｊｐ／ｔｏｐｉｃｓ／ａｒｃｈｉｖｅｓ／４５５
【非特許文献２】Ｄ．Ｓｔｅｗａｒｔ Ｐｅｃｋ，”Ｃｏｍｐｒｅｈｅｎｓｉｖｅ Ｍｏｄｅｌ ｆｏｒ Ｈｕｍｉｄｉｔｙ Ｔｅｓｔｉｎｇ Ｃｏｒｒｅｌａｔｉｏｎ”，Ｉｎｔｌ’Ｒｅｌ Ｐｈｙｓ Ｓｙｍｐ．，ｐｐ．４４−４９，１９８６
【非特許文献３】Ｄ．Ｍｉｚｏｇｕｃｈｉ ｅｔ ａｌ．，”Ａ １．２Ｇｂ／ｓ／ｐｉｎ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ ｂａｓｅｄ ｏｎ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−ｃｈｉｐ Ｓｉｇｎａｌｉｎｇ （ＩＩＳ）”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０４），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４２−１４３，５１７，Ｆｅｂ．２００４
【非特許文献４】Ｎ．Ｍｉｕｒａ ｅｔ ａｌ．，”Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｔｒａｎｓｃｅｉｖｅｒ Ｃｉｒｃｕｉｔ ａｎｄ Ｉｎｄｕｃｔｏｒ Ｌａｙｏｕｔ ｆｏｒ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ”， Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２４６−２４９，Ｊｕｎ．２００４
【非特許文献５】Ｎ．Ｍｉｕｒａ ｅｔ ａｌ．，”Ｃｒｏｓｓ Ｔａｌｋ Ｃｏｕｎｔｅｒｍｅａｓｕｒｅｓ ｉｎ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ”，ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ’０４），ｐｐ．９９−１０２，Ｏｃｔ．２００４
【非特許文献６】Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｈ．Ｔｓｕｊｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ １９５Ｇｂ／ｓ １．２Ｗ ３Ｄ−Ｓｔａｃｋｅｄ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ ｗｉｔｈ Ｔｒａｎｓｍｉｔ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｓｃｈｅｍｅ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０５），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００５
【非特許文献７】Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｋ．Ｎｉｉｔｓｕ，Ｙ．Ｎａｋａｇａｗａ，Ｍ．Ｔａｇｏ，Ｍ．Ｆｕｋａｉｓｈｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ １Ｔｂ／ｓ ３Ｗ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｔｒａｎｓｃｅｉｖｅｒ ｆｏｒ Ｉｎｔｅｒ−Ｃｈｉｐ Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｌｉｎｋ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ（ＩＳＳＣＣ’０６），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．４２４−４２５，Ｆｅｂ．２００６
【非特許文献８】Ｎ．Ｍｉｕｒａ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ ０．１４ｐＪ／ｂ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｉｎｔｅｒ−Ｃｈｉｐ Ｄａｔａ Ｔｒａｎｓｃｅｉｖｅｒ ｗｉｔｈ Ｄｉｇｉｔａｌｌｙ−Ｃｏｎｔｒｏｌｌｅｄ Ｐｒｅｃｉｓｅ Ｐｕｌｓｅ Ｓｈａｐｉｎｇ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００７
【非特許文献９】Ｎ．Ｍｉｕｒａ，Ｙ．Ｋｏｈａｍａ，Ｙ．Ｓｕｇｉｍｏｒｉ， Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａｎ １１Ｇｂ／ｓ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｌｉｎｋ ｗｉｔｈ Ｂｕｒｓｔ Ｔｒａｎｓｍｉｓｓｉｏｎ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ０８），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２９８−２９９，Ｆｅｂ．２００８
【非特許文献１０】Ｙ.Ｙｕｘｉａｎｇ，Ｙ．Ｙｏｓｈｉｄａ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ｎｏｎ-Ｃｏｎｔａｃｔ １０％ Ｅｆｆｉｃｉｅｎｔ ３６ｍＷ Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ Ｕｓｉｎｇ Ｏｎ-Ｃｈｉｐ Ｉｎｄｕｃｔｏｒ ｉｎ ０．１８−ｕｍ ＣＭＯＳ”，ＩＥＥＥ Ａｓｉａｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（Ａ−ＳＳＣＣ’０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１１５−１１８，Ｎｏｖ．２００７
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかし、無線タグのデータ読出し速度は、毎秒２５０キロビット程度である。したがって、２．５テラビットのデジタル情報を読み出すのに１１５日以上を要してしまうことになる。これを２時間程度で読み出すためには、１０００倍程度高速な毎秒数１００メガビットの通信速度が必要になる。
【００２２】
また、無線タグでは、リーダーがタグに電力を供給しながら、その電磁波をタグが反射する際にデータを乗せることで、データ通信を行っている。この方式はバックスキャッタ方式（変調後方拡散方式）と呼ばれている。この方式では、毎秒数１００メガビットの高速な通信を行うことは非常に困難である。
【００２３】
また、無線タグでは、給電や通信に使うアンテナ（コイル形状が多い）や電力の蓄積に使うキャパシタとタグのチップがプリント基板上で配線接続されている。長期信頼性を確保するためには、半導体製造プロセスの中で密封する必要があり、外付けのコイルやキャパシタを用いることができないという問題がある。
【００２４】
本発明者は、高速通信手段として、ＩＣチップのチップ上の配線により形成されるコイルを介して積層実装されるチップ間で誘導結合による通信を行う電子回路を提案している（例えば、特許文献１乃至特許文献７、及び、非特許文献３乃至非特許文献９参照）。この技術を用いれば、通信速度は毎秒ギガビット以上にできる。例えば、特許文献５においては、ＬＳＩチップ試験装置において、チップとテストヘッドの間の誘導結合による通信を行ってチップの試験を行うことを提案している。
【００２５】
しかし、この技術をそのまま適用しただけでは、電源を磁界結合で供給できないという問題がある。それは、無線給電のための電磁波とデータ通信のための電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するからである。
【００２６】
例えば、電力供給源及びデータ通信源となるリーダーと密封型半導体記録媒体であるストーンの間の通信距離は少なくとも０．５ｍｍ以上が必要であり、３ｍｍあれば十分である。ウェーハは薄く削って５０μｍ程度にできるが、ＳｉＮ膜等の保護膜の厚さが必要だからである。通信距離が１ｍｍのときに、データ通信用のコイルの直径は２ｍｍ程度が必要になる。なお、データ通信用とそのタイミングクロック信号用で１対のコイルが必要になり、ストーンからリーダーへの通信用と、リーダーからストーンへの通信用をそれぞれ専用に用意する場合、合計４つのコイルが必要になる。
【００２７】
通信距離が１ｍｍでデータ通信用のコイルの直径が２ｍｍのとき、データ通信用コイルの結合係数ｋ（送受信コイルの結合の割合。完全に結合している場合が１で、完全に非結合の場合が０になる）は０．１５程度になり、受信コイルに発生する電圧信号は、１５０ｍＶ程度になる。したがって、通信距離が１ｍｍのときに、２ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信信号電圧が著しく小さくなって、データ通信できなくなる。
【００２８】
一方、通信距離が１ｍｍのときに、電力給電用のコイルの直径は、６ｍｍ程度が必要になる。このときｋは０．４程度である。ストーンが受信する電力ＰＴＸとリーダーが送信する電力ＰＲＸの比（ＰＲＸ／ＰＴＸ）はｋの２乗程度である。上述の条件の場合には、
ＰＲＸ／ＰＴＸ≒ｋ2 ＝０．４2 ＝０．１６
になる。したがって、通信距離が１ｍｍのときに、直径が６ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信電力が著しく小さくなって、ストーンの回路に十分な電力を供給できなくなる。
【００２９】
因に、リーダーの送信電力の上限は、Ｒを電力送信回路のインピーダンスとすると、ＶＤＤ2 ／Ｒで与えられる。電力送信回路のインピーダンスＲは、コイルの抵抗と送信回路のトランジスタの抵抗を合わせて、およそ５Ωである。したがって、リーダーの送信電力の上限は、ＶＤＤ＝１．８Ｖの場合、
ＶＤＤ2 ／Ｒ＝１．８2 ／５≒６５０ｍＷ
になる。
【００３０】
６５０ｍＷの最大送信電力が、誘導結合で受信コイルに０．１６倍伝わるので（ＰＲＸ／ＰＴＸ＝０．１６）、１００ｍＷが伝わることになる。さらに、整流回路で３０％程度が直流電源として変換されると、３０ｍＷになる。ストーンが必要とする消費電力が１２０ｍＷと仮定すると、６ｍｍの直径のコイルが４つ必要になる。
【００３１】
直径が２ｍｍのデータ通信用コイルと直径が６ｍｍの電力用コイルがリーダーとストーンにそれぞれ配置される際に、両コイルの間に少なくとも８ｍｍの間隔がないと、無線給電のための電磁波がデータ通信に影響を与え、データ通信のビット誤り率が許容できないほど大きくなる。４つの電力用コイルの間は多少干渉があっても大きな問題にはならないので、隣接して配置することができる。しかし、４つのデータ通信用コイルは互いに２ｍｍ以上離さないと、データ間で干渉が起こる。
【００３２】
したがって、無線給電のための電磁波とデータ通信のための電磁波の相互干渉を抑制するためには、最低でも６ｍｍの直径の電力給電用コイルが４つと、最低でも２ｍｍの直径のデータ通信用コイルが４つを、電力用コイルとデータ通信用コイルの間を最低でも８ｍｍ離し、データ通信用コイル間を互いに最低でも２ｍｍ離して配置しなければならない。その結果、チップの寸法は、少なくとも２２ｍｍ×１４ｍｍが必要になる。
【００３３】
ところが、半導体集積回路は、最大辺が２０ｍｍよりも大きなチップになると、製造歩留りが著しく低下するという問題がある。更に、一般にチップの最大辺が２０ｍｍを超えると１枚のレチクルで露光ができなくなるので、複数のレチクルをつなぎ合わせる必要が生じ、コスト増大と不良確率増大を招くことになる。したがって、低コスト化のためにはある程度高い歩留りを得る必要があり、そのためには、チップの寸法は最大辺が２０ｍｍよりも小さくなければならない。
【００３４】
そうすると、今度は、最大辺が２０ｍｍよりも小さなチップに電力給電用コイルと、データ通信用コイルを配置することになるので、両コイルの間で電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するというジレンマがある。
【００３５】
また、半導体チップに搭載できるキャパシタでは容量値が不十分なので、磁界結合で交流信号に載せて電力を送り、受信した交流信号を整流回路で直流信号に直して電源電圧を得るとき、交流成分を十分に小さくできないという問題がある。
【００３６】
また、上記非特許文献１における提案では、各チップの電源が共有されることになるが、各チップの電源が共有されていると、一つのチップの不良が、電源を共有する全てのチップの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのチップにおいて電源電圧が十分に高くならず、回路が正常に動作できないという問題が発生する。
【００３７】
さらに、各チップの電源を共有するためには、１枚のウェーハ上に設けた複数のチップ間を金属配線で接続する必要があるが、そのためには、従来配線を形成しないスクライブ領域を跨いだ相互接続配線を形成する必要がある。しかし、大口径のウェーハからストーンを切り出す場合、スクライブ断面で配線形状が異常になりＶＤＤと基板（ＧＮＤ）の短絡不良の原因となり、信頼性が低下するという問題もある。
【００３８】
また、信頼性の高い密封型半導体記録媒体を低コストで生産するためには、製造プロセスが確立している信頼性の高い技術を用いて余分な工程や余分な構成要素を付け加えることなく生産可能であることが必須となる。例えば、上述のように２２ｍｍ×１４ｍｍ以上のサイズのチップを用いた場合には、製造歩留りが著しく低下して大幅なコスト増を招くことになる。
【００３９】
したがって、本発明は、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することを目的とする。
【課題を解決するための手段】
【００４０】
上記の課題を解決するために、本発明の密封型半導体記録媒体は、少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている。
【００４１】
このように、チップサイズに相当するブロックサイズを最大辺を２０ｍｍ以下にしているので、高い信頼性が確立している製造技術を用いて密封型半導体記録媒体を低コストで生産することが可能になる。また、各読出専用メモリブロックは互いに電源が共有されていないので、一つの読出専用メモリブロックの不良が、電源を共有する全ての読出専用メモリブロックの誤動作の原因となることない。
【００４２】
また、本発明の密封型半導体記録媒体において、さらに、各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている。
【００４３】
このように、時分割手段を備えているので、電力の受給とデータ通信とを時間分割して行うことができ、それによって、電力供給用の電磁波とデータ通信用の電磁波が相互干渉することがなく、データ通信のビット誤り率を許容範囲にすることができる。また、時分割手段を備えているので、電力受給用コイルとデータ通信用コイルとを近接配置することが可能になり、最大辺が２０ｍｍ以下、例えば、１５ｍｍ×１５ｍｍ程度にすることができる。
【００４４】
また、本発明の密封型半導体記録媒体は、さらに、各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えており、特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えていることが望ましい。
【００４５】
このように、平滑化手段を備えることによって、供給された交流電力を直流電力として、マスクＲＯＭを構成する配線部の寄生容量に蓄えることができる。特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えることによって、電源電圧のリップルの電源電圧ＶＤＤに対する比を１０％以下に抑えることが可能になる。その結果、回路が正常に動作することが可能になる。
【００４６】
また、本発明の密封型半導体記録媒体は、さらに、半導体基板が、シリコン窒化膜でシールされている。
【００４７】
このように、半導体基板が耐候性に優れたシリコン窒化膜でシールされているので、水分等の進入を確実に防止することができ、さらなる長寿命化が可能になる。因に、上記の非特許文献２の予測では１０００年以上の寿命が期待される。
【００４８】
また、本発明の密封型半導体記録媒体は、さらに、前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、各各読出専用メモリブロックは投影的に重なるように複数枚積層する。
【００４９】
このように、同じ仕様の半導体基板を各読出専用メモリブロックが投影的に重なるように複数枚積層することによって、積層枚数に応じて記録容量を増大させることができる。
【００５０】
また、本発明の密封型半導体記録装置は、上述の密封型半導体記録媒体と、前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させる。
【００５１】
リーダーに設けるリーダーブロックは１個でも良いが、複数個のリーダーブロックを設けることで、データ読み出し速度をリーダーブロックの数に比例して高速にすることができる。
【００５２】
この場合、電力の授受及びデータ通信を効率的行うためには、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔を３ｍｍ以下とすることが望ましい。
【発明の効果】
【００５３】
開示の密封型半導体記録媒体及び密封型半導体記録装置によれば、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することが可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態の密封型半導体記録装置の概念的構成図である。
【図２】電力通信及びデータ通信構成の概念的説明図である。
【図３】本発明の実施例１の密封型半導体記録装置の概念的断面図である。
【図４】ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。
【図５】マスクＲＯＭの構成説明図である。
【図６】本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。
【図７】全波整流器及び電力センサの構成説明図である。
【図８】図７における各出力の時間変化の説明図である。
【図９】４チャネル全波整流の説明図である。
【図１０】４つの電力チャネルによる無線給電におけるリップル電圧の説明図である。
【図１１】クランプ回路及び過剰電力センサの回路構成図である。
【図１２】本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。
【図１３】チップ寿命の湿度依存性の説明図である。
【発明を実施するための形態】
【００５５】
ここで、図１及び図２を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態の密封型半導体記録装置の概念的斜視図であり、データを格納したデジタルロゼッタストーン１０と、格納したデータを読み出すリーダー３０とから構成される。
【００５６】
デジタルロゼッタストーン１０は、マスクＲＯＭと、電力受給用コイル２１およびデータ通信用コイル２２と無線通信回路が集積されたＲＯＭブロック２０が配列されたウェーハ１１が各ＲＯＭブロック２０の位置が投影的に重なるように複数枚積層されて、ＳｉＮやＳｉＯ２等の保護膜１２で密封されている。
【００５７】
リーダー３０は、ウェーハ１１に設けた電力受給用コイル２１およびデータ通信用コイル２２に対応した同様の形状の電力供給用コイル３２とデータ通信用コイル３３と、データの無線通信回路が集積されたリーダーブロック３１をＲＯＭブロック２０と同じ数だけ配置されている。リーダーブロック３１に設けた電力供給用コイル３２から電力用電磁波が発信されると、電力供給用コイル３２と投影的に重なる各段のウェーハ１１のＲＯＭブロック２０に設けた電力受給用コイル２１で順次減衰しながら受信される。データ通信用電磁波も同様である。
【００５８】
リーダー３０に設けられるリーダーブロック３１の数は最小で１個、最大でＲＯＭブロック２０と同数であり、リーダーブロック３１の数に比例してデータ読み出し速度を速めることができる。なお、リーダーブロック３１の数がＲＯＭブロック２０の数より少ない場合には、リーダー３０をデジタルロゼッタストーン１０の上で移動させることで、各ＲＯＭブロック２０からデータを読み出す。
【００５９】
図２は、電力通信及びデータ通信構成の説明図である。図２（ａ）は電力通信及びデータ通信のための概念的回路ブロック図であり、図２（ｂ）は電力通信及びデータ通信方式のチャート図である。図２（ａ）に示すように、リーダーブロック３１側には電力供給用コイル３２と、データ通信用コイルとして送信用コイル３３1 と受信用コイル３３2 とが設けられており、各コイルには、電力用増幅器３４、送信用増幅器３５1 及び受信用増幅器３５2 がそれぞれ接続されている。
【００６０】
一方、ＲＯＭブロック２０側には電力供給用コイル２１と、データ通信用コイルとして受信用コイル２２１と送信用コイル２２２とが設けられており、各コイルには、電力整流器２３、受信用増幅器２４１及び送信用増幅器２４２がそれぞれ接続されている。
【００６１】
また、電力整流器２３には供給された電力を充電するキャパシタ２５が接続されているとともに、電力センサ２６及びパワー・オン・リセット回路２７が接続されている。このキャパシタ２５は、ＲＯＭブロック２０の回路の電源線に寄生する容量と、もしくは更に、例えばＭＯＳＦＥＴのゲート容量を使用して作った容量を加えたものである。受信用増幅器２４１ 及び送信用増幅器２４２にはそれぞれレジスタ２８１，２８２が接続されており、各レジスタ２８１，２８２はマスクＲＯＭ２９に接続されている。
【００６２】
図２（ｂ）に示すように、本発明の電力通信及びデータ通信方式においては、電磁波が互いに干渉しないように、電力とデータの通信を時間で分けて交互に実行するもので、以下の４つの手順を繰り返して行う。
第１手順（Ｉ）：まず、リーダーブロック３１からＲＯＭブロック２０に磁界結合を用いて電力を無線送電する。給電された電力はチップ上に形成されたキャパシタ２５に蓄えられる。ＲＯＭブロック２０の電源の電位ＶＤＤが所定の電位まで上昇したことを電力センサ２６を用いて検出し、パワー・オン・リセット回路２７を用いてシステムをリセットする。
【００６３】
第２手順（ＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を停止する。ＲＯＭブロック２０は電力を消費するので、ＲＯＭブロック２０の電源電位ＶＤＤは徐々に低下する。その変化を電力センサ２６が高速に検出する。電力供給が停止したことを検出すると、無線受信器を起動して、リーダーブロック３１からの命令を受信してレジスタ２８１に格納する。この命令には、例えば、リーダーブロック３１が次の第３手順と第４手順の間にＲＯＭブロック２０から読み出すデータの最初のアドレスと最後のアドレスが指定されている。或いは、次の第３手順で電力供給が再開されるのに備えて事前に無線通信機を止めるように命令する。無線受信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶＤＤの値は徐々に下がるが、ＶＤＤの値が所定値以下に下がらないように、第２手順の時間が回路の消費電力から決定される。
【００６４】
第３手順（ＩＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を再開する。それをＲＯＭブロック２０が検出すると、マスクＲＯＭのデータ（ＭＤＡＴＡ）を読み出し、レジスタ２８２に格納する。この間の回路動作は、給電した電力を用いて行う。
【００６５】
第４手順（ＩＶ）では、リーダーブロック３１からＲＯＭブロック２０への給電を停止する。それをＲＯＭブロック２０が検出すると、無線送信器を起動して、レジスタ２８２に格納されたデータをリーダーブロック３１に無線送信する。無線送信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶＤＤの値は徐々に下がるが、ＶＤＤの値が所定値以下に下がらないように、第４手順の時間が回路の消費電力から決定される。
【００６６】
上記の第３手順と第４手順を繰り返して、所望のデータを全て読み出す。データの読出しが完了すると、その後はリーダーブロック３１から電力が供給されることはなく、やがてＲＯＭブロック２０の電源電圧ＶＤＤはゼロになり、第１手順に戻る。
【００６７】
電源用受信コイルが発生する交流信号を整流回路で直流電圧に変換する際に残る電源電圧のリップルＶＲのＶＤＤに対する比ＶＲ ／ＶＤＤは、１０％以下に抑えたい。ＶＲ／ＶＤＤが１０％以上になると、回路が正常に動作しなくなる。
【００６８】
電源電圧のリップルＶＲのＶＤＤに対する比ＶＲ／ＶＤＤは、ｆを給電の電磁波の周波数、Ｃを電源線に寄生する容量、ＲをマスクＲＯＭの回路のインピーダンスとすると、
ＶＲ／ＶＤＤ＝１／（ｆＣＲ）
で求められる。
【００６９】
マスクＲＯＭの回路は、その大部分がｎチャネル型ＭＯＳＦＥＴで構成されていて、ｐチャネル型ＭＯＳＦＥＴはほとんど使われていないので、電源線に寄生する容量は非常に小さく、例えば、Ｃ＝１ｎＦである。また、マスクＲＯＭの回路のインピーダンスＲは例えば、２５Ω程度である。
【００７０】
したがって、給電の電磁波の周波数ｆを２５０ＭＨｚにすると、
ＶＲ／ＶＤＤ＝１／（ｆＣＲ）＝１／（２５０ＭＨｚ×１ｎＦ×２５Ω）≒０．１６
であり、１６％になる。つまり、マスクＲＯＭの回路ではリップルが大きくなるので、この問題を解決するために、本発明では、電力送信を複数のチャネルに分け、各チャネルの電磁波の位相をずらすことでリップルを低減する。
【００７１】
また、各ＲＯＭブロックの電源が共有されていると、一つのＲＯＭブロックの不良が、電源を共有する全てのＲＯＭブロックの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのＲＯＭブロックにおいて電源電圧が十分に高くならず、回路が正常に動作できない。
【００７２】
しかし、本発明では各ＲＯＭブロックを互いに電気的に隔絶しているので、たとえ１つのＲＯＭブロックが動作不良になっても、データを冗長符号化して保存することで、データを完全に復元することができる。例えば、Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ（ＬＤＰＣ）符号を用いると、データ量を２３％増加することで修復ができる。
【実施例１】
【００７３】
以上を前提として、次に、本発明の実施例１の密封型半導体記録装置を説明する。図３は、本発明の実施例１の密封型半導体記録装置の断面図であり、データを格納したデジタルロゼッタストーン４０と、格納したデータを読み出すリーダー６０とから構成される。
【００７４】
デジタルロゼッタストーン４０は、図１に示したのと同様にマスクＲＯＭと、電力受給用コイル５１およびデータ通信用コイル５２と無線通信回路が集積されたＲＯＭブロック５０が配列されたウェーハ４１が各ＲＯＭブロック５０の位置が投影的に重なるように複数枚積層されて、ＳｉＮ保護膜４２で密封されている。各ウェーハ４１はそれぞれ個別にＳｉＮ保護膜４３で被覆されており、各ウェーハ４１はＳｉＯ２膜４４を利用した基板張り合わせ技術によって積層されている。
【００７５】
リーダー６０は、ウェーハ４１に設けた電力受給用コイル５１およびデータ通信用コイル５２に対応した同様の形状の電力供給用コイル６２とデータ通信用コイル６３と、データの無線通信回路が集積されたリーダーブロック６１をＲＯＭブロック５０と同じ数だけ配置されている。
【００７６】
図４は、ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。図４（ａ）はＲＯＭブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック５０に一辺が６ｍｍの電力受給用コイル５１１〜５１４を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル５２１〜５２４を４個十字状に配置している。４つのデータ通信用コイル５２１〜５２４のうち２個は送信用で他の２個は受信用である。
【００７７】
図４（ｂ）はリーダーブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック６１に一辺が６ｍｍの電力供給用コイル６２１〜６２４を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル６３１〜６３４を４個十字状に配置している。４つのデータ通信用コイル６３１〜６３４のうち２個は送信用で他の２個は受信用である。この時のリーダーブロック６１とＲＯＭブロック５０との通信距離は０．６ｍｍとする。
【００７８】
なお、この電力受給用コイル６２及びデータ通信用コイル６３はＲＯＭブロック５０に設けた電力受給用コイル５１及びデータ通信用コイル５２とそれぞれ実効的に同じサイズで且つ同じ配置とする。送信用のデータ通信用コイル６３３，６３４と受信用のデータ通信用コイル５２２，５２１とが対向し、受信用のデータ通信用コイル６３１，６３２と送信用データ通信用コイル５２４，５２３とが対向するように各コイルを配置する。
【００７９】
図５は、マスクＲＯＭの構成説明図であり、図５（ａ）は概略的平面図であり、図５（ｂ）は等価回路図である。
【００８０】
図６は、本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。図に示すように、電力供給用コイル６２１〜６２４と電力受給用コイル５１１〜５１４が互いに対向している。後述するように各電力供給用コイル６２１〜６２４には、位相が互いに４５°ずれるように交流電圧が印加される。また、送信用のデータ通信用コイル６３３，６３４と受信用のデータ通信用コイル５２２，５２１とが対向し、受信用のデータ通信用コイル６３１，６３２と送信用のデータ通信用コイル５２４，５２３とが対向している。ここでは、各データ通信用コイルは、データ通信用とそのタイミングクロック信号用で１対のコイルで構成している。
【００８１】
マスクＲＯＭの読出しのために例えば１００ＭＨｚのクロックＭｃｌｋが用いられ、データレジスタのデータをＲＯＭブロック５０からリーダーブロック６０に無線送信するために、例えば１ＧＨｚのクロックＤｃｌｋが用いられる。
【００８２】
これらのクロックは、必要なときだけ発振出力させ、不必要なときは停止して、無駄な電力消費を避ける。クロックの発振を開始した直後の数クロックは、振幅が小さかったりジッタが大きい場合があるので、これを使わないようにするための回路Ｍａｓｋ１及びＭａｓｋ２を用いる。具体的には、カウンターでクロックの数を数えて、最初の２つのクロックは使わず、３つ目以降のクロックを利用するようにする。
【００８３】
図７（ａ）は、電力整流器Ｐｒｘの一例としての全波整流器の回路構成図（例えば、非特許文献１０参照）である。また、図７（ｂ）は、電力センサの構成図であり、リーダーブロックからＲＯＭブロックへの電力の無線送電が開始したか停止したかを検出する。ＲＯＭブロックが受信した電力送信波は、図７（ａ）に示した全波整流器を用いて、交流から直流に変換される。
【００８４】
図７（ｂ）に示した電力センサにおいては、電力整流器Ｐｒｘの整流回路と出力負荷容量をそれぞれ小さくしたレプリカ回路Ｐｒｘｓ（ｗ＝１／４０）の出力ＶＳと、ＶＤＤの１／３の電位ＶＣを比較器で比較して、無線送電が開始されたか停止されたかをＲＯＭブロックが検出する。
【００８５】
即ち、図８に各出力の時間変化を示したように、リーダーブロックからＲＯＭブロックへの無線送電を停止すると、ＶＳが下降してＶＤＤの１／３の電位ＶC よりも低くなり、比較器の出力ＶＳＥＮがローに変化して、送電が停止されたことをＲＯＭブロックが検出する。一方、リーダーブロックからＲＯＭブロックへの無線送電を開始すると、ＶＳが上昇してＶＤＤの１／３の電位ＶＣよりも高くなり、ＶＳＥＮがハイに変化して、送電が再開されたことをＲＯＭブロックが検出する。この場合、比較器がノイズで誤動作しないように、比較しきい値にヒステリシス特性を持たせたヒステリシス比較器を用いることが望ましい。
【００８６】
図９は、４チャネル全波整流の説明図である。リーダーブロック６１からＲＯＭブロック５０への電力送電に複数の通信チャネルを用い、各チャネルの位相を互いにずらすことで、受信して整流したＲＯＭブロック５０の電源電圧ＶＤＤの変動（リップル）を小さくする。
【００８７】
そこで、図９に示すように、互いに位相を４５°ずらした４つの交流を４つの通信チャネルを用いて送電すれば、各チャネルを通して得られた電源電圧にはそれぞれ大きな電源変動が残るが、４つの給電チャネルの出力を足し合わせれば、各リップルが互いの変動を埋めあう結果、リップル値を非常に小さくすることができる。
【００８８】
図１０は、給電試験のために、コイルなどの寸法を１／３に小さくしたチップを実際に試作し、通信距離も１／３に設定し、４つの電力チャネルを使って無線給電した結果の説明図である。ここでは、５ｍｍ角のチップに設けた電力用コイルの一辺を２ｍｍとして、リーダーブロックとＲＯＭブロックの間隔を０．２ｍｍに設定して試験を行った。その結果、マスクＲＯＭの１００ＭＨｚ動作に必要な電力を無線給電できたと同時に、直流に変換された電源電圧の最大リップル電圧ＶＲ＝３３．６ｍＶとなり、ＶＤＤの２％以下に小さくできたことを実験で検証することができた。
【００８９】
図１１（ａ）は、図６に示したクランプ回路の一例を示す回路図であり、ダイオードのの順方向電圧降下を０．６Ｖとすると、２つのダイオードを直列接続することにより、１．２Ｖのクランプ回路を構成できる。即ち、電源電圧ＶＤＤが１．２Ｖになると、ダイオードが順方向に電流を流して、ＶＤＤの上昇を抑える。なお、このダイオードは、ゲートとドレインを接続したＭＯＳＦＥＴに置き換えても良い。
【００９０】
図１１（ｂ）は、クランプ回路が作動し始めたことを検出する回路の一例である。過剰電力がクランプ回路でＧＮＤに捨てられると、ＶＳがＶＤＤ／３よりも高くなり、ＶＳＥＮがハイになる。供給電力が過剰になると、クランプ回路で捨てられる電力に伴って熱が発生する。この熱の発生を防止するために、供給電力が過剰であることをリーダーブロック側に無線通信で知らせ、リーダーブロックの送信電力を低減するフィードバック制御を行う。
【実施例２】
【００９１】
次に、図１２を参照して本発明の実施例２の密封型半導体記録装置を説明するが、コイル配置が異なるだけで、基本的構成は上記の実施例１と同様であるので、ここでは、コイル配置のみを説明する。
【００９２】
図１２は、本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。図１２（ａ）はＲＯＭブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック７０に一辺が７ｍｍの電力受給用コイル７１１〜７１４を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル７２１〜７２４を４個、電力受給用コイル７１１〜７１４の内側に同心状に配置した。４つのデータ通信用コイル７２１〜７２４のうち２個は送信用で他の２個は受信用である。
【００９３】
図１２（ｂ）はリーダーブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック８１に一辺が７ｍｍの電力供給用コイル８２１〜８２４を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル８３１〜８３４を４個、電力供給用コイル８２１〜８２４の内側に同心状に配置した。４つのデータ通信用コイル８３１〜８３４のうち２個は送信用で他の２個は受信用である。
【００９４】
この場合、例えば、図における左斜め上のデータ通信用コイル７２１ （一方は反転して対向するので、右斜め上のデータ通信用コイル８３４）と右斜め下のデータ通信用コイル７２３（同じく、左斜め下のデータ通信用コイル８３２）をリーダーからストーンへの通信用のデータ通信とタイミング通信に割り当て右斜め上のデータ通信用コイル７２４（同じく、左斜め上のデータ通信用コイル８３１）と左斜め下のデータ通信用コイル７２２（同じく、右斜め下のデータ通信用コイル８３３）をストーンからリーダーへの通信用のデータ通信とタイミング通信に割り当てることが望ましい。
【００９５】
この時、リーダーからストーンへの通信とストーンからリーダーへの通信を時分割にすることによって、同時に通信している一対のデータ用とタイミング用のデータ通信用コイルが水平隣接ではなく、斜めに１．４倍程度離れることになるので、データ通信用コイル間の干渉をより小さくすることができる。
【００９６】
本発明の実施例２においても、電力供給とデータ通信とは時間分割で行っているので、電磁波同士が干渉することがなく、したがって、データ通信用コイルを電力用コイルの内側に配置することが可能になる。
【００９７】
それによって、データ通信用コイルのサイズを大きくすることができるので、リーダーとデジタルロゼッタストーンの間隔を広くすることができ、例えば、３ｍｍの間隔としても読み出しは可能になる。
【符号の説明】
【００９８】
１０，４０ デジタルロゼッタストーン
１１，４１ ウェーハ
１２ 保護膜
２０，５０，７０ ＲＯＭブロック
２１，５１，５１１〜５１４，７１１〜７１４ 電力受給用コイル
２２，５２，５２１〜５２４，７２１〜７２４ データ通信用コイル
２２１ 受信用コイル
２２２ 送信用コイル
２３，５３１〜５３４ 電力整流器
２４１ 受信用増幅器
２４２ 送信用増幅器
２５ キャパシタ
２６ 電力センサ
２７ パワー・オン・リセット回路
２８１，２８２ レジスタ
２９ マスクＲＯＭ
３０，６０ リーダー
３１，６１，８１ リーダーブロック
３２，６２，６２１〜６２４，８２１〜８２４ 電力供給用コイル
３３，６３，６３１〜６３４，８３１〜８３４ データ通信用コイル
３３１ 送信用コイル
３３２ 受信用コイル
３４ 電力用増幅器
３５１ 送信用増幅器
３５２ 受信用増幅器
４２ ＳｉＮ保護膜
４３ ＳｉＮ保護膜
４４ ＳｉＯ２膜
【技術分野】
【０００１】
本発明は密封型半導体記録媒体及び密封型半導体記録装置に関するものであり、例えば、外部から完全に隔離された密封型半導体記録媒体に対してデータ通信に影響を与えることなく電源を供給するための構成及び書き込んだデータを高速で読み出すための構成に関するものである。
【背景技術】
【０００２】
近年、人類の文化遺産などのデジタル化が進んでおり、デジタル技術はアナログ技術に比べて、信号の経年変化が少なく長期保存に適する。ところが、これまでのデジタル記録装置は、１００年以上の保存に耐えない。
【０００３】
例えば、磁気を用いてデータを保存するハードディスク装置は、寿命が３０年程度と言われる。これは、高速に回転するディスクに対してデータ読出し装置を近づけるための機械機構に故障が発生することが多いためである。
【０００４】
或いは、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やＤＶＤやＢｌｕ−ｒａｙ Ｄｉｓｃ（登録商標）といった光ディスク装置も、寿命は１５年程度と言われている。これもやはり回転部の故障が多い他に、ディスク表面を覆う素材の経年変化で光の透過率が減少するためである。
【０００５】
このようにデジタル記録装置は数１０年程度の寿命しかなく、やがて故障する。そのために、デジタル情報を新しい記録装置に定期的にコピーしないと長期保存できない。この操作はマイグレーションと呼ばれている。
【０００６】
マイグレーションのための経費は高く、経済的負担が大きい。例えば、４Ｋデジタル・シネマ品質（４０９６×２１６０画素、２４フレーム／秒）の２時間の映画のコピー３部をデジタル保存するための費用は、映画１本あたり年間１００万円以上になると言われている。さらに、デジタル製作過程で作られた全ての断片的記録も保存するためには、映画一本当たり年間２０００万円以上の保存費用がかかると言われている。
【０００７】
そこで、長期に保存できる新たなデジタル記録装置が要請されている。もし、１０００年以上故障せずにデジタル情報を保存できればマイグレーションの必要がなくなり、経済的に文化遺産などを後世に伝えることが可能になる。
【０００８】
このような可能性を秘める新たなデジタル記録装置として、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を形成したウェーハを複数枚積層して全体をＳｉＯ2 で密封することが概念的に提案されている（例えば、非特許文献１参照）。
【０００９】
マスクＲＯＭ等の半導体集積回路デバイスは、主にシリコンとシリコンの酸化膜、および銅などの金属を原材料として加工製造される。シリコンとシリコンの酸化膜は非常に安定した物質であり、１０００年以上経過しても変化しないという特長がある。一方、金属は、高温多湿の環境化で酸化し、錆びて腐食する。
【００１０】
半導体集積回路デバイスにおいて、金属は回路の結線に使われ、シリコン酸化膜やシリコン窒化膜で被覆されたデバイス内部で用いられる。金属がデバイス外部と接触するのは、唯一、電源給電やデータ通信のためにデバイス外部との配線接続（ワイヤーボンディング）を行うためのパッドと呼ばれるシリコン酸化膜およびシリコン窒化膜の開口部である。水分がこの開口部からデバイス内部に浸入すれば、内部の金属配線も腐食して、やがて故障の原因となる。
【００１１】
マスクＲＯＭでは、デバイスの製造過程でリソグラフィー用のマスクを使って、金属配線層を接続するコンタクトの有無によってデジタルデータを記録する。電荷や磁気を使ってデータを書き込む方式に比べると、コンタクト方式のマスクＲＯＭは、放射線（宇宙線）や電磁気（地磁気）などの環境の変化やノイズに強く、データは金属配線が腐食しない限り長期保存ができるという特長を有している。
【００１２】
もし、マスクＲＯＭを上記の提案のようにパッドを開けずにシリコン酸化膜やシリコン窒化膜で密封すると、水分が外部からデバイス内部に浸入することを防ぐことができるので、チップの寿命を１０００年以上にすることが可能であると予測される。
【００１３】
図１３は、チップの寿命に関する研究報告（例えば、非特許文献２参照）によるチップ寿命の湿度依存性の説明図である。図１３に示すように、チップ内部の湿度を２％以下にすることができると、チップの温度が１００℃の場合でも、チップの寿命は１０００年以上になる。
【００１４】
また、製造コストの観点からは、このようなマスクＲＯＭに映画等のデータを書き込むために、一度しか使わないマスクを製作するのは高価なものになる。電子ビーム（ＥＢ）直接描写装置を使って、電子線をウェーハ上のレジストに直接照射してマスクの代替とする技術がある。この技術を使えば、マスクＲＯＭに安くデータを書き込むことが可能になる。
【００１５】
２００９年現在で、４５ｎｍＣＭＯＳ技術を用いると、１ｃｍ角のチップに４ギガビットのマスクＲＯＭを２００円程度のコストで製造することができる。したがって、１５インチ（≒３８ｃｍ）のウェーハを４枚積層すれば、２．５テラビットのマスクＲＯＭを１４万円程度で製造できることになる。
【００１６】
１０年後には、半導体集積回路の集積度は１００倍になり、ビット単価は１／１００になることが期待できる。したがって、２０２０年には、ＤＶＤと同じ大きさの４．７５インチ（≒１２ｃｍ）のウェーハ１枚に、６テラビットのデジタル情報を１５００円程度の製造コストで蓄積することが可能になると予測される。
【００１７】
したがって、残された技術的課題は、いかにして密封したマスクＲＯＭに電力を供給し、そのデータを読み出すかである。無線で電力を給電しつつ、無線でデータを読み出す技術としては、無線タグ（ＲＦＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）という技術が使われている。
【００１８】
これは、ＩＣタグと呼ばれる媒体に記録された人やモノの個別情報を、無線通信によって読み書きする（データを呼び出したり、登録したり、削除したり、更新を行う）自動認識システムである。例えば、電子マネーカードや、電子乗車券などに利用されている。上記の非特許文献１においてもこのようなシステムの使用を前提としていることが推測される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−２２８９８１号公報
【特許文献２】特開２００５−３４８２６４号公報
【特許文献３】特開２００６−０５０３５４号公報
【特許文献４】特開２００６−０６６４５４号公報
【特許文献５】特開２００６−１０５６３０号公報
【特許文献６】特開２００６−１７３９８６号公報
【特許文献７】特開２００６−１７３４１５号公報
【非特許文献】
【００２０】
【非特許文献１】越智裕之，「ガラスディスク技術の可能性」，ｈｔｔｐ：／／ｎｏｔｅ．ｄｍｃ．ｋｅｉｏ．ａｃ．ｊｐ／ｔｏｐｉｃｓ／ａｒｃｈｉｖｅｓ／４５５
【非特許文献２】Ｄ．Ｓｔｅｗａｒｔ Ｐｅｃｋ，”Ｃｏｍｐｒｅｈｅｎｓｉｖｅ Ｍｏｄｅｌ ｆｏｒ Ｈｕｍｉｄｉｔｙ Ｔｅｓｔｉｎｇ Ｃｏｒｒｅｌａｔｉｏｎ”，Ｉｎｔｌ’Ｒｅｌ Ｐｈｙｓ Ｓｙｍｐ．，ｐｐ．４４−４９，１９８６
【非特許文献３】Ｄ．Ｍｉｚｏｇｕｃｈｉ ｅｔ ａｌ．，”Ａ １．２Ｇｂ／ｓ／ｐｉｎ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ ｂａｓｅｄ ｏｎ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−ｃｈｉｐ Ｓｉｇｎａｌｉｎｇ （ＩＩＳ）”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０４），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４２−１４３，５１７，Ｆｅｂ．２００４
【非特許文献４】Ｎ．Ｍｉｕｒａ ｅｔ ａｌ．，”Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｔｒａｎｓｃｅｉｖｅｒ Ｃｉｒｃｕｉｔ ａｎｄ Ｉｎｄｕｃｔｏｒ Ｌａｙｏｕｔ ｆｏｒ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ”， Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２４６−２４９，Ｊｕｎ．２００４
【非特許文献５】Ｎ．Ｍｉｕｒａ ｅｔ ａｌ．，”Ｃｒｏｓｓ Ｔａｌｋ Ｃｏｕｎｔｅｒｍｅａｓｕｒｅｓ ｉｎ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ”，ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ’０４），ｐｐ．９９−１０２，Ｏｃｔ．２００４
【非特許文献６】Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｈ．Ｔｓｕｊｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ １９５Ｇｂ／ｓ １．２Ｗ ３Ｄ−Ｓｔａｃｋｅｄ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ ｗｉｔｈ Ｔｒａｎｓｍｉｔ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｓｃｈｅｍｅ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０５），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００５
【非特許文献７】Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｋ．Ｎｉｉｔｓｕ，Ｙ．Ｎａｋａｇａｗａ，Ｍ．Ｔａｇｏ，Ｍ．Ｆｕｋａｉｓｈｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ １Ｔｂ／ｓ ３Ｗ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｔｒａｎｓｃｅｉｖｅｒ ｆｏｒ Ｉｎｔｅｒ−Ｃｈｉｐ Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｌｉｎｋ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ（ＩＳＳＣＣ’０６），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．４２４−４２５，Ｆｅｂ．２００６
【非特許文献８】Ｎ．Ｍｉｕｒａ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａ ０．１４ｐＪ／ｂ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｉｎｔｅｒ−Ｃｈｉｐ Ｄａｔａ Ｔｒａｎｓｃｅｉｖｅｒ ｗｉｔｈ Ｄｉｇｉｔａｌｌｙ−Ｃｏｎｔｒｏｌｌｅｄ Ｐｒｅｃｉｓｅ Ｐｕｌｓｅ Ｓｈａｐｉｎｇ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００７
【非特許文献９】Ｎ．Ｍｉｕｒａ，Ｙ．Ｋｏｈａｍａ，Ｙ．Ｓｕｇｉｍｏｒｉ， Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ａｎ １１Ｇｂ／ｓ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｌｉｎｋ ｗｉｔｈ Ｂｕｒｓｔ Ｔｒａｎｓｍｉｓｓｉｏｎ”，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ０８），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２９８−２９９，Ｆｅｂ．２００８
【非特許文献１０】Ｙ.Ｙｕｘｉａｎｇ，Ｙ．Ｙｏｓｈｉｄａ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，”Ｎｏｎ-Ｃｏｎｔａｃｔ １０％ Ｅｆｆｉｃｉｅｎｔ ３６ｍＷ Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ Ｕｓｉｎｇ Ｏｎ-Ｃｈｉｐ Ｉｎｄｕｃｔｏｒ ｉｎ ０．１８−ｕｍ ＣＭＯＳ”，ＩＥＥＥ Ａｓｉａｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（Ａ−ＳＳＣＣ’０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１１５−１１８，Ｎｏｖ．２００７
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかし、無線タグのデータ読出し速度は、毎秒２５０キロビット程度である。したがって、２．５テラビットのデジタル情報を読み出すのに１１５日以上を要してしまうことになる。これを２時間程度で読み出すためには、１０００倍程度高速な毎秒数１００メガビットの通信速度が必要になる。
【００２２】
また、無線タグでは、リーダーがタグに電力を供給しながら、その電磁波をタグが反射する際にデータを乗せることで、データ通信を行っている。この方式はバックスキャッタ方式（変調後方拡散方式）と呼ばれている。この方式では、毎秒数１００メガビットの高速な通信を行うことは非常に困難である。
【００２３】
また、無線タグでは、給電や通信に使うアンテナ（コイル形状が多い）や電力の蓄積に使うキャパシタとタグのチップがプリント基板上で配線接続されている。長期信頼性を確保するためには、半導体製造プロセスの中で密封する必要があり、外付けのコイルやキャパシタを用いることができないという問題がある。
【００２４】
本発明者は、高速通信手段として、ＩＣチップのチップ上の配線により形成されるコイルを介して積層実装されるチップ間で誘導結合による通信を行う電子回路を提案している（例えば、特許文献１乃至特許文献７、及び、非特許文献３乃至非特許文献９参照）。この技術を用いれば、通信速度は毎秒ギガビット以上にできる。例えば、特許文献５においては、ＬＳＩチップ試験装置において、チップとテストヘッドの間の誘導結合による通信を行ってチップの試験を行うことを提案している。
【００２５】
しかし、この技術をそのまま適用しただけでは、電源を磁界結合で供給できないという問題がある。それは、無線給電のための電磁波とデータ通信のための電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するからである。
【００２６】
例えば、電力供給源及びデータ通信源となるリーダーと密封型半導体記録媒体であるストーンの間の通信距離は少なくとも０．５ｍｍ以上が必要であり、３ｍｍあれば十分である。ウェーハは薄く削って５０μｍ程度にできるが、ＳｉＮ膜等の保護膜の厚さが必要だからである。通信距離が１ｍｍのときに、データ通信用のコイルの直径は２ｍｍ程度が必要になる。なお、データ通信用とそのタイミングクロック信号用で１対のコイルが必要になり、ストーンからリーダーへの通信用と、リーダーからストーンへの通信用をそれぞれ専用に用意する場合、合計４つのコイルが必要になる。
【００２７】
通信距離が１ｍｍでデータ通信用のコイルの直径が２ｍｍのとき、データ通信用コイルの結合係数ｋ（送受信コイルの結合の割合。完全に結合している場合が１で、完全に非結合の場合が０になる）は０．１５程度になり、受信コイルに発生する電圧信号は、１５０ｍＶ程度になる。したがって、通信距離が１ｍｍのときに、２ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信信号電圧が著しく小さくなって、データ通信できなくなる。
【００２８】
一方、通信距離が１ｍｍのときに、電力給電用のコイルの直径は、６ｍｍ程度が必要になる。このときｋは０．４程度である。ストーンが受信する電力ＰＴＸとリーダーが送信する電力ＰＲＸの比（ＰＲＸ／ＰＴＸ）はｋの２乗程度である。上述の条件の場合には、
ＰＲＸ／ＰＴＸ≒ｋ2 ＝０．４2 ＝０．１６
になる。したがって、通信距離が１ｍｍのときに、直径が６ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信電力が著しく小さくなって、ストーンの回路に十分な電力を供給できなくなる。
【００２９】
因に、リーダーの送信電力の上限は、Ｒを電力送信回路のインピーダンスとすると、ＶＤＤ2 ／Ｒで与えられる。電力送信回路のインピーダンスＲは、コイルの抵抗と送信回路のトランジスタの抵抗を合わせて、およそ５Ωである。したがって、リーダーの送信電力の上限は、ＶＤＤ＝１．８Ｖの場合、
ＶＤＤ2 ／Ｒ＝１．８2 ／５≒６５０ｍＷ
になる。
【００３０】
６５０ｍＷの最大送信電力が、誘導結合で受信コイルに０．１６倍伝わるので（ＰＲＸ／ＰＴＸ＝０．１６）、１００ｍＷが伝わることになる。さらに、整流回路で３０％程度が直流電源として変換されると、３０ｍＷになる。ストーンが必要とする消費電力が１２０ｍＷと仮定すると、６ｍｍの直径のコイルが４つ必要になる。
【００３１】
直径が２ｍｍのデータ通信用コイルと直径が６ｍｍの電力用コイルがリーダーとストーンにそれぞれ配置される際に、両コイルの間に少なくとも８ｍｍの間隔がないと、無線給電のための電磁波がデータ通信に影響を与え、データ通信のビット誤り率が許容できないほど大きくなる。４つの電力用コイルの間は多少干渉があっても大きな問題にはならないので、隣接して配置することができる。しかし、４つのデータ通信用コイルは互いに２ｍｍ以上離さないと、データ間で干渉が起こる。
【００３２】
したがって、無線給電のための電磁波とデータ通信のための電磁波の相互干渉を抑制するためには、最低でも６ｍｍの直径の電力給電用コイルが４つと、最低でも２ｍｍの直径のデータ通信用コイルが４つを、電力用コイルとデータ通信用コイルの間を最低でも８ｍｍ離し、データ通信用コイル間を互いに最低でも２ｍｍ離して配置しなければならない。その結果、チップの寸法は、少なくとも２２ｍｍ×１４ｍｍが必要になる。
【００３３】
ところが、半導体集積回路は、最大辺が２０ｍｍよりも大きなチップになると、製造歩留りが著しく低下するという問題がある。更に、一般にチップの最大辺が２０ｍｍを超えると１枚のレチクルで露光ができなくなるので、複数のレチクルをつなぎ合わせる必要が生じ、コスト増大と不良確率増大を招くことになる。したがって、低コスト化のためにはある程度高い歩留りを得る必要があり、そのためには、チップの寸法は最大辺が２０ｍｍよりも小さくなければならない。
【００３４】
そうすると、今度は、最大辺が２０ｍｍよりも小さなチップに電力給電用コイルと、データ通信用コイルを配置することになるので、両コイルの間で電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するというジレンマがある。
【００３５】
また、半導体チップに搭載できるキャパシタでは容量値が不十分なので、磁界結合で交流信号に載せて電力を送り、受信した交流信号を整流回路で直流信号に直して電源電圧を得るとき、交流成分を十分に小さくできないという問題がある。
【００３６】
また、上記非特許文献１における提案では、各チップの電源が共有されることになるが、各チップの電源が共有されていると、一つのチップの不良が、電源を共有する全てのチップの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのチップにおいて電源電圧が十分に高くならず、回路が正常に動作できないという問題が発生する。
【００３７】
さらに、各チップの電源を共有するためには、１枚のウェーハ上に設けた複数のチップ間を金属配線で接続する必要があるが、そのためには、従来配線を形成しないスクライブ領域を跨いだ相互接続配線を形成する必要がある。しかし、大口径のウェーハからストーンを切り出す場合、スクライブ断面で配線形状が異常になりＶＤＤと基板（ＧＮＤ）の短絡不良の原因となり、信頼性が低下するという問題もある。
【００３８】
また、信頼性の高い密封型半導体記録媒体を低コストで生産するためには、製造プロセスが確立している信頼性の高い技術を用いて余分な工程や余分な構成要素を付け加えることなく生産可能であることが必須となる。例えば、上述のように２２ｍｍ×１４ｍｍ以上のサイズのチップを用いた場合には、製造歩留りが著しく低下して大幅なコスト増を招くことになる。
【００３９】
したがって、本発明は、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することを目的とする。
【課題を解決するための手段】
【００４０】
上記の課題を解決するために、本発明の密封型半導体記録媒体は、少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている。
【００４１】
このように、チップサイズに相当するブロックサイズを最大辺を２０ｍｍ以下にしているので、高い信頼性が確立している製造技術を用いて密封型半導体記録媒体を低コストで生産することが可能になる。また、各読出専用メモリブロックは互いに電源が共有されていないので、一つの読出専用メモリブロックの不良が、電源を共有する全ての読出専用メモリブロックの誤動作の原因となることない。
【００４２】
また、本発明の密封型半導体記録媒体において、さらに、各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている。
【００４３】
このように、時分割手段を備えているので、電力の受給とデータ通信とを時間分割して行うことができ、それによって、電力供給用の電磁波とデータ通信用の電磁波が相互干渉することがなく、データ通信のビット誤り率を許容範囲にすることができる。また、時分割手段を備えているので、電力受給用コイルとデータ通信用コイルとを近接配置することが可能になり、最大辺が２０ｍｍ以下、例えば、１５ｍｍ×１５ｍｍ程度にすることができる。
【００４４】
また、本発明の密封型半導体記録媒体は、さらに、各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えており、特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えていることが望ましい。
【００４５】
このように、平滑化手段を備えることによって、供給された交流電力を直流電力として、マスクＲＯＭを構成する配線部の寄生容量に蓄えることができる。特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えることによって、電源電圧のリップルの電源電圧ＶＤＤに対する比を１０％以下に抑えることが可能になる。その結果、回路が正常に動作することが可能になる。
【００４６】
また、本発明の密封型半導体記録媒体は、さらに、半導体基板が、シリコン窒化膜でシールされている。
【００４７】
このように、半導体基板が耐候性に優れたシリコン窒化膜でシールされているので、水分等の進入を確実に防止することができ、さらなる長寿命化が可能になる。因に、上記の非特許文献２の予測では１０００年以上の寿命が期待される。
【００４８】
また、本発明の密封型半導体記録媒体は、さらに、前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、各各読出専用メモリブロックは投影的に重なるように複数枚積層する。
【００４９】
このように、同じ仕様の半導体基板を各読出専用メモリブロックが投影的に重なるように複数枚積層することによって、積層枚数に応じて記録容量を増大させることができる。
【００５０】
また、本発明の密封型半導体記録装置は、上述の密封型半導体記録媒体と、前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させる。
【００５１】
リーダーに設けるリーダーブロックは１個でも良いが、複数個のリーダーブロックを設けることで、データ読み出し速度をリーダーブロックの数に比例して高速にすることができる。
【００５２】
この場合、電力の授受及びデータ通信を効率的行うためには、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔を３ｍｍ以下とすることが望ましい。
【発明の効果】
【００５３】
開示の密封型半導体記録媒体及び密封型半導体記録装置によれば、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することが可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態の密封型半導体記録装置の概念的構成図である。
【図２】電力通信及びデータ通信構成の概念的説明図である。
【図３】本発明の実施例１の密封型半導体記録装置の概念的断面図である。
【図４】ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。
【図５】マスクＲＯＭの構成説明図である。
【図６】本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。
【図７】全波整流器及び電力センサの構成説明図である。
【図８】図７における各出力の時間変化の説明図である。
【図９】４チャネル全波整流の説明図である。
【図１０】４つの電力チャネルによる無線給電におけるリップル電圧の説明図である。
【図１１】クランプ回路及び過剰電力センサの回路構成図である。
【図１２】本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。
【図１３】チップ寿命の湿度依存性の説明図である。
【発明を実施するための形態】
【００５５】
ここで、図１及び図２を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態の密封型半導体記録装置の概念的斜視図であり、データを格納したデジタルロゼッタストーン１０と、格納したデータを読み出すリーダー３０とから構成される。
【００５６】
デジタルロゼッタストーン１０は、マスクＲＯＭと、電力受給用コイル２１およびデータ通信用コイル２２と無線通信回路が集積されたＲＯＭブロック２０が配列されたウェーハ１１が各ＲＯＭブロック２０の位置が投影的に重なるように複数枚積層されて、ＳｉＮやＳｉＯ２等の保護膜１２で密封されている。
【００５７】
リーダー３０は、ウェーハ１１に設けた電力受給用コイル２１およびデータ通信用コイル２２に対応した同様の形状の電力供給用コイル３２とデータ通信用コイル３３と、データの無線通信回路が集積されたリーダーブロック３１をＲＯＭブロック２０と同じ数だけ配置されている。リーダーブロック３１に設けた電力供給用コイル３２から電力用電磁波が発信されると、電力供給用コイル３２と投影的に重なる各段のウェーハ１１のＲＯＭブロック２０に設けた電力受給用コイル２１で順次減衰しながら受信される。データ通信用電磁波も同様である。
【００５８】
リーダー３０に設けられるリーダーブロック３１の数は最小で１個、最大でＲＯＭブロック２０と同数であり、リーダーブロック３１の数に比例してデータ読み出し速度を速めることができる。なお、リーダーブロック３１の数がＲＯＭブロック２０の数より少ない場合には、リーダー３０をデジタルロゼッタストーン１０の上で移動させることで、各ＲＯＭブロック２０からデータを読み出す。
【００５９】
図２は、電力通信及びデータ通信構成の説明図である。図２（ａ）は電力通信及びデータ通信のための概念的回路ブロック図であり、図２（ｂ）は電力通信及びデータ通信方式のチャート図である。図２（ａ）に示すように、リーダーブロック３１側には電力供給用コイル３２と、データ通信用コイルとして送信用コイル３３1 と受信用コイル３３2 とが設けられており、各コイルには、電力用増幅器３４、送信用増幅器３５1 及び受信用増幅器３５2 がそれぞれ接続されている。
【００６０】
一方、ＲＯＭブロック２０側には電力供給用コイル２１と、データ通信用コイルとして受信用コイル２２１と送信用コイル２２２とが設けられており、各コイルには、電力整流器２３、受信用増幅器２４１及び送信用増幅器２４２がそれぞれ接続されている。
【００６１】
また、電力整流器２３には供給された電力を充電するキャパシタ２５が接続されているとともに、電力センサ２６及びパワー・オン・リセット回路２７が接続されている。このキャパシタ２５は、ＲＯＭブロック２０の回路の電源線に寄生する容量と、もしくは更に、例えばＭＯＳＦＥＴのゲート容量を使用して作った容量を加えたものである。受信用増幅器２４１ 及び送信用増幅器２４２にはそれぞれレジスタ２８１，２８２が接続されており、各レジスタ２８１，２８２はマスクＲＯＭ２９に接続されている。
【００６２】
図２（ｂ）に示すように、本発明の電力通信及びデータ通信方式においては、電磁波が互いに干渉しないように、電力とデータの通信を時間で分けて交互に実行するもので、以下の４つの手順を繰り返して行う。
第１手順（Ｉ）：まず、リーダーブロック３１からＲＯＭブロック２０に磁界結合を用いて電力を無線送電する。給電された電力はチップ上に形成されたキャパシタ２５に蓄えられる。ＲＯＭブロック２０の電源の電位ＶＤＤが所定の電位まで上昇したことを電力センサ２６を用いて検出し、パワー・オン・リセット回路２７を用いてシステムをリセットする。
【００６３】
第２手順（ＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を停止する。ＲＯＭブロック２０は電力を消費するので、ＲＯＭブロック２０の電源電位ＶＤＤは徐々に低下する。その変化を電力センサ２６が高速に検出する。電力供給が停止したことを検出すると、無線受信器を起動して、リーダーブロック３１からの命令を受信してレジスタ２８１に格納する。この命令には、例えば、リーダーブロック３１が次の第３手順と第４手順の間にＲＯＭブロック２０から読み出すデータの最初のアドレスと最後のアドレスが指定されている。或いは、次の第３手順で電力供給が再開されるのに備えて事前に無線通信機を止めるように命令する。無線受信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶＤＤの値は徐々に下がるが、ＶＤＤの値が所定値以下に下がらないように、第２手順の時間が回路の消費電力から決定される。
【００６４】
第３手順（ＩＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を再開する。それをＲＯＭブロック２０が検出すると、マスクＲＯＭのデータ（ＭＤＡＴＡ）を読み出し、レジスタ２８２に格納する。この間の回路動作は、給電した電力を用いて行う。
【００６５】
第４手順（ＩＶ）では、リーダーブロック３１からＲＯＭブロック２０への給電を停止する。それをＲＯＭブロック２０が検出すると、無線送信器を起動して、レジスタ２８２に格納されたデータをリーダーブロック３１に無線送信する。無線送信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶＤＤの値は徐々に下がるが、ＶＤＤの値が所定値以下に下がらないように、第４手順の時間が回路の消費電力から決定される。
【００６６】
上記の第３手順と第４手順を繰り返して、所望のデータを全て読み出す。データの読出しが完了すると、その後はリーダーブロック３１から電力が供給されることはなく、やがてＲＯＭブロック２０の電源電圧ＶＤＤはゼロになり、第１手順に戻る。
【００６７】
電源用受信コイルが発生する交流信号を整流回路で直流電圧に変換する際に残る電源電圧のリップルＶＲのＶＤＤに対する比ＶＲ ／ＶＤＤは、１０％以下に抑えたい。ＶＲ／ＶＤＤが１０％以上になると、回路が正常に動作しなくなる。
【００６８】
電源電圧のリップルＶＲのＶＤＤに対する比ＶＲ／ＶＤＤは、ｆを給電の電磁波の周波数、Ｃを電源線に寄生する容量、ＲをマスクＲＯＭの回路のインピーダンスとすると、
ＶＲ／ＶＤＤ＝１／（ｆＣＲ）
で求められる。
【００６９】
マスクＲＯＭの回路は、その大部分がｎチャネル型ＭＯＳＦＥＴで構成されていて、ｐチャネル型ＭＯＳＦＥＴはほとんど使われていないので、電源線に寄生する容量は非常に小さく、例えば、Ｃ＝１ｎＦである。また、マスクＲＯＭの回路のインピーダンスＲは例えば、２５Ω程度である。
【００７０】
したがって、給電の電磁波の周波数ｆを２５０ＭＨｚにすると、
ＶＲ／ＶＤＤ＝１／（ｆＣＲ）＝１／（２５０ＭＨｚ×１ｎＦ×２５Ω）≒０．１６
であり、１６％になる。つまり、マスクＲＯＭの回路ではリップルが大きくなるので、この問題を解決するために、本発明では、電力送信を複数のチャネルに分け、各チャネルの電磁波の位相をずらすことでリップルを低減する。
【００７１】
また、各ＲＯＭブロックの電源が共有されていると、一つのＲＯＭブロックの不良が、電源を共有する全てのＲＯＭブロックの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのＲＯＭブロックにおいて電源電圧が十分に高くならず、回路が正常に動作できない。
【００７２】
しかし、本発明では各ＲＯＭブロックを互いに電気的に隔絶しているので、たとえ１つのＲＯＭブロックが動作不良になっても、データを冗長符号化して保存することで、データを完全に復元することができる。例えば、Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ（ＬＤＰＣ）符号を用いると、データ量を２３％増加することで修復ができる。
【実施例１】
【００７３】
以上を前提として、次に、本発明の実施例１の密封型半導体記録装置を説明する。図３は、本発明の実施例１の密封型半導体記録装置の断面図であり、データを格納したデジタルロゼッタストーン４０と、格納したデータを読み出すリーダー６０とから構成される。
【００７４】
デジタルロゼッタストーン４０は、図１に示したのと同様にマスクＲＯＭと、電力受給用コイル５１およびデータ通信用コイル５２と無線通信回路が集積されたＲＯＭブロック５０が配列されたウェーハ４１が各ＲＯＭブロック５０の位置が投影的に重なるように複数枚積層されて、ＳｉＮ保護膜４２で密封されている。各ウェーハ４１はそれぞれ個別にＳｉＮ保護膜４３で被覆されており、各ウェーハ４１はＳｉＯ２膜４４を利用した基板張り合わせ技術によって積層されている。
【００７５】
リーダー６０は、ウェーハ４１に設けた電力受給用コイル５１およびデータ通信用コイル５２に対応した同様の形状の電力供給用コイル６２とデータ通信用コイル６３と、データの無線通信回路が集積されたリーダーブロック６１をＲＯＭブロック５０と同じ数だけ配置されている。
【００７６】
図４は、ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。図４（ａ）はＲＯＭブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック５０に一辺が６ｍｍの電力受給用コイル５１１〜５１４を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル５２１〜５２４を４個十字状に配置している。４つのデータ通信用コイル５２１〜５２４のうち２個は送信用で他の２個は受信用である。
【００７７】
図４（ｂ）はリーダーブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック６１に一辺が６ｍｍの電力供給用コイル６２１〜６２４を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル６３１〜６３４を４個十字状に配置している。４つのデータ通信用コイル６３１〜６３４のうち２個は送信用で他の２個は受信用である。この時のリーダーブロック６１とＲＯＭブロック５０との通信距離は０．６ｍｍとする。
【００７８】
なお、この電力受給用コイル６２及びデータ通信用コイル６３はＲＯＭブロック５０に設けた電力受給用コイル５１及びデータ通信用コイル５２とそれぞれ実効的に同じサイズで且つ同じ配置とする。送信用のデータ通信用コイル６３３，６３４と受信用のデータ通信用コイル５２２，５２１とが対向し、受信用のデータ通信用コイル６３１，６３２と送信用データ通信用コイル５２４，５２３とが対向するように各コイルを配置する。
【００７９】
図５は、マスクＲＯＭの構成説明図であり、図５（ａ）は概略的平面図であり、図５（ｂ）は等価回路図である。
【００８０】
図６は、本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。図に示すように、電力供給用コイル６２１〜６２４と電力受給用コイル５１１〜５１４が互いに対向している。後述するように各電力供給用コイル６２１〜６２４には、位相が互いに４５°ずれるように交流電圧が印加される。また、送信用のデータ通信用コイル６３３，６３４と受信用のデータ通信用コイル５２２，５２１とが対向し、受信用のデータ通信用コイル６３１，６３２と送信用のデータ通信用コイル５２４，５２３とが対向している。ここでは、各データ通信用コイルは、データ通信用とそのタイミングクロック信号用で１対のコイルで構成している。
【００８１】
マスクＲＯＭの読出しのために例えば１００ＭＨｚのクロックＭｃｌｋが用いられ、データレジスタのデータをＲＯＭブロック５０からリーダーブロック６０に無線送信するために、例えば１ＧＨｚのクロックＤｃｌｋが用いられる。
【００８２】
これらのクロックは、必要なときだけ発振出力させ、不必要なときは停止して、無駄な電力消費を避ける。クロックの発振を開始した直後の数クロックは、振幅が小さかったりジッタが大きい場合があるので、これを使わないようにするための回路Ｍａｓｋ１及びＭａｓｋ２を用いる。具体的には、カウンターでクロックの数を数えて、最初の２つのクロックは使わず、３つ目以降のクロックを利用するようにする。
【００８３】
図７（ａ）は、電力整流器Ｐｒｘの一例としての全波整流器の回路構成図（例えば、非特許文献１０参照）である。また、図７（ｂ）は、電力センサの構成図であり、リーダーブロックからＲＯＭブロックへの電力の無線送電が開始したか停止したかを検出する。ＲＯＭブロックが受信した電力送信波は、図７（ａ）に示した全波整流器を用いて、交流から直流に変換される。
【００８４】
図７（ｂ）に示した電力センサにおいては、電力整流器Ｐｒｘの整流回路と出力負荷容量をそれぞれ小さくしたレプリカ回路Ｐｒｘｓ（ｗ＝１／４０）の出力ＶＳと、ＶＤＤの１／３の電位ＶＣを比較器で比較して、無線送電が開始されたか停止されたかをＲＯＭブロックが検出する。
【００８５】
即ち、図８に各出力の時間変化を示したように、リーダーブロックからＲＯＭブロックへの無線送電を停止すると、ＶＳが下降してＶＤＤの１／３の電位ＶC よりも低くなり、比較器の出力ＶＳＥＮがローに変化して、送電が停止されたことをＲＯＭブロックが検出する。一方、リーダーブロックからＲＯＭブロックへの無線送電を開始すると、ＶＳが上昇してＶＤＤの１／３の電位ＶＣよりも高くなり、ＶＳＥＮがハイに変化して、送電が再開されたことをＲＯＭブロックが検出する。この場合、比較器がノイズで誤動作しないように、比較しきい値にヒステリシス特性を持たせたヒステリシス比較器を用いることが望ましい。
【００８６】
図９は、４チャネル全波整流の説明図である。リーダーブロック６１からＲＯＭブロック５０への電力送電に複数の通信チャネルを用い、各チャネルの位相を互いにずらすことで、受信して整流したＲＯＭブロック５０の電源電圧ＶＤＤの変動（リップル）を小さくする。
【００８７】
そこで、図９に示すように、互いに位相を４５°ずらした４つの交流を４つの通信チャネルを用いて送電すれば、各チャネルを通して得られた電源電圧にはそれぞれ大きな電源変動が残るが、４つの給電チャネルの出力を足し合わせれば、各リップルが互いの変動を埋めあう結果、リップル値を非常に小さくすることができる。
【００８８】
図１０は、給電試験のために、コイルなどの寸法を１／３に小さくしたチップを実際に試作し、通信距離も１／３に設定し、４つの電力チャネルを使って無線給電した結果の説明図である。ここでは、５ｍｍ角のチップに設けた電力用コイルの一辺を２ｍｍとして、リーダーブロックとＲＯＭブロックの間隔を０．２ｍｍに設定して試験を行った。その結果、マスクＲＯＭの１００ＭＨｚ動作に必要な電力を無線給電できたと同時に、直流に変換された電源電圧の最大リップル電圧ＶＲ＝３３．６ｍＶとなり、ＶＤＤの２％以下に小さくできたことを実験で検証することができた。
【００８９】
図１１（ａ）は、図６に示したクランプ回路の一例を示す回路図であり、ダイオードのの順方向電圧降下を０．６Ｖとすると、２つのダイオードを直列接続することにより、１．２Ｖのクランプ回路を構成できる。即ち、電源電圧ＶＤＤが１．２Ｖになると、ダイオードが順方向に電流を流して、ＶＤＤの上昇を抑える。なお、このダイオードは、ゲートとドレインを接続したＭＯＳＦＥＴに置き換えても良い。
【００９０】
図１１（ｂ）は、クランプ回路が作動し始めたことを検出する回路の一例である。過剰電力がクランプ回路でＧＮＤに捨てられると、ＶＳがＶＤＤ／３よりも高くなり、ＶＳＥＮがハイになる。供給電力が過剰になると、クランプ回路で捨てられる電力に伴って熱が発生する。この熱の発生を防止するために、供給電力が過剰であることをリーダーブロック側に無線通信で知らせ、リーダーブロックの送信電力を低減するフィードバック制御を行う。
【実施例２】
【００９１】
次に、図１２を参照して本発明の実施例２の密封型半導体記録装置を説明するが、コイル配置が異なるだけで、基本的構成は上記の実施例１と同様であるので、ここでは、コイル配置のみを説明する。
【００９２】
図１２は、本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。図１２（ａ）はＲＯＭブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック７０に一辺が７ｍｍの電力受給用コイル７１１〜７１４を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル７２１〜７２４を４個、電力受給用コイル７１１〜７１４の内側に同心状に配置した。４つのデータ通信用コイル７２１〜７２４のうち２個は送信用で他の２個は受信用である。
【００９３】
図１２（ｂ）はリーダーブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック８１に一辺が７ｍｍの電力供給用コイル８２１〜８２４を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル８３１〜８３４を４個、電力供給用コイル８２１〜８２４の内側に同心状に配置した。４つのデータ通信用コイル８３１〜８３４のうち２個は送信用で他の２個は受信用である。
【００９４】
この場合、例えば、図における左斜め上のデータ通信用コイル７２１ （一方は反転して対向するので、右斜め上のデータ通信用コイル８３４）と右斜め下のデータ通信用コイル７２３（同じく、左斜め下のデータ通信用コイル８３２）をリーダーからストーンへの通信用のデータ通信とタイミング通信に割り当て右斜め上のデータ通信用コイル７２４（同じく、左斜め上のデータ通信用コイル８３１）と左斜め下のデータ通信用コイル７２２（同じく、右斜め下のデータ通信用コイル８３３）をストーンからリーダーへの通信用のデータ通信とタイミング通信に割り当てることが望ましい。
【００９５】
この時、リーダーからストーンへの通信とストーンからリーダーへの通信を時分割にすることによって、同時に通信している一対のデータ用とタイミング用のデータ通信用コイルが水平隣接ではなく、斜めに１．４倍程度離れることになるので、データ通信用コイル間の干渉をより小さくすることができる。
【００９６】
本発明の実施例２においても、電力供給とデータ通信とは時間分割で行っているので、電磁波同士が干渉することがなく、したがって、データ通信用コイルを電力用コイルの内側に配置することが可能になる。
【００９７】
それによって、データ通信用コイルのサイズを大きくすることができるので、リーダーとデジタルロゼッタストーンの間隔を広くすることができ、例えば、３ｍｍの間隔としても読み出しは可能になる。
【符号の説明】
【００９８】
１０，４０ デジタルロゼッタストーン
１１，４１ ウェーハ
１２ 保護膜
２０，５０，７０ ＲＯＭブロック
２１，５１，５１１〜５１４，７１１〜７１４ 電力受給用コイル
２２，５２，５２１〜５２４，７２１〜７２４ データ通信用コイル
２２１ 受信用コイル
２２２ 送信用コイル
２３，５３１〜５３４ 電力整流器
２４１ 受信用増幅器
２４２ 送信用増幅器
２５ キャパシタ
２６ 電力センサ
２７ パワー・オン・リセット回路
２８１，２８２ レジスタ
２９ マスクＲＯＭ
３０，６０ リーダー
３１，６１，８１ リーダーブロック
３２，６２，６２１〜６２４，８２１〜８２４ 電力供給用コイル
３３，６３，６３１〜６３４，８３１〜８３４ データ通信用コイル
３３１ 送信用コイル
３３２ 受信用コイル
３４ 電力用増幅器
３５１ 送信用増幅器
３５２ 受信用増幅器
４２ ＳｉＮ保護膜
４３ ＳｉＮ保護膜
４４ ＳｉＯ２膜
【特許請求の範囲】
【請求項１】
少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、
前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、
前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている密封型半導体記録媒体。
【請求項２】
前記各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている請求項１に記載の密封型半導体記録媒体。
【請求項３】
前記各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えている請求項１または請求項２に記載の密封型半導体記録媒体。
【請求項４】
前記平滑化手段が、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えている請求項３に記載の密封型半導体記録媒体。
【請求項５】
前記読出専用メモリブロックが、前記電力受給用コイルに供給された電力が予め設定した値より過剰になったことを前記データ通信用コイルに伝達するフィードバック制御機構を備えている請求項１乃至請求項４のいずれか１項に記載の密封型半導体記録媒体。
【請求項６】
前記半導体基板が、シリコン窒化膜で密封されている請求項１乃至請求項５のいずれか１項に記載の密封型半導体記録媒体。
【請求項７】
前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、各各読出専用メモリブロックは投影的に重なるように複数枚積層した請求項１乃至請求項６のいずれか１項に記載の密封型半導体記録媒体。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載の密封型半導体記録媒体と、
前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、
前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させた密封型半導体記録装置。
【請求項９】
前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔が３ｍｍ以下である請求項８に記載の密封型半導体記録装置。
【請求項１】
少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、
前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、
前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている密封型半導体記録媒体。
【請求項２】
前記各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている請求項１に記載の密封型半導体記録媒体。
【請求項３】
前記各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えている請求項１または請求項２に記載の密封型半導体記録媒体。
【請求項４】
前記平滑化手段が、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えている請求項３に記載の密封型半導体記録媒体。
【請求項５】
前記読出専用メモリブロックが、前記電力受給用コイルに供給された電力が予め設定した値より過剰になったことを前記データ通信用コイルに伝達するフィードバック制御機構を備えている請求項１乃至請求項４のいずれか１項に記載の密封型半導体記録媒体。
【請求項６】
前記半導体基板が、シリコン窒化膜で密封されている請求項１乃至請求項５のいずれか１項に記載の密封型半導体記録媒体。
【請求項７】
前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、各各読出専用メモリブロックは投影的に重なるように複数枚積層した請求項１乃至請求項６のいずれか１項に記載の密封型半導体記録媒体。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載の密封型半導体記録媒体と、
前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、
前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させた密封型半導体記録装置。
【請求項９】
前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔が３ｍｍ以下である請求項８に記載の密封型半導体記録装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−２８７１１３（Ｐ２０１０−２８７１１３Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１４１４０３（Ｐ２００９−１４１４０３）
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（８９９００００７９）学校法人慶應義塾 (742)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（８９９００００７９）学校法人慶應義塾 (742)
【Ｆターム（参考）】
[ Back to top ]