【課題】絶縁層埋め込み型半導体の炭化珪素基板において、電子デバイス作製に不可避である、低抵抗ｐ型不純物層を形成するための工業的な方法を提案すること。
【解決手段】絶縁層埋め込み型半導体炭化珪素基板に、例えば、アルミニウムイオンを注入しｐ型不純物層を形成させ、次いで熱処理することからなる、ｐ型不純物層を有する絶縁層埋め込み型半導体炭化珪素基板の製造方法。 （もっと読む）

【課題】脆弱化ゾーンによって初期基板から分離される薄層を有した基板を提供すること。
【解決手段】本発明は、マイクロキャビティゾーン（４’）の存在によって脆弱化された基板（１）に関するものであって、マイクロキャビティゾーン（４’）が、基板（１）の一面（２）を有している薄層（５）を規定している場合に、マイクロキャビティ（４’）から、ガス種の全部または一部が排出されている。本発明は、また、そのような脆弱化された基板の製造方法に関するものである。さらに、本発明は、薄層を得るための方法に関するものである。 （もっと読む）

【課題】酸化物ガラスまたは酸化物ガラス−セラミックからなる支持基板に張り合わされたＳＯＩ構造を提供する。
【解決手段】酸化物ガラスまたは酸化物ガラス−セラミックは透明であることが好ましく、１０００℃より低い歪点及び１０^１６Ω-ｃｍ以下の２５０℃における比抵抗を有し、高温(例えば３００〜１０００℃)において電場に応答してガラスまたはガラス−セラミック内を移動できる陽イオン(例えば、アルカリイオンまたはアルカリ土類イオン)を含有することが好ましい。半導体層１５と支持基板２０の間の接合強度は少なくとも８Ｊ/ｍ^２であることが好ましい。半導体層１５は半導体材料がガラスまたはガラス−セラミックから発生する酸素イオンと反応した混成領域を有することができる。支持基板２０は可動陽イオンの濃度が低減された空乏領域を有することが好ましい。 （もっと読む）

【課題】画素部と電極との間のリーク電流を低減する。
【解決手段】固体撮像装置１は、第１及び第２の領域を有する半導体層１３と、第１の領域に設けられた画素部と、第２の領域に設けられ、かつ半導体層１３を貫通する複数の電極２２と、第２の領域に設けられ、かつ半導体層１３を貫通し、かつ画素部と複数の電極２２とを電気的に分離するガードリング２０とを含む。第２の領域の半導体層１３の上面は、第１の領域の半導体層１３の上面より低い。 （もっと読む）

【課題】欠陥を最小限としながら、ＳｉＧｅ−オン−インシュレーター構造を製造するため及びシリコン上に歪み緩和ＳｉＧｅ層を製造するための方法を提供する。
【解決手段】アモルファスＳｉＧｅ層６００が、トリシラン及びＧｅＨ_４からＣＶＤによって、ドーパントの１以下のモノレイヤー上に堆積される。これらのアモルファスＳｉＧｅ層６００は、融解または固相エピタキシー（ＳＰＥ）プロセスによってシリコン上に再結晶される。融解プロセスは、好ましくは、全体のゲルマニウム含量を希釈するようなゲルマニウムの拡散も引き起こし、そして絶縁体の上層のシリコン５００を実質的に消費する。ＳＰＥプロセスは、下地のシリコン５００中へのゲルマニウムの拡散を用いてまたは用いずに実際され得、従って、ＳＯＩ及び従来の半導体基板に適用可能である。 （もっと読む）

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該
半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜
を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有す
る複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折
部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて
設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よ
りガラス転移点が低い物質や塑性を有する物質を設けることができる。 （もっと読む）

【課題】第１のトランジスタと第２のトランジスタが、ぞれぞれのドレイン領域とソース領域を共有して同一の半導体基板上に形成される構成の半導体装置の製造において、それぞれのトランジスタのソース領域およびドレイン領域の直下に埋め込み絶縁膜を効率的に形成できる製造方法を提供する。
【解決手段】半導体基板上にそれぞれのトランジスタのソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層と半導体層を順次形成することにより充填し、さらに第１のトランジスタのソース領域および第２のトランジスタのドレイン領域直下のＳｉＧｅ混晶層を、素子分離溝を介して選択エッチングにより除去し、第１のトランジスタのドレイン領域および第２のトランジスタのソース領域として共有される拡散領域直下のＳｉＧｅ混晶層を、前記拡散領域に形成した孔を介して選択エッチングし、除去する。 （もっと読む）

【課題】シリコンエピタキシャル層の支えの喪失を防止した、局所ＳＯＩ構造の形成方法の提供。
【解決手段】ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４とシリコンエピタキシャル層３１ＥＳ１，３１ＥＳ２，３１ＥＳ３および３１ＥＳ４が積層された構造において、
それぞれ、Ｎウェル３１ＮＷ及びＰウェル３１ＰＷがＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４側に突き出る構造を形成し、ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４をエッチングにより除去する際に、支えとなるようにする。 （もっと読む）

【課題】平板状空洞を形成する際におけるホール半径Ｒと、ホールとホールの最短距離Ｓのプロセスマージンを広げ、信頼性の高い半導体装置の製造方法を提供すること。
【解決手段】半導体基板１の表面にホール４を複数形成し、非酸化性雰囲気のアニール処理により、該半導体基板１の表面を半導体の表面マイグレーションを利用して平坦化し、基板内部に平板状空洞６を形成する際に、前記ホール４の開口部が閉じる前に半導体のソースガスを供給する。 （もっと読む）

【課題】ＲＴＡ処理と犠牲酸化処理を組み合わせて、貼り合わせウェーハの薄膜表面の平坦化と薄膜の減厚を行う際に、ＢＭＤ密度の増加を抑制し、かつ、薄膜表面を十分に平坦化することができる貼り合わせウェーハの製造方法を提供することを目的とする。
【解決手段】前記ボンドウェーハを剥離させた後の貼り合わせウェーハに対し、水素含有雰囲気下で第一のＲＴＡ処理を行った後、犠牲酸化処理を行って前記薄膜を減厚し、その後、水素含有雰囲気下で、前記第一のＲＴＡ処理よりも高い温度で第二のＲＴＡ処理を行う貼り合わせウェーハの製造方法。 （もっと読む）