【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインが、第１半導体結晶層を構成する原子とニッケル原子との化合物、第１半導体結晶層を構成する原子とコバルト原子との化合物または第１半導体結晶層を構成する原子とニッケル原子とコバルト原子との化合物からなり、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、第２半導体結晶層を構成する原子とニッケル原子との化合物、第２半導体結晶層を構成する原子とコバルト原子との化合物、または、第２半導体結晶層を構成する原子とニッケル原子とコバルト原子との化合物からなる半導体デバイスを提供する。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装
置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び
有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電
層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあ
わせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】各種デバイスを積層するための基材とするためのポリイミドフィルムと支持体との積層体であって、デバイス作製時の高温プロセスにおいても剥がれることなく、しかもポリイミドフィルム上にデバイスを作製した後には容易に支持体からポリイミドフィルムを剥離することができる積層体を提供する。
【解決手段】ポリイミドフィルム６として、少なくとも支持体１に対向させる面にプラズマ処理が施されたフィルムを用い、支持体１とポリイミドフィルム６とが対向する面の少なくとも一方にカップリング剤を用いて、接着剥離強度は異なり表面粗さは略同一である良好接着部分と易剥離部分とを形成するパターン化処理を施した後、重ね合わせて加圧加熱処理することとし、ポリイミドフィルム６は、７０モル％以上がベンゾオキサゾール構造を有する芳香族ジアミン類を主成分とするジアミン類とテトラカルボン酸類との反応によって得られる。 （もっと読む）

【課題】半導体構造を製造するためのプロセスを提供すること。
【解決手段】本発明は、半導体構造を製造するためのプロセスに関し、以下のステップ、すなわち、シード基板（１）と、シード基板（１）を覆う脆弱化された犠牲層（２）とを備えるハンドル基板（１、２）を提供するステップ（Ｅ１）と、ハンドル基板（１、２）をキャリア基板（３）と接合するステップ（Ｅ２）と、キャリア基板（３）を任意選択で処理するステップ（Ｅ３）と、犠牲層（２）においてハンドル基板を分離し、半導体構造を形成するステップ（Ｅ４）と、シード基板（１）上に存在する犠牲層（２）の残留物があればそれを除去するステップ（Ｅ５）とを備えることを特徴とする。 （もっと読む）

【課題】貼り合わせプロセス時のウェハの局所的な変形を低減する半導体製造装置及び製造方法を提供すること。
【解決手段】実施の形態によれば、第１及び第２の半導体基板の接合面同士を一点接触させて周囲に接合を進展させて第１及び第２の半導体基板を全面で接合する半導体製造装置である。半導体製造装置は、第１の半導体基板の外周部分を支持するステージと、第２の半導体基板の接合面とステージに支持された第１の半導体基板の接合面とを対向させて、第２の半導体基板を保持する基板支持装置と、接合面同士を対向させた第１及び第２の半導体基板の法線方向の同軸上に、法線方向に移動可能にそれぞれ配置された第１及び第２の圧子と、第１の圧子を第１の半導体基板の接合面と反対側の面と接触させ、その後、第２の圧子で第２の半導体基板の接合面とは反対側の面の一点を予め定められた圧力で加圧して接合開始点を形成するコントローラと、を備える。 （もっと読む）

【課題】本発明は、ウェーハにかかる負荷を低減させ、かつ、破損品の発生を大きく低減させ、歩留まりを向上させる粗面化処理透明ＳＯＩウェーハの製造方法を提供する。
【解決手段】透明絶縁性ウェーハ上にシリコン薄膜を有するＳＯＩウェーハのシリコン薄膜側を、真空チャック又は静電チャックを用いて保持し、前記ＳＯＩウェーハの透明絶縁性ウェーハ側の表面にブラスト加工を施す粗面化処理透明ＳＯＩウェーハの製造方法を提供する。 （もっと読む）

【課題】薄型基板形成時の切断歩留りの高い薄型太陽電池の製造方法を提供すること。
【解決手段】シリコンインゴット２０１の表面より深い位置に歪み層２０２を形成し、歪み注入領域近傍となる位置にＨ元素注入層２０３を形成し、加熱処理により歪み層２０２の近傍にＨ元素起因の空孔層２０４を形成し、熱衝撃により薄型シリコン基板２０５をシリコンインゴット２０１から分離することにより、良質な空孔層を形成でき、基板を分離もしくは切断する際に、不良率が約５０％以下というより高い切断歩留りを確保することができる。 （もっと読む）

【課題】大面積のアクティブ面積を有するＳＯＩ基板を製造する。
【解決手段】Ｓｉを含む基板の一つの面の一部の上方に、ＳｉＧｅを含む第１の層と、Ｓｉを含む第２の層とを基板側からこの順に配置する積層部を形成する工程（ａ）と、積層部の上方と基板の積層部が形成された領域とは異なる領域の上方とにまたがる第３の層を形成する工程（ｂ）と、積層部の上方に位置する第３の層及び第２の層の各一部をエッチングすることにより、第１の層の一部を露出させる工程（ｃ）と、工程（ｃ）において露出した第１の層を、基板の第１の面に沿った方向にエッチングする工程（ｄ）と、工程（ｃ）においてエッチングされた第２の層を、基板の第１の面に沿った方向にエピタキシャル成長させる工程（ｅ）と、積層部が形成された領域の基板と、第２の層との間にＳｉＯ_２を含む第４の層を形成する工程（ｆ）と、を含む。 （もっと読む）

【課題】接合ウェーハを破壊することなく、接合界面に間隙が生じていない場合であっても、局所的な接合部の接合強度を検査することができる検査装置を提供する。
【解決手段】ウェーハ接合強度検査装置１００は、接合ウェーハ２００を保持する試料ステージ１６０と、テラヘルツ波を発生するテラヘルツ波発生器１５１と、接合ウェーハ２００を透過又は反射したテラヘルツ波を検出するテラヘルツ波検出器１５７と、テラヘルツ波検出器１５７によって検出したテラヘルツ波より接合ウェーハ２００のＴＨｚ波特性を演算する演算部と、を有する。演算部は、予め求めた基準試料のＴＨｚ波特性と接合強度の間の関係から、検査対象の接合ウェーハのＴＨｚ波特性に対応する接合強度を演算する。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１の半導体材料を用いたトランジスタと、第１の半導体材料とは異なる第２の半導体材料を用いたトランジスタと、容量素子とを有する複数のメモリセルを有し、書き込み期間にソース線に電源電位を供給する機能を有する電位切り替え回路を備えた半導体装置とする。これにより、半導体装置の消費電力を十分に抑えることができる。 （もっと読む）