固体撮像装置及びその製造方法

【課題】画素部と電極との間のリーク電流を低減する。
【解決手段】固体撮像装置１は、第１及び第２の領域を有する半導体層１３と、第１の領域に設けられた画素部と、第２の領域に設けられ、かつ半導体層１３を貫通する複数の電極２２と、第２の領域に設けられ、かつ半導体層１３を貫通し、かつ画素部と複数の電極２２とを電気的に分離するガードリング２０とを含む。第２の領域の半導体層１３の上面は、第１の領域の半導体層１３の上面より低い。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサなどの固体撮像装置では、画素サイズの縮小化に伴い、フォトダイオードへの入射光量を確保するのに優位な裏面照射型構造が一部で用いられている。裏面照射型構造とは、トランジスタなどの回路素子が形成される半導体基板の表面とは反対面、つまり半導体基板の裏面に被写体からの入射光が照射される構造のものをいう。裏面照射型の固体撮像装置は、光照射面である半導体基板の裏面が上向きとなるように実装されるので、半導体基板の裏面側に外部端子を形成する必要がある。そのために、半導体基板にはこれを貫通するように貫通電極が形成され、この貫通電極を介して、半導体基板の表面側に形成されている配線や電極が裏面側の外部端子に電気的に接続される。
【０００３】
例えば、貫通電極を含む電極部と画素部との間のリーク電流や電極部からのノイズを防ぐために、電極部と画素部とを電気的に分離するガードリングが設けられる。しかしながら、このガードリングの形成方法によっては、電極部と画素部との電気的な分離が不十分になる場合がある。この場合、ガードリングの内側と外側とで半導体基板の裏面側のＰ型半導体層を通じてリーク電流が発生してしまう。したがって、リーク電流が発生しないプロセスが強く望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２１９４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、画素部と電極との間のリーク電流を低減することが可能な固体撮像装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る固体撮像装置は、第１及び第２の領域を有する半導体層と、前記第１の領域に設けられた画素部と、前記第２の領域に設けられ、かつ前記半導体層を貫通する複数の電極と、前記第２の領域に設けられ、かつ前記半導体層を貫通し、かつ前記画素部と前記複数の電極とを電気的に分離するガードリングとを具備し、前記第２の領域の半導体層の上面は、前記第１の領域の半導体層の上面より低い。
【０００７】
実施形態に係る固体撮像装置の製造方法は、画素部が形成された第１の領域を有する半導体層を準備する工程と、前記半導体層の第２の領域に、前記半導体層の第１の面から埋め込むようにして、複数の電極と、前記画素部と前記複数の電極とを電気的に分離するガードリングとを形成する工程と、前記複数の電極及び前記ガードリングの端部を露出するように、前記第２の領域の半導体層の第２の面を掘り下げる工程と、前記ガードリングの露出した部分を絶縁膜で覆う工程と、前記複数の電極に電気的に接続された導電性パッドを形成する工程とを具備する。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る固体撮像装置の製造工程を示す断面図。
【図２】図１に続く固体撮像装置の製造工程を示す断面図。
【図３】図２に続く固体撮像装置の製造工程を示す断面図。
【図４】図３に続く固体撮像装置の製造工程を示す断面図。
【図５】図４に続く固体撮像装置の製造工程を示す断面図。
【図６】図５に続く固体撮像装置の製造工程を示す断面図。
【図７】電極及びガードリングのレイアウト図。
【図８】図６に続く固体撮像装置の製造工程を示す断面図。
【図９】図８に続く固体撮像装置の製造工程を示す断面図。
【図１０】図９に続く固体撮像装置の製造工程を示す断面図。
【図１１】図１０に続く固体撮像装置の製造工程を示す断面図。
【図１２】図１１に続く固体撮像装置の製造工程を示す断面図。
【図１３】図１２に続く固体撮像装置の製造工程を示す断面図。
【図１４】図１３に続く固体撮像装置の製造工程を示す断面図。
【図１５】図１４に続く固体撮像装置の製造工程を示す断面図。
【図１６】図１５に続く固体撮像装置の製造工程を示す断面図。
【図１７】図１６に続く固体撮像装置の製造工程を示す断面図。
【図１８】図１７に続く固体撮像装置の製造工程を示す断面図。
【図１９】図１８に続く固体撮像装置の製造工程を示す断面図。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１０】
以下に、図面を参照しながら本実施形態に係る固体撮像装置１の製造方法及び構造について説明する。本実施形態の固体撮像装置１は、裏面照射型構造を有する固体撮像装置である。
【００１１】
図１は、本実施形態に係る固体撮像装置１の製造工程を示す断面図である。まず、ＳＯＩ（Silicon On Insulator）基板１０を準備する。ＳＯＩ基板１０は、基板１１、絶縁層１２、半導体層１３が順に積層されて構成されている。基板１１としては、例えばシリコン（Ｓｉ）基板が用いられる。絶縁層１２としては、例えばシリコン酸化物が用いられる。半導体層１３としては、例えばシリコン（Ｓｉ）からなるエピタキシャル層が用いられる。
【００１２】
続いて、半導体層１３に、固体撮像装置１の機能を実現するための各種素子を形成する。具体的には、半導体層１３には、画素、電極、及びガードリングなどが形成される。半導体層１３に形成される画素、電極、及びガードリングの構成については後述する。
【００１３】
続いて、半導体層１３上に、半導体層１３に形成された素子に電気的に接続された配線構造体１４を形成する。配線構造体１４は、多層配線層及び層間絶縁層から構成される。続いて、半導体層１３及び配線構造体１４の外周が基板１１の外周より小さくなるように、半導体層１３及び配線構造体１４の側面をトリミングする。
【００１４】
続いて、図２に示すように、配線構造体１４の最上層の層間絶縁層を平坦化した後、配線構造体１４と支持基板１５とを貼合する。支持基板１５は、固体撮像装置１の強度を補強する機能を有する。
【００１５】
続いて、図３に示すように、ＳＯＩ基板１０を裏返す。この状態では、半導体層１３の裏面（絶縁層１２と接する面）が上側、半導体層１３の表面（配線構造体１４と接する面）が下側になる。そして、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて、シリコン基板１１を除去する。
【００１６】
続いて、図４に示すように、絶縁層１２、半導体層１３及び配線構造体１４を所望の形状にトリミングする。続いて、図５に示すように、例えばウェットエッチング法を用いて、絶縁層１２を除去すると共に、半導体層１３の裏面を掘り下げる。
【００１７】
図６は、図５に示した半導体層１３を抽出して示した断面図である。図６では、図５と同様に、半導体層１３の裏面（露出した面）が上側、半導体層１３の表面（配線構造体１４と接する面）が下側である。半導体層１３の厚さは、例えば２．８μｍ程度である。半導体層１３は、画素部が形成される画素領域と、電極２２及びガードリング２０を含む電極部が形成される電極領域とを備えている。配線構造体１４は、ＭＯＳトランジスタのゲート電極を含む多層配線層１４Ｂと、多層配線層１４Ｂ間を満たす層間絶縁層１４Ａとを備えている。
【００１８】
図７は、電極２２及びガードリング２０を含む電極部のレイアウト図である。図７のＡ−Ａ´線に沿った断面図が図６の電極部に対応する。半導体層１３には、複数の電極２２が設けられている。なお、図７には、一例として（４×４）個の電極２２を示している。また、半導体層１３には、電極２２を囲むようにガードリング２０が設けられている。
【００１９】
電極２２及びガードリング２０としては、例えば導電性ポリシリコンが用いられる。電極２２は、絶縁膜２３で覆われており、この絶縁膜２３によって半導体層１３と絶縁分離されている。同様に、ガードリング２０は、絶縁膜２１で覆われており、この絶縁膜２１によって半導体層１３と絶縁分離されている。絶縁膜２１，２３としては、例えばシリコン窒化物が用いられる。ガードリング２０は、最終的には接地され、電極２２と画素部とを電気的に分離する機能を有する。
【００２０】
電極２２の形成方法は、（１）半導体層１３に表面側からトレンチを形成し、（２）トレンチ内に絶縁膜２３を形成し、（３）絶縁膜２３の内側にトレンチを埋め込むように電極２２を形成する。ガードリング２０の形成方法についても同様である。トレンチの底面と、半導体層１３の裏面との距離は、例えば０．４μｍ程度である。ガードリング２０及び電極２２は、最終的には半導体層１３を貫通するが、図６の製造工程段階では、半導体層１３に設けられたトレンチ内に形成されている。すなわち、本実施形態の貫通電極（ガードリング２０及び電極２２）は、半導体基板（半導体層１３）に導電体を埋め込み、その後、半導体基板を薄膜化することで形成される。
【００２１】
半導体層１３の画素領域には、複数の画素にそれぞれ含まれる複数のフォトダイオード２４が形成されている。フォトダイオード２４は、ｎ型半導体領域から構成される。複数のフォトダイオード２４は、素子分離領域２５によって電気的に分離されている。素子分離領域２５は、ｐ型半導体領域から構成される。また、半導体層１３の電極領域も、素子分離領域２５と同様にｐ型半導体領域から構成される。
【００２２】
続いて、図８に示すように、半導体層１３の裏面領域に、高濃度のｐ型不純物、例えばボロン（Ｂ^＋）をイオン注入する。続いて、半導体層１３の裏面領域にレーザーアニールを施す。これにより、図９に示すように、半導体層１３の裏面領域に、ｐ型半導体領域３０が形成される。ｐ型半導体領域３０の厚さは、例えば０．１５μｍ程度である。ｐ型半導体領域３０は、フォトダイオード２４に蓄積された電荷が放出されるのを防ぐシールド膜として機能する。
【００２３】
続いて、図１０に示すように、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、絶縁膜３１、反射防止膜３２、及び保護膜３３を順に堆積する。絶縁膜３１は、シリコン酸化膜とハフニウム酸化膜（ＨｆＯ膜）とが積層されて構成されている。シリコン酸化膜の厚さは、２ｎｍ程度である。ハフニウム酸化膜の厚さは、１３ｎｍ程度である。ハフニウム酸化膜は、電子を蓄積することができるため、シリコン酸化膜を挟んで対向するｐ型半導体領域３０に正孔が蓄積されるのを促す固定電荷膜として機能する。絶縁膜３１に含まれるハフニウム酸化膜の存在により、ｐ型半導体領域３０のシールド効果が向上する。反射防止膜３２としては、例えば、厚さ７０ｎｍ程度のシリコン窒化物が用いられる。保護膜３３としては、例えば、厚さ２２０ｎｍ程度のシリコン酸化物が用いられる。
【００２４】
続いて、図１１に示すように、リソグラフィ工程を用いて、保護膜３３上に、電極部のみ露出するレジスト３４を形成する。
【００２５】
続いて、図１２に示すように、例えばＲＩＥ（Reactive Ion Etching）法を用いて、レジスト３４をマスクとして、保護膜３３、反射防止膜３２、及び絶縁膜３１を加工する。続いて、レジスト３４を除去する。続いて、ウェットエッチング法を用いて、露出した半導体層１３を掘り下げ、ガードリング２０及び電極２２の上部を露出させる。この時、画素部の半導体層１３はエッチングされないので、半導体層１３の裏面は、画素部と電極部との境界で段差が生じている。また、電極２２は、半導体層１３を貫通する貫通電極となる。ガードリング２０も同様に、半導体層１３を貫通する。これにより、ガードリング２０は、画素部と電極２２とを電気的に分離することができる。
【００２６】
続いて、図１３に示すように、例えばＣＶＤ法を用いて、装置全面に、絶縁膜３５を堆積する。絶縁膜３５としては、例えば、厚さ７０ｎｍ程度のシリコン窒化物が用いられる。続いて、図１４に示すように、リソグラフィ工程を用いて、絶縁膜３５上に、画素部及びガードリング２０を覆うレジスト３６を形成する。
【００２７】
続いて、図１５に示すように、例えばＲＩＥ法を用いて、レジスト３６をマスクとして、絶縁膜３５を加工する。また、このＲＩＥ工程によって、露出した絶縁膜２３もエッチングされ、電極２２の上部が露出される。これにより、画素部及びガードリング２０のみが絶縁膜３５で被覆される。その後、レジスト３６を除去する。
【００２８】
続いて、図１６に示すように、例えばスパッタ法を用いて、装置全面に、ボンディングパッドとなる金属膜３７を堆積する。金属膜３７としては、例えば、厚さ３３０ｎｍ程度のアルミニウム（Ａｌ）が用いられる。
【００２９】
続いて、図１７に示すように、リソグラフィ工程を用いて、金属膜３７上に、画素部を露出し、かつボンディングパッドの最終形状と同じ形状を有するレジスト３８を形成する。
【００３０】
続いて、図１８に示すように、例えばＲＩＥ法を用いて、レジスト３８をマスクとして、金属膜３７を加工する。これにより、電極２２に電気的に接続されたボンディングパッド３７が形成される。その後、レジスト３８を除去する。
【００３１】
続いて、図１９に示すように、ボンディングパッド３７を部分的に露出するようにして電極部を覆うパッシベーション膜３９を形成する。パッシベーション膜３９としては、例えば、シリコン酸化膜とシリコン窒化膜との積層膜が用いられる。続いて、複数のフォトダイオード２４の上方にそれぞれ、複数のカラーフィルタ４０及び複数のマイクロレンズ４１を形成する。
【００３２】
このような構造により、本実施形態の固体撮像装置１は、図１９の上方から光を入射させ、フォトダイオード２４によって光電変換を行うことで、入射光を受光検出することができる。そして、フォトダイオード２４が形成された半導体層１３から見て、下方にある配線構造体１４の側（表面側）とは反対側（裏面側）の上方から光を入射させるので、裏面照射型構造となっている。すなわち、半導体層１３の裏面が光入射面となる。
【００３３】
（効果）
以上詳述したように本実施形態では、固体撮像装置１は、半導体層１３の第１の領域に設けられた画素部と、半導体層１３の第２の領域に設けられた電極部とを備えている。電極部は、半導体層１３を貫通する複数の電極２２と、半導体層１３を貫通しかつ画素部と複数の電極２２とを電気的に分離するガードリング２０とを備えている。そして、第２の領域の半導体層１３の裏面は、第１の領域の半導体層１３の裏面より低く設定される。また、複数の電極２２及びガードリング２０を半導体層１３の裏面上に露出させ、露出されたガードリング２０を絶縁膜３５で覆うと共に、露出された複数の電極２２をボンディングパッド３７で覆うようにしている。また、固体撮像装置１の製造方法では、半導体層１３の裏面側から複数の電極２２とガードリング２０とを同時に露出させた後、ガードリング２０のみ絶縁膜３５で覆うようにしている。
【００３４】
従って本実施形態によれば、ガードリング２０の内側と外側とで半導体層１３の裏面領域を通じてリーク電流経路が生じるのを防ぐことができる。これにより、ガードリング２０は、画素部と複数の電極２２とを電気的に分離することができるので、画素部と複数の電極２２との間でリーク電流が発生しない構造を実現できる。
【００３５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３６】
１…固体撮像装置、１０…ＳＯＩ基板、１１…基板、１２…絶縁層、１３…半導体層、１４…配線構造体、１５…支持基板、２０…ガードリング、２１…絶縁膜、２２…電極、２３…絶縁膜、２４…フォトダイオード、２５…素子分離領域、３０…ｐ型半導体領域、３１…絶縁膜、３２…反射防止膜、３３…保護膜、３４，３６，３８…レジスト、３５…絶縁膜、３７…ボンディングパッド、３９…パッシベーション膜、４０…カラーフィルタ、４１…マイクロレンズ。

【特許請求の範囲】
【請求項１】
第１及び第２の領域を有する半導体層と、
前記第１の領域に設けられた画素部と、
前記第２の領域に設けられ、かつ前記半導体層を貫通する複数の電極と、
前記第２の領域に設けられ、かつ前記半導体層を貫通し、かつ前記画素部と前記複数の電極とを電気的に分離するガードリングと、
を具備し、
前記第２の領域の半導体層の上面は、前記第１の領域の半導体層の上面より低いことを特徴とする固体撮像装置。
【請求項２】
前記複数の電極及び前記ガードリングは、前記半導体層の上面から露出していることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ガードリングの露出した部分を覆う絶縁膜と、
前記複数の電極に電気的に接続された導電性パッドと、
をさらに具備することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
画素部が形成された第１の領域を有する半導体層を準備する工程と、
前記半導体層の第２の領域に、前記半導体層の第１の面から埋め込むようにして、複数の電極と、前記画素部と前記複数の電極とを電気的に分離するガードリングとを形成する工程と、
前記複数の電極及び前記ガードリングの端部を露出するように、前記第２の領域の半導体層の第２の面を掘り下げる工程と、
前記ガードリングの露出した部分を絶縁膜で覆う工程と、
前記複数の電極に電気的に接続された導電性パッドを形成する工程と、
を具備することを特徴とする固体撮像装置の製造方法。
【請求項５】
前記半導体層を掘り下げる工程の前に、前記第１の領域の半導体層をレジストで覆う工程をさらに具備することを特徴とする請求項４に記載の固体撮像装置。

【図１】