【課題】アノードになる電極とカソードになる電極を確定できる光電変換素子を提供する。
【解決手段】光電変換素子１の半導体層１０に凸層１１を形成する。導電層４０を凸層１１の一側面に接触するようにして半導体層１０の表面に積層する。第１電極２１を凸層１１の反対側の面に接触するようにして半導体層１０の表面に設ける。第２電極２２を導電層４０に設ける。更に、凸層１１又は導電層４０に多数の周期構造３３を含む金属ナノ構造３０を積層する。各周期構造３３は複数の第１凸部３１からなり、第１凸部３１の配置間隔が周期構造３３に応じて異なる。 （もっと読む）

【課題】アスペクト比の異なる複数の開口下部に接続される配線に対して最適な処理を施すことができるようにする。
【解決手段】半導体装置の製造方法において、第１の半導体基板と第２の半導体基板が接合された半導体基板の第１の開口の下部配線と、貫通接続孔と異なるアスペクト比の第２の開口の下部配線に対して、バリアメタル膜の成膜と、スパッタガスによる物理エッチングを同時に行うアンカー処理工程が含まれる。本技術は、例えば、固体撮像装置などの半導体装置に適用できる。 （もっと読む）

【課題】、放射線画像の品質を維持したまま放射線の照射に関する検出を行うこができる、放射線検出器、放射線画像撮影装置、及び放射線画像撮影システムを提供する。
【解決手段】照射された放射線が変換された光に応じて電荷を発生するセンサ部１０３、センサ部１０３から読み出した電荷を信号配線３に出力するＴＦＴスイッチ４、及び信号配線３と非接続の放射線検知用ＴＦＴスイッチ３４を備えた画素２０Ａと、センサ部１０３、ＴＦＴスイッチ４、及び信号配線３と接続され、センサ部１０３から読み出した電荷を信号配線３に出力する放射線検知用ＴＦＴスイッチ３４を備えた放射線検知用画素２０Ｂと、を備える。放射線検知用ＴＦＴスイッチ３４の制御端子は、放射線検知用走査配線１０９に接続されており、放射線検知用制御回路１０８から出力されたスキャン信号により、オン、オフが制御される。 （もっと読む）

【課題】基板におけるチップ面積の確保を容易に行うことができ、基板の保持方法による影響を受けることなく、また、高価な計測機器を用いることなく、高精度かつ簡便に、基板の歪みを測定することができる基板の歪み測定装置を提供する。
【解決手段】基板２０を保持する保持面に、前記基板２０に設けられた位置ズレ測定用のマーク４０の比較対象となる基準マーク５０を有する基板保持部３１と、前記基板２０を透過する光を照射する光源部３２と、前記光源部３２により前記光が前記基板２０に照射されることで得られる前記位置ズレ測定用のマーク４０と前記基準マーク５０との重なりを観察する観察部３３と、前記観察部３３により観察された前記重なりから、前記基準マーク５０に対する前記位置ズレ測定用のマーク４０のズレ量を算出する算出部３６と、前記算出部３６により算出された前記ズレ量から、前記基板の歪みを測定する測定部３７とを備える測定装置。 （もっと読む）

【課題】被撮像物が厚い書籍であっても綴じ部近辺の像が歪まない小型の撮像装置を提供する。特に、薄い撮像装置を提供する。さらには、小型化により撮像装置の可搬性を向上させる。
【解決手段】撮像面が両面に配された撮像装置を提供する。好ましくは、発光素子及び受光素子などの撮像装置を構成する素子は、すべて一の基板上に配する。換言すると、第１の撮像面と、前記第１の撮像面の逆を向いた第２の撮像面と、を有する撮像装置である。 （もっと読む）

【課題】複数枚のチップを接続した構成の固体撮像装置において、それぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積（実装面積）の縮小化と、コストの削減を図ることができる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供する。
【解決手段】第１の基板と第２の基板とが接続部によって電気的に接続された固体撮像装置であって、第１の基板に配置された光電変換素子と、第２の基板に配置され、光電変換素子で発生した信号をアナログの読み出し信号として出力する読み出し回路とを具備する画素が複数配置された画素部と、読み出し信号に対して信号処理を行う信号処理回路とを備え、信号処理回路を構成する回路要素を区分基準に基づいて第１の基板側または第２の基板側に区分し、第１信号処理回路に区分された回路要素を第１の基板内に配置し、第２信号処理回路に区分された回路要素を第２の基板内に配置する。 （もっと読む）

【課題】チップサイズを増大することなく、キャパシタの容量を増やすことができる半導体集積回路を提供する。
【解決手段】半導体基板１０上にメインブロック１１と周辺ブロック１２とが混載された半導体集積回路において、半導体基板１０上のメインブロック１１に形成され、第１のトレンチキャパシタを有するメイン回路と、半導体基板１０上の周辺ブロック１２に形成され、第２のトレンチキャパシタを有するアナログ回路とを備える。 （もっと読む）

【課題】高解像度化した画素を有する撮像素子を提供する。
【解決手段】撮像素子１０は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、この積層素子における感光部を有する素子１００ａに対して設けられ、それぞれの感光部に対して一部の領域で受光するための当該感光部の面積よりも小さい面積を有する１つのアパーチャ（開口部）１１０を、当該感光部の領域の範囲内で走査することにより各感光部を所定の分割数で分割し、当該分割した各領域によって画素を形成するマスク１０６及びアクチュエータ１０７とを備える。 （もっと読む）