【課題】 理論から一貫してデバイスのＩＶ特性を予測でき、特にナノオーダーサイズの微小デバイスの特性予測に好適に用いることができるシミュレーション装置を提供する。
【解決手段】 本発明のシミュレーション装置は、前記デバイスの原子構造モデルを作成する原子構造作成部２１と、前記原子構造モデルにおける電子構造計算を実行する電子構造計算部２２と、前記電子構造に基づき量子効果及び原子構造を反映させて当該デバイスの電流−電圧特性を算出するＩＶ特性計算部２３と、前記計算により得られた電流−電圧特性に対して、電圧補正値による補正処理を実行する補正処理部２４と、を有する。 （もっと読む）

【課題】 半導体デバイス（２００）において、窒化物ライナ（２６０）応力のレイアウト誘発性の変化の影響を正確に明らかにするための、コンパクト・モデル・アルゴリズム（３１０〜３５０）のためのシステムおよび方法。
【解決手段】 レイアウト・センシティブ・コンパクト・モデル・アルゴリズム（３１０〜３５０）は、正確な応力応答近似を取得するためのアルゴリズム、および、応力応答を引き起こす正確な幾何学的パラメータを取得するためのレイアウト抽出アルゴリズムを実施することによって、回路に対する大きなレイアウト変動の影響を明らかにする。特に、これらのアルゴリズムは、検索「バケット」からの具体的な情報を含む。この「バケット」は、方向を重視したものであり、半導体デバイスの近傍の具体的な形状を詳細に分析するための、方向に特定的な距離測定値を含む。アルゴリズムは、更に、単一のストレス・ライナ膜およびデュアル・ストレス・ライナ（２６０）（界面において当接する２つの異なるライナ膜）を有するデバイスのモデリングおよび応力影響の決定を可能とするように適合されている。 （もっと読む）

【課題】半導体プロセスを変更することなく、レイアウト変更によって、ＭＩＳトランジスタ、特にＰＭＩＳトランジスタの電流駆動能力を向上できるようにする。
【解決手段】ＰＭＩＳトランジスタ４０は、第１の活性領域１と、該第１の活性領域１の上に形成され、一端がゲート配線７と接続され、他端が第１の活性領域１からゲート配線７の反対側に突き出す第１の突き出し部８を有する第１のゲート電極７とからなる。ＮＭＩＳトランジスタ４１は、第１の活性領域１と間隔をおいて形成された第２の活性領域２と、該第２の活性領域２の上に形成され、一端がゲート配線７と接続され、他端が第２の活性領域２からゲート配線７の反対側に突き出す第２の突き出し部９を有する第２のゲート電極６とからなる。ＰＭＩＳトランジスタ４０の第１の突き出し部８の突き出し長さは、ＮＭＩＳトランジスタ４１の第２の突き出し部９の突き出し長さよりも長い。 （もっと読む）

【課題】 三次元シミュレーションと統計学上同等の高精度のシミュレーション結果を短時間で得る。
【解決手段】 デバイスシミュレーション装置は、初期条件設定部１と、半導体デバイス構造を三次元のメッシュ状に分割するメッシュ分割部２と、メッシュ分割された半導体デバイス構造内に参照面を設定する参照面設定部３と、半導体デバイス構造内の不純物濃度を参照面に畳み込んで参照面の不純物面密度を計算する空間分布設定部４と、参照面の不純物面密度を用いて二次元のデバイスシミュレーションを行うシミュレーション部５と、デバイス特性を計算する統計解析部６とを備えている。半導体デバイス構造の三次元的な不純物分布を二次元の参照面上に畳み込んで二次元のシミュレーションを行うため、三次元シミュレーションを行う場合と統計的に有意差がない精度で、三次元シミュレーションを行うよりも高速にシミュレーションを行える。 （もっと読む）

【課題】 複数の特性値がトレードオフの関係を有していても構造因子の最適化が可能な最適化方法を提供する。
【解決手段】 複数の構造因子に複数の目標特性値が依存する一続きの系について構造因子から選択した複数の制御因子に複数の水準を設定し、水準を直交させて選択した複数の実験の組を設定し、トレードオフの関係にある目標特性値を基準特性値として選択し、基準特性値の系において満たすべき基準値を設定し、基準特性値を増減可能な構造因子を事前調整因子として選択し（Ｓ１）、基準特性値が実質的に基準値になるように実験の組毎に対応する系の事前調整因子の調整値を計算機を用いて決定し（Ｓ２）、調整値と実験の組毎に対応する系の目標特性値を複数の実験特性値として求め（Ｓ５）、実験の組と実験特性値に基づいて目標特性値の最適値と最適値を与える水準の組を最適の組として求める（Ｓ７）。 （もっと読む）

【課題】実測の電気特性に対し高精度なシミュレーションを実現可能で、且つ物理的に正当性の高いフィッティングパラメータを抽出可能にするＢＳＩＭモデルのパラメータ抽出方法を提供する。
【解決手段】ＢＳＩＭモデルにおけるトランジスタの飽和電圧Ｖｄｓａｔの式はフィッティングパラメータＶＳＡＴの関数であり、任意のＶＳＡＴ値に対し１点の飽和点を所有する特徴がある。これを利用し、抽出対象であるＶＳＡＴ値のみをスィープさせて飽和点の軌跡を描き、実測電気特性との一致点を与えるＶＳＡＴ値を抽出する。 （もっと読む）

【課題】 モデル誤差精度の向上とシミュレーション時間の短縮とのバランスを最適化するデバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置を提供する。
【解決手段】 実測データ記憶部２１には、デバイス測定部１０で実測されたＭＯＳトランジスタの各サイズ（幅Ｗ×長さＬ）によるミスマッチ特性データが格納されている。ＰＷ解析部２２は、ミスマッチのデバイス幅Ｗの依存性をＷの累乗関数で近似し、累乗数ＰＷを求める。ＰＬ解析部２３は、ミスマッチのデバイス長Ｌの依存性をＬの累乗関数で近似し、累乗数ＰＬを求める。最終解析部２４は、デバイス特性ミスマッチのＷ^ＰＷ×Ｌ^ＰＬ依存性を１次関数で近似し、傾きαと切片Ｖｏｆｆｓｅｔとを求める。モデル出力部３０は、この４つのパラメータからしきい値ミスマッチモデルｄＶｔｈを決定する。 （もっと読む）

【課題】半導体装置の物理的パラメータを正確かつ速く抽出することを可能にする。
【解決手段】ＭＩＳ型電界効果トランジスタの容量−電圧特性を測定し、この測定結果からゲート絶縁膜内部およびゲート絶縁膜の界面に存在する欠陥電荷面密度とゲート電極内の固定イオン体積密度との間に存在する制限条件を求め、制限条件を満たす欠陥電荷面密度と固定イオン体積密度の組に対して物理モデルを用いてゲート電極表面容量および基板表面容量に相当する物理量を算出し、容量−電圧特性の測定結果に基づいてゲート電極表面容量と基板表面容量の和に相当する物理量を算出し、物理モデルを用いて算出されたゲート電極表面容量と基板表面容量に相当する物理量の和と容量−電圧特性の測定結果に基づいて算出されたゲート電極表面容量と基板表面容量の和に相当する物理量との誤差に関する評価関数が最小となる欠陥電荷面密度と固定イオン体積密度の組を決定する。 （もっと読む）

【課題】 ヘテロ界面を含む半導体デバイスについて簡便かつ精度良く電気特性を解析する。
【解決手段】 情報処理装置におけるヘテロ界面を含む半導体デバイスのシミュレーション方法であり、ヘテロ界面近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算する（Ｓ０４，Ｓ０５）。 （もっと読む）

【課題】 パワーＭＯＳトランジスタの自己発熱特性を正確に反映した評価方法を提供することを目的とする。
【解決手段】 ドレイン電圧の上昇に伴いドレイン電流が低下し始める場合に（Ｓ１０２）、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧ＶＤＡを測定し（Ｓ１０３）、ドレイン電圧＜（≦）ＶＤＡ領域ではＩｄ−Ｖｄ特性データを、ドレイン電圧≧（＞）ＶＤＡ領域ではパワーＭＯＳトランジスタの自己発熱を抑制して測定したＩｄ−Ｖｄ特性データを用いて自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出することにより（Ｓ１０４，Ｓ１０５，Ｓ１０６）、パワーＭＯＳトランジスタの自己発熱特性を正確に反映した評価方法を提供することができる。 （もっと読む）