【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】電源制御領域を電源遮断状態から電源供給状態に切り換えた際に生じる突入電流と電源ノイズを低減した半導体装置を提供する。
【解決手段】第１、第２のスイッチセルＳＷａ、ＳＷｂと、を有し、第１のスイッチセルＳＷａは、制御信号ＣＮＴに応じてグローバル電源配線ＧＶＤＤからローカル電源配線ＬＶＤＤへの電源電圧の供給を開始する第１のスイッチトランジスタ１１と、制御信号ＣＮＴを伝達する第１の信号伝達部と、を有し、第２のスイッチセルＳＷｂは、制御信号ＣＮＴの論理レベルに応じてグローバル電源配線ＧＶＤＤからローカル電源配線ＬＶＤＤへの電源電圧の供給を開始する第２のスイッチトランジスタ２１と、ローカル電源配線ＬＶＤＤの電圧値が閾値電圧に達するまでの期間、制御信号ＣＮＴの後段回路への伝達を遮断する第２の信号伝達部と、を有する。 （もっと読む）

【課題】ドライバの故障による出力異常を救済することが可能な故障検出救済回路を含んだ半導体装置を提供すること。
【解決手段】故障検知部１は、ドライバ１０の出力の期待電位の逆電位となるようにドライバ１０の出力にプルアップ抵抗１５またはプルダウン抵抗１８を接続し、ドライバ１０の入力電位と出力電位とを比較することによりドライバ１０の故障を検出する。故障救済部２は、故障検知部１によってドライバ１０の故障が検出された場合に、期待電位と同電位となるようにドライバ１０の出力にプルアップ抵抗２６またはプルダウン抵抗２９を接続してドライバ１０の故障を救済する。したがって、ドライバ１０の故障による出力異常を救済することが可能となる。 （もっと読む）

【課題】スタンバイ時のリーク電流と回路面積の増大を抑制する。
【解決手段】第１電源に接続する第１の回路１１の入力対に出力が夫々接続された第２及び第３の回路１２、１３と、前記第１の回路の入力、又は、前記第１の回路の内部ノードに接続された第４の回路１４と、を含み、前記第２の回路及び前記第３の回路は、第２電源と第３電源間に接続され、スタンバイ時にパワーゲーティングされる回路を有し、前記第２の回路は、前記第２及び第３電源電位を振幅範囲とする信号を入力し、前記第２の回路の出力は前記第３の回路の入力に接続され、前記第１の回路の出力信号の振幅範囲は、前記第１電源電位と、前記第２又は第３電源電位とされ、前記第４の回路は、パワーゲーティング時に前記第１の回路の前記入力対、又は前記内部ノードの論理値を保持し、スタンバイ時にも前記第１の回路の出力信号の論理を前記入力信号に関連した論理に維持する。 （もっと読む）

【課題】 集積回路における時間的に変動するばらつきを検出する回路を提供する。
【解決手段】 集積回路内に検出回路１００、演算回路１０１、ばらつき/電圧変換回路１１３とを設ける。検出回路１００において集積回路の特性ばらつきを検出回路１００の出力信号の発振周波数として検出する。演算回路１０１では、タイマ１０６にて規定した時間間隔毎に検出したばらつき情報をレジスタ１１１に格納し、統計演算回路１１２にて統計処理を施し、集積回路の時間的に変動する特性ばらつきを検出する。更に、ばらつき／電圧変換回路１１３は、検出された特性ばらつきに対応した電圧情報に変換する。 （もっと読む）

【課題】 耐圧の低いMOSFETを保護するためにゲート接地として動作する、MOSFETのゲート電圧を生成するための外部電源を不要にする。
【解決手段】 第１電源電圧から一定の大きさの第１電流を生成する定電流生成部と、第１薄膜NMOSFETと第２薄膜NMOSFETから構成され、第１電流に比例した大きさの第２電流を出力する第１カレントミラー回路部と、第２薄膜NMOSFETを保護するためにゲート接地として用いる第３薄膜NMOSFET及び第１厚膜PMOSFETと、第１電源への電流の逆流を防ぐための第１ダイオードと、第３薄膜NMOSFETのゲート−ソース間電圧がマイナスになることを防ぐための第２ダイオードとからなる保護回路部と、第２電流に比例した大きさの第３電流を出力する第２カレントミラー回路部と、第３電流により第１定電圧を生成する第１ツェナーダイオード部とを備える。 （もっと読む）

【課題】被電源遮断回路の十分な安定化容量を確保しつつ、総回路面積の低減を図る。
【解決手段】高電位電源線VDDと低電位電源線VSSとの間に設けられ、各々が電源遮断スイッチPSW1, PSW2と直列に接続された複数段の被電源遮断回路CC1, CC2を含む集積回路装置であって、奇数段の前記被電源遮断回路CC1と直列に接続された前記電源遮断スイッチPSW1は、第１導電型の第１ＭＯＳトランジスタであり、偶数段の前記被電源遮断回路CC2と直列に接続された前記電源遮断スイッチPSW2は、前記第１導電型とは異なる第２導電型の第２ＭＯＳトランジスタであり、前記偶数段の前記第２ＭＯＳトランジスタPSW2のゲートが、当該偶数段の前段の奇数段における前記第１ＭＯＳトランジスタと前記被電源遮断回路の第１電源端子との接続ノードＮ１に接続される。 （もっと読む）

【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Si基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のMOSトランジスタを設け、当該複数種類のMOSトランジスタの内、トンネル電流が大きい少なくとも１つのMOSトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのMOSトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のINとOUTの論理レベルが異なる際のIN−OUT間リーク電流を防止するスイッチを主回路のIN又はOUTに設ける。 （もっと読む）

【課題】コンデンサの供給する電源電圧の低下により、誤動作を起こす虞がある。
【解決手段】通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路。 （もっと読む）

【課題】ＯＮ状態とＯＦＦ状態のコントラスト（Ｈｉｇｈ／Ｌｏｗ比）が高く、消費電力が少なく、端子数および配線数が少ない回路を提供する。
【解決手段】半導体回路は、複数個のＮＯＴ回路が縦続接続され、最終段のＮＯＴ回路の出力端子と初段のＮＯＴ回路の入力端子とが接続されている。ＮＯＴ回路は、ゲート１１とソース１３とが一体構造で形成され、ゲート１０が入力端子３に接続され、ドレイン１２が出力端子５に接続され、ゲート１１およびソース１３がグランド端子６に接続されたインプレーンダブルゲートトランジスター１と、ゲート２０，２１およびソース２３が一体構造で形成され、ゲート２０，２１およびソース２３がインプレーンダブルゲートトランジスター１のドレイン１２に接続され、ドレイン２２がバイアス端子４に接続された自己バイアス型インプレーントランジスター２とから構成される。 （もっと読む）