【課題】動作スピードを維持しつつ、低消費電力化を図る。
【解決手段】トグル型フリップフロップ回路（TFF）は、クロックck及び反転クロックckbにより、ラッチ部２２Ａ,２２Ｂにラッチされた出力端子out及び反転出力端子outbの信号が反転する回路である。そして、出力端子outに接続された負荷トランジスタ２１−１１を、反転出力端子outbからの信号によって導通制御し、反転出力端子outbに接続された負荷トランジスタ２１−１２を、出力端子outからの信号によって導通制御する。これにより、Ｈレベル信号の立ち上がりスピードを維持しつつ、低消費電力化を実現できる。 （もっと読む）

【課題】動作周波数帯域が広いアナログ分周器を提供することである。
【解決手段】電源電圧ＶＤＤとＭＯＳトランジスタＴＲ１のドレインとの間に負荷としてインダクタＬ１と抵抗Ｒ１の並列回路を接続し、電源電圧ＶＤＤとＭＯＳトランジスタＴＲ２のドレインとの間に負荷としてインダクタＬ２と抵抗Ｒ２の並列回路を接続する。これにより分周器の動作周波数帯域を広くすることができる。 （もっと読む）

【課題】負荷回路の可変制御を行うことなく、分周可能な周波数帯を広帯域化する。
【解決手段】マスター段１０１は、トランジスタ１とトランジスタ２からなる差動回路と、トランジスタ３とトランジスタ４からなる差動回路とトランジスタ５とトランジスタ６からなる差動回路と、負荷回路７（第１の負荷回路）と、負荷回路８（第２の負荷回路）と、電流源トランジスタ９とから構成されている。負荷回路７（第１の負荷回路）は、インダクタ７Ａ（第１のインダクタ）と、インダクタ７Ｂ（第５のインダクタ）と、容量７Ｃ（第１の容量）から構成されている。インダクタ７Ｂと容量７Ｃで並列共振回路（第１のＬＣ並列共振回路）を構成し、インダクタ７Ａと直列接続している。 （もっと読む）

【課題】 消費電力を低減することが可能な、動作の安定性が高いＰＬＬ周波数シンセサイザ、半導体集積回路および通信装置を提供する。
【解決手段】 可変分周器は、複数段のＤ−ＦＦ２１，２２，２３，・・・で構成される。Ｄ−ＦＦ２１において、スイッチ回路ＳＷ１〜ＳＷ５がオフ状態のとき、トランジスタＴｒ１，Ｔｒ３によってバイアス電流Ｉ１，Ｉ３が流れる。スイッチ回路ＳＷ１〜ＳＷ５がオン状態のとき、トランジスタＴｒ１〜Ｔｒ４によってバイアス電流Ｉ１〜Ｉ４が流れる。また、Ｑ端子３６およびＱＸ端子３７から出力される信号の電圧振幅は、常に（Ｉbias×ＲＬ）／２となる。したがって、可変分周器の消費電力を低減することが可能になる。 （もっと読む）

クロック信号（４６）を２、３、４、または６の増分で分周するように構成される純単相論理クロック分周器（２０）が提供される。純単相論理クロック分周器（２０）がスタティック論理の代わりに純単相論理基づいたため、純単相論理クロック分周器（２０）は、スタティック論理ゲートに基づいたクロック分周器によって確実に分周されることができないクロック信号（４６）を確実に分周することが可能である。また、２．５ＧＨｚと４ＧＨｚの間の周波数を有する入力信号（４６）を受信しそして入力信号の周波数のおおよそ３分の１の周波数を有する出力信号（５４）を作る方法も提供される。 （もっと読む）

【課題】 出力制御信号によって出力停止が解除された際に、分周回路において分周不良を起こすことなく、クロック信号の出力を迅速に開始できる半導体集積回路を提供する。
【解決手段】 この半導体集積回路は、振動子が接続されることにより発振動作を行って発振信号を生成する発振回路１０と、発振回路によって生成される発振信号を分周する分周回路３０と、分周回路によって分周された発振信号をバッファして出力する出力回路４０と、少なくとも出力制御信号に従って出力回路を活性化又は非活性化することにより、必要に応じて出力回路からの信号出力を停止させる論理回路７０とを具備する。 （もっと読む）

【課題】低消費電力で高周波動作可能な、分周器を実現する。
【解決手段】図１に示すように、分周器の単位要素となるラッチ回路を、負荷としてインダクタンスＬ１、Ｌ２が設けられたＥＣＬロジック回路で構成し、前記ラッチ回路の出力を、前記インダクタンスＬ１、Ｌ２との組み合わせで、使用周波数において回路出力のインピーダンス整合が最適となるように値を選択した、キャパシタＣ１、Ｃ２を介して次段回路に接続して分周器を構成する。分周器を構成する各ラッチ回路の段間インピーダンス整合をとることができるので、トランジスタの持っている性能が最大限に引き出され、従来のＥＣＬロジック分周器よりも少ない消費電流で高速分周動作をさせることが可能となる。 （もっと読む）

【課題】シフトレジスタユニットを提供する。
【解決手段】二つの出力パルスが、順に、生成出来るシフトレジスタユニットで、第一ユニットは、スタートパルスとクロック信号を受信して、第一期間で、第一出力パルスを出力する。第二ユニットは、第一出力パルスとクロック信号の反転信号を受信して、第二期間で、第二出力パルスを出力する。 （もっと読む）

【課題】出力信号に生じるジッタ量を抑えることができる分周回路を提供する。
【解決手段】直列に接続されたＤ−ＦＦ７，９，１１を、入力信号Ｓ０を基準クロック信号として駆動し、分周比決定信号Ｓ２１によって選択された分周比で入力信号Ｓ０を分周して第１の分周信号Ｓ７を生成する回路モジュール３と、直列に接続されたＤ−ＦＦ４７，４９，５１，５３を、第１の分周信号Ｓ７を基準クロック信号として駆動し、当該直列に接続されたＤ−ＦＦの段数に応じた分周比である８分周で、第１の分周信号Ｓ７を分周して出力信号Ｓ５７を生成する回路モジュール４５と、回路モジュール４５のＤ−ＦＦの出力および４／５選択信号Ｓ２４に基づいて、分周比決定信号Ｓ２１を生成するＯＲ回路５５とを有する。 （もっと読む）

【課題】高周波数クロック用の自動初期化型周波数分割器を提供すること。
【解決手段】周波数分割器は、再循環記憶素子１００、少なくとも１つのフィードバック記憶素子１０２、及び末端記憶素子１０４が直列に接続された閉ループシステムである。各記憶素子１００、１０２、１０４は共通のクロック１０６を受信する。末端記憶素子出力１１２と他の記憶素子出力１１４のうちの少なくとも１つとの論理和が入力１１２に供給され、自動初期化状態機械が形成される。 （もっと読む）