【課題】直前ビットの受信判定データを利用することなく、第1ポストカーソルのＩＳＩを補正する判定負帰還型波形等化器を提供する。
【解決手段】判定帰還型波形等化器は、受信データを入力する増幅回路と、フリップフロップを含み、増幅回路の出力がフリップフロップに入力され、フリップフロップにより増幅回路の出力を判定するデュオバイナリ信号判定器と、フリップフロップに保持された判定結果を逐次シフトさせるシフトレジスタと、シフトレジスタの各出力を入力とし、出力を増幅回路の出力に帰還し、その電位を制御する複数の電流制御ブロックとを有し、フリップフロップに保持された判定結果をシフトレジスタでシフトさせることなく増幅回路の出力の出力に帰還しない。 （もっと読む）

【課題】本発明は、ビットパターンのゆらぎによる影響を小さくすることにより、ビート雑音推定器の推定誤差を小さくすることができる技術を提供することを目的とする。
【解決手段】本発明のビート雑音推定器１３は、光電変換器１１が出力する受信電気信号９１に時間遅延を与える遅延子２１と、遅延子２１が時間遅延した受信電気信号９１から最尤判定器１２が出力する信号成分推定値９２を減算して受信電気信号９１から信号成分を除去した雑音信号９５を出力する減算器２２と、減算器２２が出力する雑音信号９５と最尤判定器１２が出力する信号成分推定値９２との相関関係から算出した補正前のビート雑音推定値を、最尤判定器１２が出力するビート雑音推定対象である複数の信号成分についての信号成分推定値９２の乗算値から算出した擬似的なビート雑音推定値で補正した値を、補正後のビート雑音推定値９３として出力する相関器２３と、を備える。 （もっと読む）

【課題】２値化回路の回路規模を縮小する。
【解決手段】コンパレータ１７６は、入力電圧と基準電圧とを比較し、比較結果を出力する。第１充放電回路１７２は、入力電圧と基準電圧との差である差分電圧に第１充放電係数を乗算することにより、第１電圧を生成し、第２充放電回路１７３は、差分電圧と所定の閾値電圧との差に第１充放電係数より大きい第２充放電係数を乗算することにより、第２電圧を生成し、制御回路１７４は、差分電圧と閾値電圧とを比較し、比較結果に基づいて第２充放電回路１７３のオン及びオフを切り換える。第２充放電回路１７３がオフの場合には、１クロック前の基準電圧と１クロック前の第１電圧との和が新しい基準電圧としてコンパレータ１７６に供給され、第２充放電回路１７３がオンの場合には、１クロック前の基準電圧と１クロック前の第１電圧と１クロック前の第２電圧との和が新しい基準電圧としてコンパレータ１７６に供給される。 （もっと読む）

【課題】消費電力及びノイズを低減することができる受信回路を提供することを課題とする。
【解決手段】入力データをサンプリングすることによりデジタルデータを出力するサンプリング回路（４０１）と、前記サンプリング回路により出力されたデジタルデータに対して無限インパルス応答フィルタを用いて等化処理を行う等化回路（４０２）と、前記等化回路により等化処理されたデータの位相を検出する位相検出回路（４０４）と、前記位相検出回路の出力信号に対してフィルタリングを行う第１のフィルタ（４０５）と、前記第１のフィルタの出力信号を基に前記無限インパルス応答フィルタのフィードバックするデータのビット数を調整する制御回路（４０３）とを有する受信回路が提供される。 （もっと読む）

【課題】駆動対象の応答特性を柔軟に補償すること。
【解決手段】駆動回路１００は、分岐部１１０と、遅延部１２１，１２２と、増幅器１３１，１３２と、合成部１４０と、を備えている。分岐部１１０は、駆動信号を分岐する。遅延部１２１，１２２は、遅延量が可変の可変遅延部を含み、分岐部１１０によって分岐された各駆動信号をそれぞれ遅延させる。増幅器１３１，１３２は、各駆動信号のうちの一部の駆動信号を反転させる。合成部１４０は、遅延部１２１，１２２および増幅器１３１，１３２の後段に設けられ各駆動信号を合成する。 （もっと読む）

【課題】少ないビット数のＡＤＣを用いながら、信号受信精度を維持することが可能な受信装置を提供する。
【解決手段】第１クロック信号に同期して、ＮＲＺ方式の受信信号をサンプリングして得られるサンプル値と当該サンプル値の直前のサンプル値との差分を量子化する第１アナログ／デジタル変換器と、第１クロック信号とは位相が異なる第２クロック信号に同期して、受信信号をサンプリングして得られるサンプル値を量子化する第２アナログ／デジタル変換器と、第１アナログ／デジタル変換器の出力の変化に基づいて、受信信号で表される受信データを復元するデータ判定部と、第２アナログ・デジタル変換器の出力とデータ判定部で復元された受信データとに基づいて、受信信号の同期信号と第１クロック信号および第２クロック信号との位相ズレを抽出する位相検出部と、位相ズレに基づいて、第１クロックおよび第２クロックの位相を調整する位相調整部とを備える。 （もっと読む）

【課題】単相で振幅が小さいクロック信号を的確に検出可能な受信回路を提供する。
【解決手段】受信回路は、第１端と第２端との間をＡＣ結合するＡＣ結合回路２２と、第１端に印加される第１の信号に応じて第２端に現れる第２の信号をローパスフィルタリングして第３の信号を生成するローパスフィルタ回路２３，２５と、第２の信号と第３の信号とが入力されるコンパレータ２１とを含む。 （もっと読む）

【課題】光分離部による分離ペナルティの発生を防止し、変調方式に対する依存性をなくし、実装上の容易性を確保した光受信装置を提供すること。
【解決手段】光入力信号を複数の経路に分離する光分離部（１１）と、分離後の光入力信号を電気信号に変換する光電気変換部（１２ａ，１２ｂ）と、光電気変換部（１２ａ，１２ｂ）から出力された電気信号を所定のしきい値（Ｖ_ｔｈ１，Ｖ_ｔｈ２）に基づいて識別した識別結果を出力する識別器（１３ａ，１３ｂ）と、識別器（１３ａ，１３ｂ）から出力された識別結果に基づいて所定の演算を行う演算回路（１４）とを備える。 （もっと読む）

【課題】回路規模を抑制し、消費電力を低減する。
【解決手段】複数の受信回路２ａ〜２ｄは、伝送線路に接続され、伝送線路からデータ信号を受信する。受信回路２ａ〜２ｄは、受信したデータ信号の波形を整形するための等化器を具備している。適応等化回路３は、複数の受信回路２ａ〜２ｄの全部または２以上の所定数ずつに対して１つ設けられ、対応した受信回路２ａ〜２ｄの等化器の、波形整形をするための等化係数を算出し、対応した受信回路２ａ〜２ｄに出力する。 （もっと読む）

【課題】受信レベルが変動する場合であっても、正確に信号を復調することが可能な受信装置を提供する。
【解決手段】マンチェスタ符号化またはサブキャリア変調された受信信号を、復調部において１ビット間の時間平均が０となる参照信号を受信信号と乗算して１ビット長にわたって積分して得られる相関値を閾値と比較して復調する。 （もっと読む）