説明

国際特許分類[H04L25/03]の内容

電気 (1,674,590) | 電気通信技術 (544,871) | デジタル情報の伝送,例.電信通信 (61,356) | ベースバンド方式 (1,966) | 細部 (1,421) | 送信機または受信機における整形回路網,例.整形回路網を付加するもの (399)

国際特許分類[H04L25/03]の下位に属する分類

受動整形回路網

国際特許分類[H04L25/03]に分類される特許

51 - 60 / 399


【課題】受信レベルが変動する場合であっても、正確に信号を復調することが可能な受信装置を提供する。
【解決手段】マンチェスタ符号化またはサブキャリア変調された受信信号を、復調部において1ビット間の時間平均が0となる参照信号を受信信号と乗算して1ビット長にわたって積分して得られる相関値を閾値と比較して復調する。 (もっと読む)


【課題】反射歪みの補正を行う際の補正処理時間間隔および補正処理対象時間範囲を、伝送路の信号伝播状態に応じて最適に制御することにより、回路規模の小型化や演算量の効率化を図る。
【解決手段】複数の通信装置が伝送路を介して接続される通信システムで用いられる通信装置であって、複数の通信装置が接続されることにより生じる信号波形の反射歪みを、既知の信号波形の送信に基づいて推定した反射歪み特性に基づいて補正する反射歪み補正手段と、上記反射歪み補正手段による補正処理を行うための補正処理時間間隔および補正処理対象時間範囲を上記伝送路の信号伝播状態に応じて制御する反射歪み補正制御手段とを備え、上記反射歪み補正手段は、上記反射歪み補正制御手段により決定された上記補正処理対象時間範囲内で、上記補正処理時間間隔毎に、上記信号波形の反射歪みを補正することを特徴とする。 (もっと読む)


【課題】シリアルデータ信号において、シリアルデータ信号内の直前のビットのデータ値とは異なる各ビットにプレエンファシスを与える回路を提供すること。
【解決手段】シリアルデータ信号において、該シリアルデータ信号内の直前のビットのデータ値とは異なる各ビットにプレエンファシスを与える回路であって、該回路は、各次のビットのデータ値を示す方向に回路要素内に第1の電流を流す第1の回路と、1つのビットが、該1つのビットの直前にあるビットと同一のデータ値を有する条件に応答して、該第1の電流とは反対の方向に該回路要素内において流れるように第2の電流を流す第2の回路と、該回路要素における正味の電流の量および方向に基づいて、シリアルデータ出力信号を生成する第3の回路とを備える、回路。 (もっと読む)


【課題】インピーダンスの不整合による終端反射の影響を軽減し、良好な信号伝達特性を確保する。
【解決手段】信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するインピーダンス値調整回路5とを備える。 (もっと読む)


【課題】
従来は、等化器のフィルタ回路が固定されていたので求められる特性に応じてフィルタ構成を柔軟に変えることができなかった。
【解決手段】
本発明では、遅延タップの接続を切り替えることにより複数のフィルタ形状を実現可能なフィルタ回路と、フィルタ回路の出力信号と出力信号の期待値との誤差を求める誤差計算回路と、誤差が減少する方向にフィルタ回路のフィルタ係数を所定のアルゴリズムにより更新し、フィルタ回路に設定する係数計算回路と、複数のフィルタ形状の中から順番にフィルタ形状を指定し、フィルタ形状毎に誤差計算回路が収束時の誤差および収束時のフィルタ係数を取得し、フィルタ形状毎に取得した複数の誤差を比較して相対的に小さい誤差に対応するフィルタ形状を選択すると共に選択したフィルタ形状に対応する収束時のフィルタ係数をフィルタ回路に設定する制御回路とを有する。 (もっと読む)


【課題】 差動通信線の回路構成を簡易化し、かつ、コモンモードノイズもノーマルモードノイズも有効に除去することができるフィルタ回路回路を提供する。
【解決手段】 このフィルタ回路3は、コイル30が第1通信線12、コイル31が第2通信線14に接続され、コイル30及びコイル31の二次側でコンデンサ32,33が、一次側でコンデンサ34,35が直列に接続されている。また、コンデンサ32,33及び、コンデンサ34,35の間で接地されている。また、コイル30,31は、極性が逆向きになるように隣接して配置されている。このフィルタ回路30を用いると、コモンモードノイズに対してもノーマルモードノイズに対してもπ型のフィルタとなり、これらのノイズを効果的に除去することができる。また、コイル30,31によって生ずるノイズも、これらを隣接して配置することによって、発生を効果的に防止することができる。 (もっと読む)


【課題】信号処理部が備える波形整形機能に対して、使用環境の変化に応じて適切な設定を行う。
【解決手段】制御装置は、筐体)内に実装された信号処理部であって且つ入力された信号に対する波形整形処理を行う波形整形部を備える信号処理部を制御する制御装置であって、(i)信号処理部の実装状態を示す実装情報、(ii)信号処理部の温度を示す温度情報、及び(iii)信号処理部に固有の特性を示す処理部特性情報を取得する取得手段と、実装情報、温度情報及び処理部特性情報に基づいて、波形整形部における波形整形特性を調整する調整手段とを備える。 (もっと読む)


【課題】 無線システムは、電気配線(電気ケーブル又はバックボード)の配線長によって、個々の基板で送信振幅値が決定されており、極端なケーブルの長短がある場合には、送信振幅が最適値にならない場合があり、伝送路の品質(BER)が劣化することがある。
【解決手段】 無線システムは、擬似パターンを用いて、複数用意した振幅設定値におけるエラーレートを測定する。エラーレートの測定結果からバスタブ曲線を作成し、測定したエラーレートよりも、低いエラーレート領域のバスタブ曲線を外挿する。外挿したバスタブ曲線の中心値を、装置仕様に必要な低いエラーレートにおける最適振幅設定値として、自動設定する。 (もっと読む)


【課題】プログラマブルロジックデバイス用のデジタル適応回路網および方法を提供すること。
【解決手段】本発明は、着信データ信号の等化を制御する方法を提供する。該方法は、該データ信号の中の2つの連続する異なる値を有するビットを検出することと、該2つのビット間の該着信データ信号における遷移が、比較的遅いか、あるいは比較的早いかを決定することと、該遷移が、比較的遅い場合、該着信データ信号の該等化を増加させることとを包含する。 (もっと読む)


【課題】EMIを低減する半導体集積回路、インタフェース回路を提供する。
【解決手段】半導体集積回路装置(100)は、抵抗値を切り替え可能な可変抵抗部(10)と、可変遅延部(20)と、データ取り込み部(26)とを具備する。抵抗値を切り替え可能な可変抵抗部(10)は、入力されるデータ信号(DT)をダンピングする。可変遅延部(20)は、データ信号(DT)の入力タイミングを示すクロック信号(CLK)に変更可能な遅延を与える。データ取り込み部(26)は、可変抵抗部(10)によってダンピングされた信号から可変遅延部(20)によって遅延された遅延クロック信号によって示されるタイミングでデータを取り込む。 (もっと読む)


51 - 60 / 399