アクチュエータ装置
【課題】形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、位置検出のためのフィードバック信号と、形状記憶合金を駆動するPWM駆動部への入力信号との間で、デジタル信号の不整合性を解消する。
【解決手段】駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させる形状記憶合金2と、形状記憶合金2に対して駆動信号を供給するPWM駆動部1と、形状記憶合金2によって変位したレンズの変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。
【解決手段】駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させる形状記憶合金2と、形状記憶合金2に対して駆動信号を供給するPWM駆動部1と、形状記憶合金2によって変位したレンズの変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アクチュエータ装置に関する。より詳しくは、形状記憶合金を利用したアクチュエータ装置に関する。
【背景技術】
【0002】
近年、カメラその他の撮像装置のオートフォーカス機構において、鏡筒内のレンズの位置を変位させる手段として形状記憶合金を使用する提案がなされている。形状記憶合金は、例えば細線状のワイヤやコイルばねで構成されている。このような形状記憶合金は、電流を流して加熱すると収縮するとともに、その抵抗値が変化する性質がある。したがって、形状記憶合金が電流に応じて伸縮する性質を利用してオートフォーカス機構のレンズの位置を変位させることができる。形状記憶合金に電力を供給する手段としては、電圧制御やPWM(パルス幅変調)制御が用いられている。特に、PWM制御の場合には、一定の振幅及び周期のパルス信号のデューティ比を変化させて、形状記憶合金に供給する電力をデジタル信号によって制御するので、マイクロコンピュータ等を利用したフィードバック回路を比較的簡単に構築することができる。
【0003】
例えば、特許文献1のアクチュエータ装置においては、画像の輝度が最大になるようにアクチュエータを制御して、ピントすなわちフォーカスの自動調節を行うようになっている。そのために、カメラコントロールユニットから画像の輝度信号を制御装置に入力している。形状記憶合金に印加される電圧波形は、周期T及びデューティ比t/TのPWM信号の制御信号で構成されている。さらに、形状記憶合金に断続的に流れる電流波形の電流値をサンプルホールド回路でホールドすることで、抵抗値を演算して制御装置にフィードバックする構成になっている。
【0004】
【特許文献1】特開2002−130114号公報(段落番号0032、図11及び図17参照)
【発明の開示】
【発明が解決しようとする課題】
【0005】
一般に、近年のデジタルカメラ等の撮像装置において、画像信号を処理する回路は、分解能が1024ステップすなわち10ビット以上で信号処理を行っている。しかしながら、上記特許文献1のようにPWM信号で形状記憶合金を駆動する場合には、PWM信号のデューティ比の分解能は256ステップないし64ステップ、すなわち8ビットないし6ビット程度が一般的である。このため、合焦点を検出するための画像の輝度信号や輪郭検出のエッジ信号による、例えば10ビット(又はそれ以上)の検出信号に基づくフィードバック信号と、デューティ比が256ステップないし64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題があった。例えば、検出信号が10ビットでPWM駆動部の入力信号が6ビットの場合には、実に16倍の情報量の比率になる。この対策として、10ビット(又はそれ以上)の入力信号によってPWM信号を発生する形状記憶合金の駆動回路も考えられるが、そのための専用のハードウェアが必要となる上、システム開発に要する物的資源や人的資源のために、製品のコストアップを招くという新たな問題が発生する。
【0006】
さらに、駆動信号の電流に応じた加熱で形状記憶合金が収縮する応答速度はかなり遅い。すなわち、形状記憶合金自体がローパスフィルタを構成しているので、例えば、1024ステップすなわち10ビットの駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題がある。
【0007】
本発明は、上記課題を解決するものであり、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、PWM駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現するアクチュエータ装置を提供することを目的とする。
【0008】
また、本発明は、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成するアクチュエータ装置を提供することを他の目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するため、本発明に係るアクチュエータ装置は、供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、前記形状記憶合金に対して駆動信号を供給する駆動手段と、前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、を備えることを特徴とする。
【0010】
本発明に係るアクチュエータ装置において、前記情報削減手段は、デジタルシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする。
【0011】
また、本発明に係るアクチュエータ装置において、前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする。
【0012】
さらに、この場合において、前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする。
【0013】
またさらに、この場合において、前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする。
【0014】
本発明に係るアクチュエータ装置において、前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする。
【発明の効果】
【0015】
本発明によれば、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、PWM駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。
【0016】
また、本発明によれば、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【発明を実施するための最良の形態】
【0017】
以下、本発明に係るアクチュエータ装置の第1ないし第3実施の形態及び変形例について、デジタルカメラやカメラ付き携帯電話等のオートフォーカス機構を有する撮像装置を制御対象とした場合を例に採って、図を参照して説明する。
【0018】
図1は、第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図1において、PWM駆動部1(駆動手段)は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
【0019】
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて伸縮し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
【0020】
光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。光学システム3は、画像処理回路から被写体の輪郭の画像から得られる10ビットのエッジ信号S3を出力する。エッジ信号S3は、フォーカスが合ったときにレベルが最大となり、フォーカスが外れるほどレベルが小さくなるので、オートフォーカスの検出信号として広く利用されている。
【0021】
フィードバック制御部4(状態検出手段)は、光学システム3から出力されるフォーカスの状態を検出するためのエッジ信号S3及び目標値の信号S5に基づいて、増幅処理、波形整形処理、インピーダンス変換処理等の信号処理を施して、PWM駆動部1に帰還すべき情報を担う10ビットのフィードバック信号S4を出力する。目標値の信号S5は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
【0022】
デルタシグマ変調部5(情報削減手段)は、本発明の特徴的な構成要素であり、フィードバック制御部4から入力される10ビットのフィードバック信号S4を6ビットのデジタル信号にビット変換(削減)して、PWM駆動部1に供給すべき入力信号S1として出力する。ビット変換の詳細については後述する。
【0023】
図1において、PWM駆動部1は、生成したデジタルのPWM信号を直接SMA2に供給する構成になっているが、第1実施の形態の変形例として、PWM信号をデジタルからアナログに変換してSMA2に供給してもよい。図2は、第1実施の形態の変形例によるPWM駆動部1を示すブロック図及び回路図である。図2(1)において、PWM発生回路11は、図1のデルタシグマ変調部5から供給される6ビットの入力信号S1に応じて、64ステップのデューティ比からなるPWM信号S11を出力する。LPF(ローパスフィルタ)回路または平滑回路12は、そのPWM信号S11を積分して鋸歯状波のアナログ信号に変換して出力する。V/I変換回路13は、その鋸歯状波のアナログ信号を電流に変換して出力する。
【0024】
図2(2)は、図2(1)のLPF回路12及びV/I変換回路13の具体的な実施例の回路図である。図2(2)において、パッシブ型の1次LPF回路12は、直列抵抗Riと並列コンデンサCからなる積分回路であり、PWM信号S11を積分(フィルタリング)して電圧Vcの鋸歯状波のアナログ信号S12に変換して出力する。V/I変換回路13は、高い入力インピーダンスのオペアンプOP、電流設定用抵抗(帰還抵抗)Rf、NPNトランジスタTr、保護抵抗Rp1、Rp2で構成されている。このV/I変換回路13においては、オペアンプOPの反転入力の電圧が非反転入力のVcと等しくなる。したがって、If・Rf=Vcとなり、If=Vc/Rfで表される電圧Vcに比例した電流Ifの入力信号S2がSMA2に供給される。すなわち、負荷であるSMA2の抵抗値が変化しても負荷電流Ifは変化せず、SMA2の両端の電圧が変化することになる。
【0025】
図3は、図1のデルタシグマ変調部5の内部回路を示すブロック図である。図3において、デルタシグマ変調部5は、量子化回路51(量子化手段)、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、加算回路55(合成手段)で構成されている。すなわち、図3に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に帰還する事により高域上がりの微分特性を与える1次ノイズシェーピングの動作を行う。
【0026】
上記したように、デルタシグマ変調部5には10ビットのフィードバック信号S4が入力され、加算回路55を経て量子化回路51に入力される。量子化回路51においては、その入力信号S51と相関性のない量子化ノイズNqが発生する。この量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズの成分は、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−1)と乗算され、その出力信号S54(=−Nq・z−1)が加算回路55に入力されて、入力信号S4と加算され、量子化回路51の入力信号S51(=S4−Nq・z−1)となる。この結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq(1−z−1)
【0027】
図4は、図1のデルタシグマ変調部5によって10ビットの入力信号S4が6ビットの出力信号に変換される内容を示す図である。無信号を表す0は除外して、10ビットの入力ビット信号S4は「0000000001」から「1111111111」までのレベル1からレベル1023で表される。これに対して、6ビットの出力ビット信号S1は「000001」から「111111」までのレベル1からレベル63で表される。また、正規化数である10進表示によって両者の対応関係を示す。
【0028】
図4において、入力ビット信号S4が「1000000000」(512レベル)の場合は、正規化数が「0.5」すなわちフルスケールの50%に相当し、その出力ビット信号S1は「100000」(32レベル)となる。例えば、522(512+10)レベルの入力ビット信号S4が入力された場合には、
S4=0.5+10/1024
となる。この状態でサンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Ts(6Ts以上は省略)のときの量子化回路51の入力信号S51、出力信号S1、量子化ノイズNqは下記の式で表される。
S51(t=0)=0.5+10/1024
S51(t=Ts)=0.5+20/1024
S51(t=2Ts)=0.5+14/1024
S51(t=3Ts)=0.5+24/1024
S51(t=4Ts)=0.5+18/1024
S51(t=5Ts)=0.5+12/1024
S1(t=0)=32レベル=32/64=0.5
S1(t=Ts)=32レベル=33/64=0.5+1/64
S1(t=2Ts)=32レベル=32/64=0.5
S1(t=3Ts)=32レベル=33/64=0.5+1/64
S1(t=4Ts)=32レベル=33/64=0.5+1/64
S1(t=5Ts)=32レベル=32/64=0.5
Nq(t=0)=−10/1024
Nq(t=Ts)=−4/1024
Nq(t=2Ts)=−14/1024
Nq(t=3Ts)=−8/1024
Nq(t=4Ts)=−2/1024
Nq(t=5Ts)=−12/1024
【0029】
図5は、522レベルの入力ビット信号S4が入力された場合に、サンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Tsのときの量子化回路51の入力信号S51、量子化回路51の出力信号すなわちデルタシグマ変調部5の出力信号S1の推移を示している。図5において、L1は0.5レベル、L2は0.5+1/64、L3は0.5+1/32を示している。
【0030】
図6は、デルタシグマ変調部5の出力信号S1が0レベルから63レベルの場合における、PWM信号の64段階のデューティ比を表している。
【0031】
図7は、図3のデルタシグマ変調部5の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=4{sin(ω/fs)}2
ただし、ω=2πf
図7において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の1次ノイズシェーパにより低減されている。
【0032】
図8は、第1実施の形態の変形例であり、図1のデルタシグマ変調部5の内部回路を示している。図8において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、遅延回路56、乗算回路57、加算回路55で構成されている。すなわち、図8に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に2重に帰還する事により、高域上がりの微分特性が1次ノイズシェーピングより激しい2次ノイズシェーピングの動作を行う。
【0033】
図8の量子化回路51の量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズは、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−2)と乗算され、その出力信号S54(=−2Nq・z−1)が加算回路55に入力される。また、遅延回路53の出力信号S53(=Nq・z−1)は、z−1の伝達関数の遅延回路56に入力されて、その出力信号S56(=Nq(z−1)2)が乗算回路57に入力されて、係数a2(この場合は1)と乗算される。したがって、乗算回路54の出力信号S54(=−2Nq・z−1)と乗算回路57の出力信号S57(=Nq(z−1)2)とが、加算回路55において入力信号S4と加算される。したがって、量子化回路51の入力信号S51はS4+Nq(z−1)2−2Nq・z−1となる。量子化回路51においては、発生した量子化ノイズNqがS51に加算される結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq−2Nq・z−1+Nq(z−1)2=S4+Nq(1−z−1)2
【0034】
図9は、図8のデルタシグマ変調部5の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=16{sin(ω/fs)}4
ただし、ω=2πf
図9において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の2次ノイズシェーパにより大幅に低減されている。
【0035】
以上のように、上記第1実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させるSMA(形状記憶合金)2と、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2によって変位したレンズの撮像装置のフォーカス状態の変化を検出して、その変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。
【0036】
この場合において、PWM駆動部1は、デルタシグマ変調部5から入力されたデジタルデータに基づくPWM信号を駆動信号として生成する。
【0037】
またこの場合において、デルタシグマ変調部5は、フィードバック制御部4によって出力されたフィードバック信号を量子化する量子化回路51と、量子化回路51において発生する量子化ノイズを遅延させる遅延回路53(さらには遅延回路56)と、遅延回路53等によって遅延された量子化ノイズをフィードバック制御部4によって出力されたフィードバック信号と合成して量子化回路51にフィードバックする加算回路55と、を備える。
【0038】
またこの場合において、PWM駆動部1は、生成したPWM信号を平滑処理してアナログの駆動信号に変換するローパスフィルタ回路又は平滑回路を有する構成にしてもよい。
【0039】
したがって、上記第1実施の形態及び変形例によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、撮像装置の光学システム3から得られる位置検出のためのフィードバック信号と、PWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。
【0040】
また、第1実施の形態によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【0041】
次に、本発明の第2実施の形態について説明する。図10は、第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図10において、PWM駆動部1は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
【0042】
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて変形し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
【0043】
光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。
【0044】
フィードバック制御部6は、SMA2の抵抗値の変化を検出して、6ビットのフィードバック信号S1を出力する。目標値の信号S7は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
【0045】
図11は、図10のフィードバック制御部6の内部構成及びPWM駆動部1を示すブロック図である。図11において、抵抗Rsmaは図10のSMA2の等価回路であり、PWM駆動部1から供給される電流値Iに応じて伸縮するとともに、抵抗値(便宜上「Rsma」とする)が変化する。抵抗Rrefは一定の抵抗値(便宜上「Rref」とする)を有する基準固定抵抗である。したがって、供給される電流値Iによって抵抗Rsma及び抵抗Rrefのそれぞれの両端の電圧Vsma、Vrefは下記の式で表される。
Vsma=Rsma・I
Vref=Rref・I
【0046】
高入力抵抗差動増幅回路61は、抵抗Rsmaの両端の電圧Vsmaを増幅して第1の検出信号k1・Vsmaを出力する。また、高入力抵抗差動増幅回路62は、抵抗Rrefの両端の電圧Vrefを増幅して第2の検出信号k1・Vrefを出力する。
【0047】
対数増幅回路63は、高入力抵抗差動増幅回路61から出力される第1の検出信号k1・Vsmaを対数増幅して信号k2・ln(k1・Vsma)を出力する。また、対数増幅回路64は、高入力抵抗差動増幅回路62から出力される第2の検出信号k1・Vrefを対数増幅して信号k2・ln(k1・Vref)を出力する。
【0048】
減算回路65は、プラス入力端子が対数増幅回路63に接続され、マイナス入力端子が対数増幅回路64に接続され、対数増幅回路63から出力される信号k2・ln(k1・Vsma)と対数増幅回路64から出力される信号k2・ln(k1・Vref)との差分を演算して、差信号k2・ln(Vsma/Vref)を出力する。
【0049】
逆対数増幅回路66は、減算回路65から出力されるk2・ln(Vsma/Vref)を逆対数変換して、SMA2の抵抗値Rsmaと基準抵抗値Rrefとの比を表す比信号k3・(Vsma/Vref)を出力する。
【0050】
MPU(マイクロコンピュータ)等からなる制御回路67は、図には示していないが、制御プログラム用のROM、ワーク用のRAM、サンプルホールド回路、A/D変換回路等を有し、逆対数増幅回路66から出力される比信号k3・(Vsma/Vref)をサンプルホールドしてA/D変換し、目標値S7との誤差に対応する6ビットのデジタルデータの入力信号S1としてPWM駆動部1にフィードバックする。
【0051】
図12は、制御回路67によって実行されるオートフォーカス動作を示すフローチャートである。まず、RAMのワークエリアの処理、例えば、タイマTを0にクリアするなどの初期化処理(ステップS1)を行った後、タイマTの値が0からSMAを測定するインターバルである所定時間T1に達したか否かを判別する(ステップS2)。所定時間に達しない場合には、撮像装置としての他の処理を実行する(ステップS3)。他の処理としては、例えば、一定時間ごとに発生するタイマ割込み処理やその他の割込み処理等がある。
【0052】
ステップS2において、タイマTの値がT1に達したときは、図11の逆対数増幅回路66から出力される信号k3・(Vsma/Vref)をサンプルホールドして6ビットのデジタルデータにA/D変換して、SMAの抵抗値Rsmaを取り込む(ステップS4)。次に、SMAの抵抗値を検出して(ステップS5)、レンズなどの光学部品の位置の変位量を算出する(ステップS6)。
【0053】
次に、算出した変位量に基づいて、目標位置と検出位置との誤差を計算し(ステップS7)、その計算結果に基づいて、フィードバック信号を生成する(ステップS8)。次に、生成したフィードバック信号をPWM駆動部1に出力する(ステップS9)。この後は、タイマTを0にクリアして(ステップS10)、ステップS2に移行して、所定時間T1が経過するたびにステップS10までのループ処理を繰り返す。
【0054】
以上のように、上記第2実施の形態のアクチュエータ装置は、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2の抵抗値Rsmaを検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗値Rrefを検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、高入力抵抗差動増幅回路61によって出力される第1の検出信号に対して対数変換処理を行う対数増幅回路63と、高入力抵抗差動増幅回路62によって出力される第2の検出信号に対して対数変換処理を行う対数増幅回路64と、対数増幅回路63から出力される信号と対数増幅回路64から出力される信号との差分を演算して差信号を出力する減算回路65と、減算回路65から出力される差信号に対して逆対数変換処理を行ってSMA2の抵抗値と基準抵抗値との比を表す比信号を出力する逆対数増幅回路66と、逆対数増幅回路66から出力される比信号に応じたフィードバック信号を生成して、PWM駆動部1に入力する制御回路67を備えている。したがって、制御回路67は、PWM駆動部1におけるPWM信号の生成に適応したビット数のフィードバック信号を生成する。
【0055】
以上のように、上記第2実施の形態によれば、SMA2の抵抗値の第1の検出信号と基準抵抗値の第2の検出信号との比によって検出されるオートフォーカス機構のレンズの位置の誤差をPWM駆動部1にフィードバックする場合に、第1の検出信号と第2の検出信号との比を直接演算する複雑な除算回路を使用する代わりに、第1の検出信号及び第2の検出信号をそれぞれ対数変換して、これらの差分を演算することにより、SMA2の抵抗値と基準抵抗値との比を検出するので、除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現することができる。
【0056】
次に、本発明の第3実施の形態について説明する。図13は、第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図13に示すように、第3実施の形態は、図10に示した第2実施の形態の構成に、第1の実施の形態におけるデルタシグマ変調部5を組み込んだ構成になっている。他の構成要素については、第2実施の形態と同じであるので、同一の符号で表すとともに、説明は省略する。
【0057】
上記の第2実施の形態においては、図11の制御回路67のマイクロコンピュータ出力を6ビット構成にして、PWM駆動部1におけるPWM信号の生成に適応した6ビットのフィードバック信号を生成したが、制御回路67が撮像装置全体を制御する構成も考えられる。この場合のマイクロコンピュータとしては、6ビット構成のものよりも10ビット以上、例えば16ビット構成のものを使用するのが一般的である。このため、デューティ比が64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題や、駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題があるので、制御回路67から出力される16ビットないし32ビットのフィードバック信号のビット数を削減して、PWM駆動部1におけるPWM信号の生成に適応したビットのフィードバック信号に変換する必要がある。この際、図1のS1〜S4のサンプリング周波数は、SMA2の伸縮応答が可能な周波数の数倍から数十倍である。
【0058】
図13において、フィードバック制御部6は、第2実施の形態と同じく、除算回路を使用することなく、SMA2の抵抗値と基準抵抗値との比を検出する。その検出信号を処理するフィードバック制御部6のマイクロコンピュータが汎用の16ビット以上の構成である場合に、第1実施の形態の場合と同様に、デルタシグマ変調部5によって10ビット以上のフィードバック信号を6ビットのフィードバック信号に変換して、PWM駆動部1に供給する。
【0059】
したがって、この第3実施の形態によれば、複雑な除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現できる。また、フィードバック制御部6からのフィードバック信号とPWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。さらに、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【0060】
なお、上記実施の形態は本発明を説明するためのものであり、本発明は上記実施の形態に限定されず、特許請求の範囲を逸脱しない限り、当業者によって考えられる他の実施の形態や変形例についても本発明に属するものである。
【0061】
例えば、上記実施の形態においては、カメラその他の撮像装置のオートフォーカス機構を制御対象とするアクチュエータ装置について説明したが、本願発明のアクチュエータ装置の制御対象としてはオートフォーカス機構に限定されない。撮像装置のアイリス機構やシャッター機構等の制御にも使用が可能なことはもちろん、撮像装置以外の装置又は部品において、高精度かつ高速の位置制御が必要なあらゆるアクチュエータ装置として、本願発明が有効であることは明らかである。
【図面の簡単な説明】
【0062】
【図1】本発明の第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【図2】第1実施の形態の変形例によるPWM駆動部を示す図であり、(1)はそのブロック図、(2)はその回路図である。
【図3】図1のデルタシグマ変調部の内部回路を示すブロック図である。
【図4】図1のデルタシグマ変調部によって10ビットの入力信号が6ビットの出力信号に変換される内容を示す図である。
【図5】図1のデルタシグマ変調部の出力信号の推移を示す図である。
【図6】図1のデルタシグマ変調部の出力信号のレベルに対応したPWM信号のデューティ比を表す図である。
【図7】図3のデルタシグマ変調部の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。
【図8】第1実施の形態の変形例における図1のデルタシグマ変調部の回路図である。
【図9】図8のデルタシグマ変調部の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。
【図10】本発明の第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【図11】図10のフィードバック制御部の内部構成及びPWM駆動部1を示すブロック図である。
【図12】図11の制御回路によって実行されるオートフォーカス動作を示すフローチャートである。
【図13】本発明の第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【符号の説明】
【0063】
1 PWM駆動部
2 形状記憶合金
3 光学システム
4,6 フィードバック制御部
5 デルタシグマ変調部
51 量子化回路
53,56 遅延回路
52,55 加算回路
61,62 高入力抵抗差動増幅回路
63,64 対数増幅回路
65 減算回路
66 逆対数増幅回路
67 制御回路
【技術分野】
【0001】
本発明は、アクチュエータ装置に関する。より詳しくは、形状記憶合金を利用したアクチュエータ装置に関する。
【背景技術】
【0002】
近年、カメラその他の撮像装置のオートフォーカス機構において、鏡筒内のレンズの位置を変位させる手段として形状記憶合金を使用する提案がなされている。形状記憶合金は、例えば細線状のワイヤやコイルばねで構成されている。このような形状記憶合金は、電流を流して加熱すると収縮するとともに、その抵抗値が変化する性質がある。したがって、形状記憶合金が電流に応じて伸縮する性質を利用してオートフォーカス機構のレンズの位置を変位させることができる。形状記憶合金に電力を供給する手段としては、電圧制御やPWM(パルス幅変調)制御が用いられている。特に、PWM制御の場合には、一定の振幅及び周期のパルス信号のデューティ比を変化させて、形状記憶合金に供給する電力をデジタル信号によって制御するので、マイクロコンピュータ等を利用したフィードバック回路を比較的簡単に構築することができる。
【0003】
例えば、特許文献1のアクチュエータ装置においては、画像の輝度が最大になるようにアクチュエータを制御して、ピントすなわちフォーカスの自動調節を行うようになっている。そのために、カメラコントロールユニットから画像の輝度信号を制御装置に入力している。形状記憶合金に印加される電圧波形は、周期T及びデューティ比t/TのPWM信号の制御信号で構成されている。さらに、形状記憶合金に断続的に流れる電流波形の電流値をサンプルホールド回路でホールドすることで、抵抗値を演算して制御装置にフィードバックする構成になっている。
【0004】
【特許文献1】特開2002−130114号公報(段落番号0032、図11及び図17参照)
【発明の開示】
【発明が解決しようとする課題】
【0005】
一般に、近年のデジタルカメラ等の撮像装置において、画像信号を処理する回路は、分解能が1024ステップすなわち10ビット以上で信号処理を行っている。しかしながら、上記特許文献1のようにPWM信号で形状記憶合金を駆動する場合には、PWM信号のデューティ比の分解能は256ステップないし64ステップ、すなわち8ビットないし6ビット程度が一般的である。このため、合焦点を検出するための画像の輝度信号や輪郭検出のエッジ信号による、例えば10ビット(又はそれ以上)の検出信号に基づくフィードバック信号と、デューティ比が256ステップないし64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題があった。例えば、検出信号が10ビットでPWM駆動部の入力信号が6ビットの場合には、実に16倍の情報量の比率になる。この対策として、10ビット(又はそれ以上)の入力信号によってPWM信号を発生する形状記憶合金の駆動回路も考えられるが、そのための専用のハードウェアが必要となる上、システム開発に要する物的資源や人的資源のために、製品のコストアップを招くという新たな問題が発生する。
【0006】
さらに、駆動信号の電流に応じた加熱で形状記憶合金が収縮する応答速度はかなり遅い。すなわち、形状記憶合金自体がローパスフィルタを構成しているので、例えば、1024ステップすなわち10ビットの駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題がある。
【0007】
本発明は、上記課題を解決するものであり、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、PWM駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現するアクチュエータ装置を提供することを目的とする。
【0008】
また、本発明は、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成するアクチュエータ装置を提供することを他の目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するため、本発明に係るアクチュエータ装置は、供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、前記形状記憶合金に対して駆動信号を供給する駆動手段と、前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、を備えることを特徴とする。
【0010】
本発明に係るアクチュエータ装置において、前記情報削減手段は、デジタルシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする。
【0011】
また、本発明に係るアクチュエータ装置において、前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする。
【0012】
さらに、この場合において、前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする。
【0013】
またさらに、この場合において、前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする。
【0014】
本発明に係るアクチュエータ装置において、前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする。
【発明の効果】
【0015】
本発明によれば、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象から得られる位置検出のためのフィードバック信号と、PWM駆動部への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。
【0016】
また、本発明によれば、PWM信号を駆動信号として形状記憶合金に供給し、形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、制御対象の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【発明を実施するための最良の形態】
【0017】
以下、本発明に係るアクチュエータ装置の第1ないし第3実施の形態及び変形例について、デジタルカメラやカメラ付き携帯電話等のオートフォーカス機構を有する撮像装置を制御対象とした場合を例に採って、図を参照して説明する。
【0018】
図1は、第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図1において、PWM駆動部1(駆動手段)は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
【0019】
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて伸縮し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
【0020】
光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。光学システム3は、画像処理回路から被写体の輪郭の画像から得られる10ビットのエッジ信号S3を出力する。エッジ信号S3は、フォーカスが合ったときにレベルが最大となり、フォーカスが外れるほどレベルが小さくなるので、オートフォーカスの検出信号として広く利用されている。
【0021】
フィードバック制御部4(状態検出手段)は、光学システム3から出力されるフォーカスの状態を検出するためのエッジ信号S3及び目標値の信号S5に基づいて、増幅処理、波形整形処理、インピーダンス変換処理等の信号処理を施して、PWM駆動部1に帰還すべき情報を担う10ビットのフィードバック信号S4を出力する。目標値の信号S5は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
【0022】
デルタシグマ変調部5(情報削減手段)は、本発明の特徴的な構成要素であり、フィードバック制御部4から入力される10ビットのフィードバック信号S4を6ビットのデジタル信号にビット変換(削減)して、PWM駆動部1に供給すべき入力信号S1として出力する。ビット変換の詳細については後述する。
【0023】
図1において、PWM駆動部1は、生成したデジタルのPWM信号を直接SMA2に供給する構成になっているが、第1実施の形態の変形例として、PWM信号をデジタルからアナログに変換してSMA2に供給してもよい。図2は、第1実施の形態の変形例によるPWM駆動部1を示すブロック図及び回路図である。図2(1)において、PWM発生回路11は、図1のデルタシグマ変調部5から供給される6ビットの入力信号S1に応じて、64ステップのデューティ比からなるPWM信号S11を出力する。LPF(ローパスフィルタ)回路または平滑回路12は、そのPWM信号S11を積分して鋸歯状波のアナログ信号に変換して出力する。V/I変換回路13は、その鋸歯状波のアナログ信号を電流に変換して出力する。
【0024】
図2(2)は、図2(1)のLPF回路12及びV/I変換回路13の具体的な実施例の回路図である。図2(2)において、パッシブ型の1次LPF回路12は、直列抵抗Riと並列コンデンサCからなる積分回路であり、PWM信号S11を積分(フィルタリング)して電圧Vcの鋸歯状波のアナログ信号S12に変換して出力する。V/I変換回路13は、高い入力インピーダンスのオペアンプOP、電流設定用抵抗(帰還抵抗)Rf、NPNトランジスタTr、保護抵抗Rp1、Rp2で構成されている。このV/I変換回路13においては、オペアンプOPの反転入力の電圧が非反転入力のVcと等しくなる。したがって、If・Rf=Vcとなり、If=Vc/Rfで表される電圧Vcに比例した電流Ifの入力信号S2がSMA2に供給される。すなわち、負荷であるSMA2の抵抗値が変化しても負荷電流Ifは変化せず、SMA2の両端の電圧が変化することになる。
【0025】
図3は、図1のデルタシグマ変調部5の内部回路を示すブロック図である。図3において、デルタシグマ変調部5は、量子化回路51(量子化手段)、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、加算回路55(合成手段)で構成されている。すなわち、図3に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に帰還する事により高域上がりの微分特性を与える1次ノイズシェーピングの動作を行う。
【0026】
上記したように、デルタシグマ変調部5には10ビットのフィードバック信号S4が入力され、加算回路55を経て量子化回路51に入力される。量子化回路51においては、その入力信号S51と相関性のない量子化ノイズNqが発生する。この量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズの成分は、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−1)と乗算され、その出力信号S54(=−Nq・z−1)が加算回路55に入力されて、入力信号S4と加算され、量子化回路51の入力信号S51(=S4−Nq・z−1)となる。この結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq(1−z−1)
【0027】
図4は、図1のデルタシグマ変調部5によって10ビットの入力信号S4が6ビットの出力信号に変換される内容を示す図である。無信号を表す0は除外して、10ビットの入力ビット信号S4は「0000000001」から「1111111111」までのレベル1からレベル1023で表される。これに対して、6ビットの出力ビット信号S1は「000001」から「111111」までのレベル1からレベル63で表される。また、正規化数である10進表示によって両者の対応関係を示す。
【0028】
図4において、入力ビット信号S4が「1000000000」(512レベル)の場合は、正規化数が「0.5」すなわちフルスケールの50%に相当し、その出力ビット信号S1は「100000」(32レベル)となる。例えば、522(512+10)レベルの入力ビット信号S4が入力された場合には、
S4=0.5+10/1024
となる。この状態でサンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Ts(6Ts以上は省略)のときの量子化回路51の入力信号S51、出力信号S1、量子化ノイズNqは下記の式で表される。
S51(t=0)=0.5+10/1024
S51(t=Ts)=0.5+20/1024
S51(t=2Ts)=0.5+14/1024
S51(t=3Ts)=0.5+24/1024
S51(t=4Ts)=0.5+18/1024
S51(t=5Ts)=0.5+12/1024
S1(t=0)=32レベル=32/64=0.5
S1(t=Ts)=32レベル=33/64=0.5+1/64
S1(t=2Ts)=32レベル=32/64=0.5
S1(t=3Ts)=32レベル=33/64=0.5+1/64
S1(t=4Ts)=32レベル=33/64=0.5+1/64
S1(t=5Ts)=32レベル=32/64=0.5
Nq(t=0)=−10/1024
Nq(t=Ts)=−4/1024
Nq(t=2Ts)=−14/1024
Nq(t=3Ts)=−8/1024
Nq(t=4Ts)=−2/1024
Nq(t=5Ts)=−12/1024
【0029】
図5は、522レベルの入力ビット信号S4が入力された場合に、サンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Tsのときの量子化回路51の入力信号S51、量子化回路51の出力信号すなわちデルタシグマ変調部5の出力信号S1の推移を示している。図5において、L1は0.5レベル、L2は0.5+1/64、L3は0.5+1/32を示している。
【0030】
図6は、デルタシグマ変調部5の出力信号S1が0レベルから63レベルの場合における、PWM信号の64段階のデューティ比を表している。
【0031】
図7は、図3のデルタシグマ変調部5の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=4{sin(ω/fs)}2
ただし、ω=2πf
図7において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の1次ノイズシェーパにより低減されている。
【0032】
図8は、第1実施の形態の変形例であり、図1のデルタシグマ変調部5の内部回路を示している。図8において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、遅延回路56、乗算回路57、加算回路55で構成されている。すなわち、図8に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に2重に帰還する事により、高域上がりの微分特性が1次ノイズシェーピングより激しい2次ノイズシェーピングの動作を行う。
【0033】
図8の量子化回路51の量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズは、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−2)と乗算され、その出力信号S54(=−2Nq・z−1)が加算回路55に入力される。また、遅延回路53の出力信号S53(=Nq・z−1)は、z−1の伝達関数の遅延回路56に入力されて、その出力信号S56(=Nq(z−1)2)が乗算回路57に入力されて、係数a2(この場合は1)と乗算される。したがって、乗算回路54の出力信号S54(=−2Nq・z−1)と乗算回路57の出力信号S57(=Nq(z−1)2)とが、加算回路55において入力信号S4と加算される。したがって、量子化回路51の入力信号S51はS4+Nq(z−1)2−2Nq・z−1となる。量子化回路51においては、発生した量子化ノイズNqがS51に加算される結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq−2Nq・z−1+Nq(z−1)2=S4+Nq(1−z−1)2
【0034】
図9は、図8のデルタシグマ変調部5の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNq2は、サンプリング周波数fsによって下記の式で表される。
Nq2=16{sin(ω/fs)}4
ただし、ω=2πf
図9において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNq2のうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の2次ノイズシェーパにより大幅に低減されている。
【0035】
以上のように、上記第1実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させるSMA(形状記憶合金)2と、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2によって変位したレンズの撮像装置のフォーカス状態の変化を検出して、その変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。
【0036】
この場合において、PWM駆動部1は、デルタシグマ変調部5から入力されたデジタルデータに基づくPWM信号を駆動信号として生成する。
【0037】
またこの場合において、デルタシグマ変調部5は、フィードバック制御部4によって出力されたフィードバック信号を量子化する量子化回路51と、量子化回路51において発生する量子化ノイズを遅延させる遅延回路53(さらには遅延回路56)と、遅延回路53等によって遅延された量子化ノイズをフィードバック制御部4によって出力されたフィードバック信号と合成して量子化回路51にフィードバックする加算回路55と、を備える。
【0038】
またこの場合において、PWM駆動部1は、生成したPWM信号を平滑処理してアナログの駆動信号に変換するローパスフィルタ回路又は平滑回路を有する構成にしてもよい。
【0039】
したがって、上記第1実施の形態及び変形例によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、撮像装置の光学システム3から得られる位置検出のためのフィードバック信号と、PWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。
【0040】
また、第1実施の形態によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【0041】
次に、本発明の第2実施の形態について説明する。図10は、第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図10において、PWM駆動部1は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。
【0042】
SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて変形し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。
【0043】
光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。
【0044】
フィードバック制御部6は、SMA2の抵抗値の変化を検出して、6ビットのフィードバック信号S1を出力する。目標値の信号S7は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。
【0045】
図11は、図10のフィードバック制御部6の内部構成及びPWM駆動部1を示すブロック図である。図11において、抵抗Rsmaは図10のSMA2の等価回路であり、PWM駆動部1から供給される電流値Iに応じて伸縮するとともに、抵抗値(便宜上「Rsma」とする)が変化する。抵抗Rrefは一定の抵抗値(便宜上「Rref」とする)を有する基準固定抵抗である。したがって、供給される電流値Iによって抵抗Rsma及び抵抗Rrefのそれぞれの両端の電圧Vsma、Vrefは下記の式で表される。
Vsma=Rsma・I
Vref=Rref・I
【0046】
高入力抵抗差動増幅回路61は、抵抗Rsmaの両端の電圧Vsmaを増幅して第1の検出信号k1・Vsmaを出力する。また、高入力抵抗差動増幅回路62は、抵抗Rrefの両端の電圧Vrefを増幅して第2の検出信号k1・Vrefを出力する。
【0047】
対数増幅回路63は、高入力抵抗差動増幅回路61から出力される第1の検出信号k1・Vsmaを対数増幅して信号k2・ln(k1・Vsma)を出力する。また、対数増幅回路64は、高入力抵抗差動増幅回路62から出力される第2の検出信号k1・Vrefを対数増幅して信号k2・ln(k1・Vref)を出力する。
【0048】
減算回路65は、プラス入力端子が対数増幅回路63に接続され、マイナス入力端子が対数増幅回路64に接続され、対数増幅回路63から出力される信号k2・ln(k1・Vsma)と対数増幅回路64から出力される信号k2・ln(k1・Vref)との差分を演算して、差信号k2・ln(Vsma/Vref)を出力する。
【0049】
逆対数増幅回路66は、減算回路65から出力されるk2・ln(Vsma/Vref)を逆対数変換して、SMA2の抵抗値Rsmaと基準抵抗値Rrefとの比を表す比信号k3・(Vsma/Vref)を出力する。
【0050】
MPU(マイクロコンピュータ)等からなる制御回路67は、図には示していないが、制御プログラム用のROM、ワーク用のRAM、サンプルホールド回路、A/D変換回路等を有し、逆対数増幅回路66から出力される比信号k3・(Vsma/Vref)をサンプルホールドしてA/D変換し、目標値S7との誤差に対応する6ビットのデジタルデータの入力信号S1としてPWM駆動部1にフィードバックする。
【0051】
図12は、制御回路67によって実行されるオートフォーカス動作を示すフローチャートである。まず、RAMのワークエリアの処理、例えば、タイマTを0にクリアするなどの初期化処理(ステップS1)を行った後、タイマTの値が0からSMAを測定するインターバルである所定時間T1に達したか否かを判別する(ステップS2)。所定時間に達しない場合には、撮像装置としての他の処理を実行する(ステップS3)。他の処理としては、例えば、一定時間ごとに発生するタイマ割込み処理やその他の割込み処理等がある。
【0052】
ステップS2において、タイマTの値がT1に達したときは、図11の逆対数増幅回路66から出力される信号k3・(Vsma/Vref)をサンプルホールドして6ビットのデジタルデータにA/D変換して、SMAの抵抗値Rsmaを取り込む(ステップS4)。次に、SMAの抵抗値を検出して(ステップS5)、レンズなどの光学部品の位置の変位量を算出する(ステップS6)。
【0053】
次に、算出した変位量に基づいて、目標位置と検出位置との誤差を計算し(ステップS7)、その計算結果に基づいて、フィードバック信号を生成する(ステップS8)。次に、生成したフィードバック信号をPWM駆動部1に出力する(ステップS9)。この後は、タイマTを0にクリアして(ステップS10)、ステップS2に移行して、所定時間T1が経過するたびにステップS10までのループ処理を繰り返す。
【0054】
以上のように、上記第2実施の形態のアクチュエータ装置は、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2の抵抗値Rsmaを検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗値Rrefを検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、高入力抵抗差動増幅回路61によって出力される第1の検出信号に対して対数変換処理を行う対数増幅回路63と、高入力抵抗差動増幅回路62によって出力される第2の検出信号に対して対数変換処理を行う対数増幅回路64と、対数増幅回路63から出力される信号と対数増幅回路64から出力される信号との差分を演算して差信号を出力する減算回路65と、減算回路65から出力される差信号に対して逆対数変換処理を行ってSMA2の抵抗値と基準抵抗値との比を表す比信号を出力する逆対数増幅回路66と、逆対数増幅回路66から出力される比信号に応じたフィードバック信号を生成して、PWM駆動部1に入力する制御回路67を備えている。したがって、制御回路67は、PWM駆動部1におけるPWM信号の生成に適応したビット数のフィードバック信号を生成する。
【0055】
以上のように、上記第2実施の形態によれば、SMA2の抵抗値の第1の検出信号と基準抵抗値の第2の検出信号との比によって検出されるオートフォーカス機構のレンズの位置の誤差をPWM駆動部1にフィードバックする場合に、第1の検出信号と第2の検出信号との比を直接演算する複雑な除算回路を使用する代わりに、第1の検出信号及び第2の検出信号をそれぞれ対数変換して、これらの差分を演算することにより、SMA2の抵抗値と基準抵抗値との比を検出するので、除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現することができる。
【0056】
次に、本発明の第3実施の形態について説明する。図13は、第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図13に示すように、第3実施の形態は、図10に示した第2実施の形態の構成に、第1の実施の形態におけるデルタシグマ変調部5を組み込んだ構成になっている。他の構成要素については、第2実施の形態と同じであるので、同一の符号で表すとともに、説明は省略する。
【0057】
上記の第2実施の形態においては、図11の制御回路67のマイクロコンピュータ出力を6ビット構成にして、PWM駆動部1におけるPWM信号の生成に適応した6ビットのフィードバック信号を生成したが、制御回路67が撮像装置全体を制御する構成も考えられる。この場合のマイクロコンピュータとしては、6ビット構成のものよりも10ビット以上、例えば16ビット構成のものを使用するのが一般的である。このため、デューティ比が64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題や、駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという問題があるので、制御回路67から出力される16ビットないし32ビットのフィードバック信号のビット数を削減して、PWM駆動部1におけるPWM信号の生成に適応したビットのフィードバック信号に変換する必要がある。この際、図1のS1〜S4のサンプリング周波数は、SMA2の伸縮応答が可能な周波数の数倍から数十倍である。
【0058】
図13において、フィードバック制御部6は、第2実施の形態と同じく、除算回路を使用することなく、SMA2の抵抗値と基準抵抗値との比を検出する。その検出信号を処理するフィードバック制御部6のマイクロコンピュータが汎用の16ビット以上の構成である場合に、第1実施の形態の場合と同様に、デルタシグマ変調部5によって10ビット以上のフィードバック信号を6ビットのフィードバック信号に変換して、PWM駆動部1に供給する。
【0059】
したがって、この第3実施の形態によれば、複雑な除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現できる。また、フィードバック制御部6からのフィードバック信号とPWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。さらに、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。
【0060】
なお、上記実施の形態は本発明を説明するためのものであり、本発明は上記実施の形態に限定されず、特許請求の範囲を逸脱しない限り、当業者によって考えられる他の実施の形態や変形例についても本発明に属するものである。
【0061】
例えば、上記実施の形態においては、カメラその他の撮像装置のオートフォーカス機構を制御対象とするアクチュエータ装置について説明したが、本願発明のアクチュエータ装置の制御対象としてはオートフォーカス機構に限定されない。撮像装置のアイリス機構やシャッター機構等の制御にも使用が可能なことはもちろん、撮像装置以外の装置又は部品において、高精度かつ高速の位置制御が必要なあらゆるアクチュエータ装置として、本願発明が有効であることは明らかである。
【図面の簡単な説明】
【0062】
【図1】本発明の第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【図2】第1実施の形態の変形例によるPWM駆動部を示す図であり、(1)はそのブロック図、(2)はその回路図である。
【図3】図1のデルタシグマ変調部の内部回路を示すブロック図である。
【図4】図1のデルタシグマ変調部によって10ビットの入力信号が6ビットの出力信号に変換される内容を示す図である。
【図5】図1のデルタシグマ変調部の出力信号の推移を示す図である。
【図6】図1のデルタシグマ変調部の出力信号のレベルに対応したPWM信号のデューティ比を表す図である。
【図7】図3のデルタシグマ変調部の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。
【図8】第1実施の形態の変形例における図1のデルタシグマ変調部の回路図である。
【図9】図8のデルタシグマ変調部の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。
【図10】本発明の第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【図11】図10のフィードバック制御部の内部構成及びPWM駆動部1を示すブロック図である。
【図12】図11の制御回路によって実行されるオートフォーカス動作を示すフローチャートである。
【図13】本発明の第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。
【符号の説明】
【0063】
1 PWM駆動部
2 形状記憶合金
3 光学システム
4,6 フィードバック制御部
5 デルタシグマ変調部
51 量子化回路
53,56 遅延回路
52,55 加算回路
61,62 高入力抵抗差動増幅回路
63,64 対数増幅回路
65 減算回路
66 逆対数増幅回路
67 制御回路
【特許請求の範囲】
【請求項1】
供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、
前記形状記憶合金に対して駆動信号を供給する駆動手段と、
前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、
前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、
を備えることを特徴とするアクチュエータ装置。
【請求項2】
前記情報削減手段は、デルタシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする請求項1に記載のアクチュエータ装置。
【請求項3】
前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする請求項2に記載のアクチュエータ装置。
【請求項4】
前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする請求項2又は3に記載のアクチュエータ装置。
【請求項5】
前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする請求項4に記載のアクチュエータ装置。
【請求項6】
前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする請求項1ないし5のいずれか1項に記載のアクチュエータ装置。
【請求項1】
供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、
前記形状記憶合金に対して駆動信号を供給する駆動手段と、
前記形状記憶合金によって変位した前記制御対象の変化状態を検出して当該変化状態に応じて前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する状態検出手段と、
前記状態検出手段によって出力されたフィードバック信号の情報量を削減して前記駆動手段に入力する情報削減手段と、
を備えることを特徴とするアクチュエータ装置。
【請求項2】
前記情報削減手段は、デルタシグマ変調部を備え、前記フィードバック信号を構成するデジタルデータのビット数を削減して前記駆動手段に入力することを特徴とする請求項1に記載のアクチュエータ装置。
【請求項3】
前記情報削減手段は、前記状態検出手段によって出力されたフィードバック信号を量子化する量子化手段と、当該量子化手段において発生する量子化ノイズを遅延させる遅延手段と、当該遅延手段によって遅延された量子化ノイズを前記状態検出手段によって出力されたフィードバック信号と合成して前記量子化手段にフィードバックする合成手段と、を備えることを特徴とする請求項2に記載のアクチュエータ装置。
【請求項4】
前記駆動手段は、前記情報削減手段から入力されたデジタルデータに基づくパルス幅変調信号を駆動信号として生成することを特徴とする請求項2又は3に記載のアクチュエータ装置。
【請求項5】
前記駆動手段は、生成した前記パルス幅変調信号を平滑処理してアナログの駆動信号に変換する平滑手段を有することを特徴とする請求項4に記載のアクチュエータ装置。
【請求項6】
前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させ、前記状態検出手段は、当該撮像装置によって撮像された画像信号に基づいて当該光学手段のフォーカス状態を検出することを特徴とする請求項1ないし5のいずれか1項に記載のアクチュエータ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−78731(P2010−78731A)
【公開日】平成22年4月8日(2010.4.8)
【国際特許分類】
【出願番号】特願2008−245029(P2008−245029)
【出願日】平成20年9月24日(2008.9.24)
【出願人】(396004981)セイコープレシジョン株式会社 (481)
【Fターム(参考)】
【公開日】平成22年4月8日(2010.4.8)
【国際特許分類】
【出願日】平成20年9月24日(2008.9.24)
【出願人】(396004981)セイコープレシジョン株式会社 (481)
【Fターム(参考)】
[ Back to top ]