オフセット電圧補正回路
【課題】センサ等の差動出力信号を取り込みそこに含まれるオフセット電圧を除去できるようにしたオフセット電圧補正回路を提供する。
【解決手段】入力端子１１，１２に入力する差動の無信号電圧Ｖ1、Ｖ2に応じて演算増幅器ＯＰ１，ＯＰ２の非反転入力端子の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を設定してから、その無信号電圧Ｖ1、Ｖ2に信号電圧ΔＶ1、ΔＶ2を加算した差動電圧を入力させ、前記各基準電圧に応じて発生した第１および第２の演算増幅器ＯＰ１，ＯＰ２の反転入力端子（仮想接地点）の電圧を利用することで、電荷保存の法則が成立するキャパシタＣ1，Ｃ2，Ｃ3，Ｃ4（ただし、Ｃ1＝Ｃ2，Ｃ3＝Ｃ4）に電荷を蓄え移動させ、前記無信号電圧入Ｖ1、Ｖ2、つまり入力オフセット電圧を除去した信号電圧ΔＶ1、ΔＶ2を出力する。
【解決手段】入力端子１１，１２に入力する差動の無信号電圧Ｖ1、Ｖ2に応じて演算増幅器ＯＰ１，ＯＰ２の非反転入力端子の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を設定してから、その無信号電圧Ｖ1、Ｖ2に信号電圧ΔＶ1、ΔＶ2を加算した差動電圧を入力させ、前記各基準電圧に応じて発生した第１および第２の演算増幅器ＯＰ１，ＯＰ２の反転入力端子（仮想接地点）の電圧を利用することで、電荷保存の法則が成立するキャパシタＣ1，Ｃ2，Ｃ3，Ｃ4（ただし、Ｃ1＝Ｃ2，Ｃ3＝Ｃ4）に電荷を蓄え移動させ、前記無信号電圧入Ｖ1、Ｖ2、つまり入力オフセット電圧を除去した信号電圧ΔＶ1、ΔＶ2を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサや差動増幅回路などから出力する差動出力信号に含まれるオフセット電圧を除去するオフセット電圧補正回路に関する。
【背景技術】
【０００２】
図４に従来の圧力センサ回路を示す（例えば、特許文献１）。この圧力サンサ回路は、圧力によって抵抗値が変化する抵抗Ｒ1〜Ｒ4からなる抵抗ブリッジ型の圧力センサ２０と、その圧力センサ２０に駆動電圧を供給するセンサ駆動回路３０とからなる。Ｒ5，Ｒ6はオフセット補正用の外付け抵抗、２１，２２はセンサ出力端子である。
【０００３】
圧力センサ２０に外部圧力が加わっていない状態の一方のセンサ出力端子２１の電圧をＶ1、他方のセンサ出力端子２２の電圧をＶ2とする。センサ出力端子２１の電圧を基準に考えると、センサ出力電圧は「Ｖ2−Ｖ1」となる。そして、外部から圧力（加圧または減圧）を加えると、ブリッジを構成している抵抗Ｒ1〜Ｒ4の抵抗値が変化し、このときのセンサ出力端子２１の電圧変化がΔＶ1、センサ出力端子２２の電圧変化がΔＶ2であるとすると、差動のセンサ出力電圧は、「（Ｖ2＋ΔＶ2）−（Ｖ1＋ΔＶ1）＝（Ｖ2−Ｖ1）＋（ΔＶ2−ΔＶ1）」となる。このうち、「Ｖ2−Ｖ1」は差動の無信号電圧、つまりオフセット電圧であり、「ΔＶ2−ΔＶ1」が差動の信号電圧となる。
【０００４】
通常、圧力センサ２０から出力する信号電圧「ΔＶ2−ΔＶ1」は、数ｍＶ〜数百ｍＶ程度であるため、その出力電圧を後段で所望の信号振幅に増幅する必要がある。しかし、出力オフセット電圧「Ｖ2−Ｖ1」が大きい圧力センサ（出力オフセット電圧が出力信号に比べて大きいセンサも存在する）の場合、出力電圧を後段の増幅器で所望の信号振幅まで増幅しようとすると、信号電圧「ΔＶ2−ΔＶ1」と同時に出力オフセット電圧「Ｖ2−Ｖ1」も増幅され、増幅器のダイナミックレンシを超えてしまい、結果として信号電圧についての所望の振幅が得られないという不都合が生じてしまう。
【０００５】
そのため、圧力センサ２０の出力電圧を所望の信号振幅まで増幅する以前に、出力オフセット電圧をゼロに補正する必要がある。そこで、オフセット電圧補正用の外付け抵抗Ｒ5，Ｒ6でブリッジの抵抗値自体を予め調整し、出力オフセット電圧をゼロに補正する方法が考えられる。しかしながら、外付け抵抗Ｒ5，Ｒ6の種類等を考慮せずに、単に出力オフセット電圧を補正した場合、補正前とセンサ感度が異なり、所望の特性が得られなくなる場合がある。
【０００６】
図５は、オフセット電圧補正用の外付け抵抗Ｒ5，Ｒ6を使用せず、圧力センサ２０の後段にオフセット補正機能付きの差動増幅回路５０を接続したものである（例えば、特許文献２）。差動増幅回路５０は、演算増幅器ＯＰ３、抵抗Ｒ7〜Ｒ10、電圧源ＶBで構成される。
【０００７】
しかし、このような回路構成であっても、圧力センサ２０の出力電圧を所望の信号振幅まで増幅すると、信号電圧と同時に増幅される出力オフセット電圧の影響で、増幅回路５０のダイナミックレンジを超えでしまい、所望の信号振幅が得られなくなる可能性がある。以上、図３、図４では圧力センサ２０の出力電圧に関して例示したが、差動出力を持つ回路全般に対して、同様のことが言える。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０５−２０３５１８号公報
【特許文献２】特開２００１−９１３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上のように、オフセット電圧を含む差動出力信号を後段の増幅器で所望の信号振幅まで増幅すると、信号と同時に増幅されるオフセット電圧の影響で、増幅器のダイナミックレンジを超えてしまい、所望の信号振幅が得られないという問題点があった。
【００１０】
本発明の目的は、センサ等の差動出力信号を取り込みそこに含まれるオフセット電圧を除去できるようにしたオフセット電圧補正回路を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１にかかる発明のオフセット電圧補正回路は、差動信号の一方が入力する第１の入力端子に一端が接続される第３のキャパシタと、差動信号の他方が入力する第２の入力端子に一端が接続される第１のキャパシタと、反転入力端子に該第１のキャパシタの他端が接続され非反転入力端子に第１又は第２の基準電圧が接続される第１の演算増幅器と、反転入力端子に前記第３のキャパシタの他端が接続され非反転入力端子に第３又は第４の基準電圧が接続される第２の演算増幅器と、前記第１の演算増幅器の反転入力端子に一端が接続され前記第１の入力端子又は前記第１の演算増幅器の出力端子に他端が接続される第２のキャパシタと、前記第２の演算増幅器の反転入力端子に一端が接続され前記第２の入力端子又は前記第２の演算増幅器の出力端子に他端が接続される第４のキャパシタとを備え、前記差動信号として前記第１および第２の入力端子に無信号電圧が各々入力するとき、前記第１および第２の入力端子の各々の電圧に応じて前記第１乃至第４の基準電圧の電圧の値を各々設定し、前記差動信号として前記第１および第２の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第２のキャパシタの他端を前記第１の入力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第１の基準電圧を接続し、且つ、前記４のキャパシタの他端を前記第２の入力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第３の基準電圧を接続し、且つ、前記第１および第２の演算増幅器の反転入力端子と出力端子を各々接続し、その後、前記第２のキャパシタの他端を前記第１の演算増幅器の出力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第２の基準電圧を接続し、且つ、前記第１の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記４のキャパシタの他端を前記第２の演算増幅器の出力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第４の基準電圧を接続し、且つ、前記第２の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記第１および第２の演算増幅器の出力端子に、前記第１および第２の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とする。
【００１２】
請求項２にかかる発明は、請求項１に記載のオフセット電圧補正回路において、前記第１および第２のキャパシタを同値とし、前記第３および第４のキャパシタを同値とし、且つ、前記差動信号として前記第１および第２の入力端子に無信号電圧Ｖ1、Ｖ2が各々入力するとき、前記第１乃至第４の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０
に設定することを特徴とする。
【００１３】
請求項３にかかる発明は、請求項１又は２に記載のオフセット電圧補正回路において、前記第１の基準電圧から前記第２の基準電圧を差し引いた電圧を前記第１の入力端子に入力する無信号電圧の１／２に設定し、前記第３の基準電圧から前記第４の基準電圧を差し引いた電圧を前記第２の入力端子に入力する無信号電圧の１／２に設定し、前記第１の出力端子に前記第１の入力端子に入力した前記信号電圧を出力させるとともに、前記第２の出力端子に前記第２１の入力端子に入力した前記信号電圧を出力させることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、入力する差動の無信号電圧に応じて第１乃至第４の基準電圧の値を設定し、その基準電圧に応じて発生した第１および第２の演算増幅器の反転入力端子（仮想接地点）の電圧を利用することで、電荷保存の法則が成立するキャパシタに電荷を蓄え移動させ、無信号電圧を除去する、つまりオフセット電圧を補正するので、ダイナミックレンジに影響を与えることなく、入力オフセット電圧を補正できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のオフセット電圧補正回路の回路図である。
【図２】(a),(b)は図１のオフセット電圧補正回路の動作説明用の回路図である。
【図３】本発明の第２の実施例の信号処理装置のブロック図である。
【図４】従来の圧力センサの回路図である。
【図５】従来の圧力センサの後段にオフセット補正機能付き差動増幅回路を接続したブロック図である。
【発明を実施するための形態】
【００１６】
＜第１の実施例＞
図１に本発明の第１の実施例のオフセット電圧補正回路１０を示す。１１，１２はオフセット電圧を含む差動信号が入力する入力端子、１３，１４はオフセット電圧を除去した差動信号が出力する出力端子、１５は差動の入力端子１１，１２に入力する無信号電圧を検出する電圧検出回路、ＯＰ１，ＯＰ２はそれぞれ演算増幅器である。また、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４、ＳＷ５，ＳＷ６は接点ａ，ｂをもつスイッチ、Ｃ1，Ｃ2，Ｃ3，Ｃ4はキャパシタ、ＶREF1，ＶREF2，ＶREF3，ＶREF4は基準電圧源の基準電圧である。
【００１７】
一般的に、キャパシタは注意深くレイアウトすることで高精度にマッチングをとることができることが知られている。そのため、ここではキャパシタＣ1とＣ2、キャパシタＣ3とＣ4は、それぞれ完全にマッチングがとられていて、
Ｃ1＝Ｃ2＝ＣA …(1)
Ｃ3＝Ｃ4＝ＣB …(2)
の関係にあるものとする。
【００１８】
次に、無信号時の入力端子１１の無信号電圧をＶ1、入力端子１２の無信号電圧をＶ2とし、これを電圧検出回路１５が検出して、その検出結果により、各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０ …(3)
が成立するように、制御する。この設定方法としては、例えば、各無信号電圧Ｖ1、Ｖ2をＡ／Ｄコンバータでデジタル信号に変換し、そのデシタル信号で各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4を設定する方法が考えられる。
【００１９】
次に、信号電圧ΔＶ1、ΔＶ2が入力し、入力端子１１に電圧「Ｖ1＋ΔＶ1」、入力端子１２に電圧「Ｖ2＋ΔＶ2」が入力されている状態において、スイッチＳＷ１〜ＳＷ６を切り替えて、出力端子１３，１４の電圧Ｖout1、Ｖout2をサンプリングする。
【００２０】
演算増幅器ＯＰ１，ＯＰ２の入力オフセット電圧をそれぞれΔＶOP1，ΔＶOP2とし、スイッチＳＷ１〜ＳＷ６をａ側に接続したとき、図１の回路は図２(a)に示すようになり、キャパシタＣ1，Ｃ2，Ｃ3，Ｃ4のそれぞれに蓄えられる電荷Ｑ1，Ｑ2，Ｑ3，Ｑ4は、
Ｑ1＝ＣA（Ｖ2＋ΔＶ2−ＶREF1−ΔＶOP1）
Ｑ2＝ＣA（Ｖ1＋ΔＶ1−ＶREF1−ΔＶOP1）
Ｑ3＝ＣB（Ｖ1＋ΔＶ1−ＶREF3−ΔＶOP2）
Ｑ4＝ＣB（Ｖ2＋ΔＶ2−ＶREF3−ΔＶOP2） …(4)
となる。
【００２１】
次に、スイッチＳＷ１〜ＳＷ６をｂ側に接続したとき、図１の回路は図２(b)に示すようになり、キャパシタＣ1，Ｃ2，Ｃ3，Ｃ4のそれぞれに蓄えられる電荷Ｑ5，Ｑ6，Ｑ7，Ｑ8は、
Ｑ5＝ＣA（Ｖ2＋ΔＶ2−ＶREF2−ΔＶOP1）
Ｑ6＝ＣA（Ｖout1−ＶREF2−ΔＶOP1）
Ｑ7＝ＣB（Ｖ1＋ΔＶ1−ＶREF4−ΔＶOP2）
Ｑ8＝ＣB（Ｖout2−ＶREF4−ΔＶOP2） …(5)
が成立する。
【００２２】
ここで、演算増幅器ＯＰ１の反転入力端子（−）は仮想接地点であり、電荷保存則が成立するので、
Ｑ1＋Ｑ2＝Ｑ5＋Ｑ6 …(6)
となり、この式(6)に式(4)、(5)を代入すると、
ＣA（Ｖ2＋ΔＶ2−ＶREF1−ΔＶOP1）＋ＣA（Ｖ1＋ΔＶ1−ＶREF1−ΔＶOP1）
＝ＣA（Ｖ2＋ΔＶ2−ＶREF2−ΔＶOP1）＋ＣA（Ｖout1−ＶREF2−ΔＶOP1） …(7)
となる。この式(7)を出力電圧Ｖout1について解くと、
Ｖout1＝２ＶREF2−２ＶREF1＋Ｖ1＋ΔＶ1 …(8)
となる。
【００２３】
同様に、演算増幅器ＯＰ２の反転入力端子（−）も仮想接地点であり、電荷保存則が成立するので、
Ｑ3＋Ｑ4＝Ｑ7＋Ｑ8 …(9)
となり、この式(9)に式(4)、(5)を代入すると、
ＣB（Ｖ1＋ΔＶ1−ＶREF3−ΔＶOP2）＋ＣB（Ｖ2＋ΔＶ2−ＶREF3−ΔＶOP2）
＝ＣB（Ｖ1＋ΔＶ1−ＶREF4−ΔＶOP2）＋ＣB（Ｖout2−ＶREF4−ΔＶOP2） …(10)
となる。この式(10)を出力電圧Ｖout2について解くと、
Ｖout2＝２ＶREF4−２ＶREF3＋Ｖ2＋ΔＶ2 …(11)
となる。
【００２４】
従って、出力端子１３，１４の電圧Ｖout1とＶout2の差である差動出力電圧は、
Ｖout2−Ｖout1＝(２ＶREF4−２ＶREF3＋Ｖ2＋ΔＶ2）−(２ＶREF2−２ＶREF1＋Ｖ1＋ΔＶ1）
＝(２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1）＋ΔＶ2−ΔＶ1
…(12)
となる。式(12)下段のカッコ内は式(3)によりゼロであるので、
Ｖout2−Ｖout1＝ΔＶ2−ΔＶ1 …(13)
となって、差動入力信号の信号電圧ΔＶ2，ΔＶ1の差分のみを、出力端子１３，１４に取り出すことができる。
【００２５】
ここで、式(3)の条件の一例として、
ＶREF1−ＶREF2＝Ｖ1／２ …(14)
ＶREF3−ＶREF4＝Ｖ2／２ …(15)
に設定すると、式(14)を式(8)に代入して解くと、
Ｖout1＝ΔＶ1 …(16)
となり、(15)を式(11)に代入して解くと、
Ｖout2＝ΔＶ2 …(17)
となる。
【００２６】
このように、各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4を無信号電圧Ｖ2，Ｖ1に応じて、式(14)、(15)のように定めると、無信号電圧Ｖ2，Ｖ1をキャンセルした、つまりオフセット電圧をキャンセルした差動の信号電圧ΔＶ1、ΔＶ2を、それぞれ独立して取り出すこともできる。
【００２７】
＜第２の実施例＞
図３に本発明の実施例２を示す。本実施例は、オフセットを有する差動出力段の一例として、抵抗ブリッジ型の圧力センサ回路２０を想定したもので、そのセンサ回路２０の出力電圧を図１に示した実施例のオフセット電圧補正回路１０で受ける構成となっている。そして、このオフセット電圧補正回路１０でオフセット補正を行った出力電圧Ｖout1、Ｖout2を後段の差動増幅器４０に出力する構成としている。
【００２８】
このような構成にすることで、オフセット電圧をゼロに補正してから差動増幅器４０に無信号電圧の差動信号を入力できるので、差動増幅器４０のダイナミックレンジに余裕を持たせることができ、圧力センサ２０の出力信号を所望の信号振幅に増幅することができる。
【符号の説明】
【００２９】
１０：オフセット電圧補正回路、１１，１２：入力端子、１３，１４：出力端子、１５：電圧検出回路
２０：圧力センサ
３０：センサ駆動回路
４０：差動増幅器
５０：オフセット電圧補正機能付き差動増幅回路
【技術分野】
【０００１】
本発明は、センサや差動増幅回路などから出力する差動出力信号に含まれるオフセット電圧を除去するオフセット電圧補正回路に関する。
【背景技術】
【０００２】
図４に従来の圧力センサ回路を示す（例えば、特許文献１）。この圧力サンサ回路は、圧力によって抵抗値が変化する抵抗Ｒ1〜Ｒ4からなる抵抗ブリッジ型の圧力センサ２０と、その圧力センサ２０に駆動電圧を供給するセンサ駆動回路３０とからなる。Ｒ5，Ｒ6はオフセット補正用の外付け抵抗、２１，２２はセンサ出力端子である。
【０００３】
圧力センサ２０に外部圧力が加わっていない状態の一方のセンサ出力端子２１の電圧をＶ1、他方のセンサ出力端子２２の電圧をＶ2とする。センサ出力端子２１の電圧を基準に考えると、センサ出力電圧は「Ｖ2−Ｖ1」となる。そして、外部から圧力（加圧または減圧）を加えると、ブリッジを構成している抵抗Ｒ1〜Ｒ4の抵抗値が変化し、このときのセンサ出力端子２１の電圧変化がΔＶ1、センサ出力端子２２の電圧変化がΔＶ2であるとすると、差動のセンサ出力電圧は、「（Ｖ2＋ΔＶ2）−（Ｖ1＋ΔＶ1）＝（Ｖ2−Ｖ1）＋（ΔＶ2−ΔＶ1）」となる。このうち、「Ｖ2−Ｖ1」は差動の無信号電圧、つまりオフセット電圧であり、「ΔＶ2−ΔＶ1」が差動の信号電圧となる。
【０００４】
通常、圧力センサ２０から出力する信号電圧「ΔＶ2−ΔＶ1」は、数ｍＶ〜数百ｍＶ程度であるため、その出力電圧を後段で所望の信号振幅に増幅する必要がある。しかし、出力オフセット電圧「Ｖ2−Ｖ1」が大きい圧力センサ（出力オフセット電圧が出力信号に比べて大きいセンサも存在する）の場合、出力電圧を後段の増幅器で所望の信号振幅まで増幅しようとすると、信号電圧「ΔＶ2−ΔＶ1」と同時に出力オフセット電圧「Ｖ2−Ｖ1」も増幅され、増幅器のダイナミックレンシを超えてしまい、結果として信号電圧についての所望の振幅が得られないという不都合が生じてしまう。
【０００５】
そのため、圧力センサ２０の出力電圧を所望の信号振幅まで増幅する以前に、出力オフセット電圧をゼロに補正する必要がある。そこで、オフセット電圧補正用の外付け抵抗Ｒ5，Ｒ6でブリッジの抵抗値自体を予め調整し、出力オフセット電圧をゼロに補正する方法が考えられる。しかしながら、外付け抵抗Ｒ5，Ｒ6の種類等を考慮せずに、単に出力オフセット電圧を補正した場合、補正前とセンサ感度が異なり、所望の特性が得られなくなる場合がある。
【０００６】
図５は、オフセット電圧補正用の外付け抵抗Ｒ5，Ｒ6を使用せず、圧力センサ２０の後段にオフセット補正機能付きの差動増幅回路５０を接続したものである（例えば、特許文献２）。差動増幅回路５０は、演算増幅器ＯＰ３、抵抗Ｒ7〜Ｒ10、電圧源ＶBで構成される。
【０００７】
しかし、このような回路構成であっても、圧力センサ２０の出力電圧を所望の信号振幅まで増幅すると、信号電圧と同時に増幅される出力オフセット電圧の影響で、増幅回路５０のダイナミックレンジを超えでしまい、所望の信号振幅が得られなくなる可能性がある。以上、図３、図４では圧力センサ２０の出力電圧に関して例示したが、差動出力を持つ回路全般に対して、同様のことが言える。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０５−２０３５１８号公報
【特許文献２】特開２００１−９１３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上のように、オフセット電圧を含む差動出力信号を後段の増幅器で所望の信号振幅まで増幅すると、信号と同時に増幅されるオフセット電圧の影響で、増幅器のダイナミックレンジを超えてしまい、所望の信号振幅が得られないという問題点があった。
【００１０】
本発明の目的は、センサ等の差動出力信号を取り込みそこに含まれるオフセット電圧を除去できるようにしたオフセット電圧補正回路を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１にかかる発明のオフセット電圧補正回路は、差動信号の一方が入力する第１の入力端子に一端が接続される第３のキャパシタと、差動信号の他方が入力する第２の入力端子に一端が接続される第１のキャパシタと、反転入力端子に該第１のキャパシタの他端が接続され非反転入力端子に第１又は第２の基準電圧が接続される第１の演算増幅器と、反転入力端子に前記第３のキャパシタの他端が接続され非反転入力端子に第３又は第４の基準電圧が接続される第２の演算増幅器と、前記第１の演算増幅器の反転入力端子に一端が接続され前記第１の入力端子又は前記第１の演算増幅器の出力端子に他端が接続される第２のキャパシタと、前記第２の演算増幅器の反転入力端子に一端が接続され前記第２の入力端子又は前記第２の演算増幅器の出力端子に他端が接続される第４のキャパシタとを備え、前記差動信号として前記第１および第２の入力端子に無信号電圧が各々入力するとき、前記第１および第２の入力端子の各々の電圧に応じて前記第１乃至第４の基準電圧の電圧の値を各々設定し、前記差動信号として前記第１および第２の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第２のキャパシタの他端を前記第１の入力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第１の基準電圧を接続し、且つ、前記４のキャパシタの他端を前記第２の入力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第３の基準電圧を接続し、且つ、前記第１および第２の演算増幅器の反転入力端子と出力端子を各々接続し、その後、前記第２のキャパシタの他端を前記第１の演算増幅器の出力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第２の基準電圧を接続し、且つ、前記第１の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記４のキャパシタの他端を前記第２の演算増幅器の出力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第４の基準電圧を接続し、且つ、前記第２の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記第１および第２の演算増幅器の出力端子に、前記第１および第２の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とする。
【００１２】
請求項２にかかる発明は、請求項１に記載のオフセット電圧補正回路において、前記第１および第２のキャパシタを同値とし、前記第３および第４のキャパシタを同値とし、且つ、前記差動信号として前記第１および第２の入力端子に無信号電圧Ｖ1、Ｖ2が各々入力するとき、前記第１乃至第４の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０
に設定することを特徴とする。
【００１３】
請求項３にかかる発明は、請求項１又は２に記載のオフセット電圧補正回路において、前記第１の基準電圧から前記第２の基準電圧を差し引いた電圧を前記第１の入力端子に入力する無信号電圧の１／２に設定し、前記第３の基準電圧から前記第４の基準電圧を差し引いた電圧を前記第２の入力端子に入力する無信号電圧の１／２に設定し、前記第１の出力端子に前記第１の入力端子に入力した前記信号電圧を出力させるとともに、前記第２の出力端子に前記第２１の入力端子に入力した前記信号電圧を出力させることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、入力する差動の無信号電圧に応じて第１乃至第４の基準電圧の値を設定し、その基準電圧に応じて発生した第１および第２の演算増幅器の反転入力端子（仮想接地点）の電圧を利用することで、電荷保存の法則が成立するキャパシタに電荷を蓄え移動させ、無信号電圧を除去する、つまりオフセット電圧を補正するので、ダイナミックレンジに影響を与えることなく、入力オフセット電圧を補正できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のオフセット電圧補正回路の回路図である。
【図２】(a),(b)は図１のオフセット電圧補正回路の動作説明用の回路図である。
【図３】本発明の第２の実施例の信号処理装置のブロック図である。
【図４】従来の圧力センサの回路図である。
【図５】従来の圧力センサの後段にオフセット補正機能付き差動増幅回路を接続したブロック図である。
【発明を実施するための形態】
【００１６】
＜第１の実施例＞
図１に本発明の第１の実施例のオフセット電圧補正回路１０を示す。１１，１２はオフセット電圧を含む差動信号が入力する入力端子、１３，１４はオフセット電圧を除去した差動信号が出力する出力端子、１５は差動の入力端子１１，１２に入力する無信号電圧を検出する電圧検出回路、ＯＰ１，ＯＰ２はそれぞれ演算増幅器である。また、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４、ＳＷ５，ＳＷ６は接点ａ，ｂをもつスイッチ、Ｃ1，Ｃ2，Ｃ3，Ｃ4はキャパシタ、ＶREF1，ＶREF2，ＶREF3，ＶREF4は基準電圧源の基準電圧である。
【００１７】
一般的に、キャパシタは注意深くレイアウトすることで高精度にマッチングをとることができることが知られている。そのため、ここではキャパシタＣ1とＣ2、キャパシタＣ3とＣ4は、それぞれ完全にマッチングがとられていて、
Ｃ1＝Ｃ2＝ＣA …(1)
Ｃ3＝Ｃ4＝ＣB …(2)
の関係にあるものとする。
【００１８】
次に、無信号時の入力端子１１の無信号電圧をＶ1、入力端子１２の無信号電圧をＶ2とし、これを電圧検出回路１５が検出して、その検出結果により、各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０ …(3)
が成立するように、制御する。この設定方法としては、例えば、各無信号電圧Ｖ1、Ｖ2をＡ／Ｄコンバータでデジタル信号に変換し、そのデシタル信号で各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4を設定する方法が考えられる。
【００１９】
次に、信号電圧ΔＶ1、ΔＶ2が入力し、入力端子１１に電圧「Ｖ1＋ΔＶ1」、入力端子１２に電圧「Ｖ2＋ΔＶ2」が入力されている状態において、スイッチＳＷ１〜ＳＷ６を切り替えて、出力端子１３，１４の電圧Ｖout1、Ｖout2をサンプリングする。
【００２０】
演算増幅器ＯＰ１，ＯＰ２の入力オフセット電圧をそれぞれΔＶOP1，ΔＶOP2とし、スイッチＳＷ１〜ＳＷ６をａ側に接続したとき、図１の回路は図２(a)に示すようになり、キャパシタＣ1，Ｃ2，Ｃ3，Ｃ4のそれぞれに蓄えられる電荷Ｑ1，Ｑ2，Ｑ3，Ｑ4は、
Ｑ1＝ＣA（Ｖ2＋ΔＶ2−ＶREF1−ΔＶOP1）
Ｑ2＝ＣA（Ｖ1＋ΔＶ1−ＶREF1−ΔＶOP1）
Ｑ3＝ＣB（Ｖ1＋ΔＶ1−ＶREF3−ΔＶOP2）
Ｑ4＝ＣB（Ｖ2＋ΔＶ2−ＶREF3−ΔＶOP2） …(4)
となる。
【００２１】
次に、スイッチＳＷ１〜ＳＷ６をｂ側に接続したとき、図１の回路は図２(b)に示すようになり、キャパシタＣ1，Ｃ2，Ｃ3，Ｃ4のそれぞれに蓄えられる電荷Ｑ5，Ｑ6，Ｑ7，Ｑ8は、
Ｑ5＝ＣA（Ｖ2＋ΔＶ2−ＶREF2−ΔＶOP1）
Ｑ6＝ＣA（Ｖout1−ＶREF2−ΔＶOP1）
Ｑ7＝ＣB（Ｖ1＋ΔＶ1−ＶREF4−ΔＶOP2）
Ｑ8＝ＣB（Ｖout2−ＶREF4−ΔＶOP2） …(5)
が成立する。
【００２２】
ここで、演算増幅器ＯＰ１の反転入力端子（−）は仮想接地点であり、電荷保存則が成立するので、
Ｑ1＋Ｑ2＝Ｑ5＋Ｑ6 …(6)
となり、この式(6)に式(4)、(5)を代入すると、
ＣA（Ｖ2＋ΔＶ2−ＶREF1−ΔＶOP1）＋ＣA（Ｖ1＋ΔＶ1−ＶREF1−ΔＶOP1）
＝ＣA（Ｖ2＋ΔＶ2−ＶREF2−ΔＶOP1）＋ＣA（Ｖout1−ＶREF2−ΔＶOP1） …(7)
となる。この式(7)を出力電圧Ｖout1について解くと、
Ｖout1＝２ＶREF2−２ＶREF1＋Ｖ1＋ΔＶ1 …(8)
となる。
【００２３】
同様に、演算増幅器ＯＰ２の反転入力端子（−）も仮想接地点であり、電荷保存則が成立するので、
Ｑ3＋Ｑ4＝Ｑ7＋Ｑ8 …(9)
となり、この式(9)に式(4)、(5)を代入すると、
ＣB（Ｖ1＋ΔＶ1−ＶREF3−ΔＶOP2）＋ＣB（Ｖ2＋ΔＶ2−ＶREF3−ΔＶOP2）
＝ＣB（Ｖ1＋ΔＶ1−ＶREF4−ΔＶOP2）＋ＣB（Ｖout2−ＶREF4−ΔＶOP2） …(10)
となる。この式(10)を出力電圧Ｖout2について解くと、
Ｖout2＝２ＶREF4−２ＶREF3＋Ｖ2＋ΔＶ2 …(11)
となる。
【００２４】
従って、出力端子１３，１４の電圧Ｖout1とＶout2の差である差動出力電圧は、
Ｖout2−Ｖout1＝(２ＶREF4−２ＶREF3＋Ｖ2＋ΔＶ2）−(２ＶREF2−２ＶREF1＋Ｖ1＋ΔＶ1）
＝(２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1）＋ΔＶ2−ΔＶ1
…(12)
となる。式(12)下段のカッコ内は式(3)によりゼロであるので、
Ｖout2−Ｖout1＝ΔＶ2−ΔＶ1 …(13)
となって、差動入力信号の信号電圧ΔＶ2，ΔＶ1の差分のみを、出力端子１３，１４に取り出すことができる。
【００２５】
ここで、式(3)の条件の一例として、
ＶREF1−ＶREF2＝Ｖ1／２ …(14)
ＶREF3−ＶREF4＝Ｖ2／２ …(15)
に設定すると、式(14)を式(8)に代入して解くと、
Ｖout1＝ΔＶ1 …(16)
となり、(15)を式(11)に代入して解くと、
Ｖout2＝ΔＶ2 …(17)
となる。
【００２６】
このように、各基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4を無信号電圧Ｖ2，Ｖ1に応じて、式(14)、(15)のように定めると、無信号電圧Ｖ2，Ｖ1をキャンセルした、つまりオフセット電圧をキャンセルした差動の信号電圧ΔＶ1、ΔＶ2を、それぞれ独立して取り出すこともできる。
【００２７】
＜第２の実施例＞
図３に本発明の実施例２を示す。本実施例は、オフセットを有する差動出力段の一例として、抵抗ブリッジ型の圧力センサ回路２０を想定したもので、そのセンサ回路２０の出力電圧を図１に示した実施例のオフセット電圧補正回路１０で受ける構成となっている。そして、このオフセット電圧補正回路１０でオフセット補正を行った出力電圧Ｖout1、Ｖout2を後段の差動増幅器４０に出力する構成としている。
【００２８】
このような構成にすることで、オフセット電圧をゼロに補正してから差動増幅器４０に無信号電圧の差動信号を入力できるので、差動増幅器４０のダイナミックレンジに余裕を持たせることができ、圧力センサ２０の出力信号を所望の信号振幅に増幅することができる。
【符号の説明】
【００２９】
１０：オフセット電圧補正回路、１１，１２：入力端子、１３，１４：出力端子、１５：電圧検出回路
２０：圧力センサ
３０：センサ駆動回路
４０：差動増幅器
５０：オフセット電圧補正機能付き差動増幅回路
【特許請求の範囲】
【請求項１】
差動信号の一方が入力する第１の入力端子に一端が接続される第３のキャパシタと、差動信号の他方が入力する第２の入力端子に一端が接続される第１のキャパシタと、反転入力端子に該第１のキャパシタの他端が接続され非反転入力端子に第１又は第２の基準電圧が接続される第１の演算増幅器と、反転入力端子に前記第３のキャパシタの他端が接続され非反転入力端子に第３又は第４の基準電圧が接続される第２の演算増幅器と、前記第１の演算増幅器の反転入力端子に一端が接続され前記第１の入力端子又は前記第１の演算増幅器の出力端子に他端が接続される第２のキャパシタと、前記第２の演算増幅器の反転入力端子に一端が接続され前記第２の入力端子又は前記第２の演算増幅器の出力端子に他端が接続される第４のキャパシタとを備え、
前記差動信号として前記第１および第２の入力端子に無信号電圧が各々入力するとき、前記第１および第２の入力端子の各々の電圧に応じて前記第１乃至第４の基準電圧の値を各々設定し、
前記差動信号として前記第１および第２の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第２のキャパシタの他端を前記第１の入力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第１の基準電圧を接続し、且つ、前記４のキャパシタの他端を前記第２の入力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第３の基準電圧を接続し、且つ、前記第１および第２の演算増幅器の反転入力端子と出力端子を各々接続し、
その後、前記第２のキャパシタの他端を前記第１の演算増幅器の出力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第２の基準電圧を接続し、且つ、前記第１の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記４のキャパシタの他端を前記第２の演算増幅器の出力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第４の基準電圧を接続し、且つ、前記第２の演算増幅器の反転入力端子と出力端子の間の接続を開放し、
前記第１および第２の演算増幅器の出力端子に、前記第１および第２の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とするオフセット電圧補正回路。
【請求項２】
請求項１に記載のオフセット電圧補正回路において、
前記第１および第２のキャパシタを同値とし、前記第３および第４のキャパシタを同値とし、且つ、前記差動信号として前記第１および第２の入力端子に無信号電圧Ｖ1、Ｖ2が各々入力するとき、前記第１乃至第４の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０
に設定することを特徴とするオフセット電圧補正回路。
【請求項３】
請求項１又は２に記載のオフセット電圧補正回路において、
前記第１の基準電圧から前記第２の基準電圧を差し引いた電圧を前記第１の入力端子に入力する無信号電圧の１／２に設定し、
前記第３の基準電圧から前記第４の基準電圧を差し引いた電圧を前記第２の入力端子に入力する無信号電圧の１／２に設定し、
前記第１の出力端子に前記第１の入力端子に入力した前記信号電圧を出力させるとともに、前記第２の出力端子に前記第２１の入力端子に入力した前記信号電圧を出力させることを特徴とするオフセット電圧補正回路。
【請求項１】
差動信号の一方が入力する第１の入力端子に一端が接続される第３のキャパシタと、差動信号の他方が入力する第２の入力端子に一端が接続される第１のキャパシタと、反転入力端子に該第１のキャパシタの他端が接続され非反転入力端子に第１又は第２の基準電圧が接続される第１の演算増幅器と、反転入力端子に前記第３のキャパシタの他端が接続され非反転入力端子に第３又は第４の基準電圧が接続される第２の演算増幅器と、前記第１の演算増幅器の反転入力端子に一端が接続され前記第１の入力端子又は前記第１の演算増幅器の出力端子に他端が接続される第２のキャパシタと、前記第２の演算増幅器の反転入力端子に一端が接続され前記第２の入力端子又は前記第２の演算増幅器の出力端子に他端が接続される第４のキャパシタとを備え、
前記差動信号として前記第１および第２の入力端子に無信号電圧が各々入力するとき、前記第１および第２の入力端子の各々の電圧に応じて前記第１乃至第４の基準電圧の値を各々設定し、
前記差動信号として前記第１および第２の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第２のキャパシタの他端を前記第１の入力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第１の基準電圧を接続し、且つ、前記４のキャパシタの他端を前記第２の入力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第３の基準電圧を接続し、且つ、前記第１および第２の演算増幅器の反転入力端子と出力端子を各々接続し、
その後、前記第２のキャパシタの他端を前記第１の演算増幅器の出力端子に接続するとともに、前記第１の演算増幅器の非反転入力端子に前記第２の基準電圧を接続し、且つ、前記第１の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記４のキャパシタの他端を前記第２の演算増幅器の出力端子に接続するとともに、前記第２の演算増幅器の非反転入力端子に前記第４の基準電圧を接続し、且つ、前記第２の演算増幅器の反転入力端子と出力端子の間の接続を開放し、
前記第１および第２の演算増幅器の出力端子に、前記第１および第２の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とするオフセット電圧補正回路。
【請求項２】
請求項１に記載のオフセット電圧補正回路において、
前記第１および第２のキャパシタを同値とし、前記第３および第４のキャパシタを同値とし、且つ、前記差動信号として前記第１および第２の入力端子に無信号電圧Ｖ1、Ｖ2が各々入力するとき、前記第１乃至第４の基準電圧ＶREF1，ＶREF2，ＶREF3，ＶREF4の値を、
２ＶREF1＋２ＶREF4−２ＶREF2−２ＶREF3＋Ｖ2−Ｖ1＝０
に設定することを特徴とするオフセット電圧補正回路。
【請求項３】
請求項１又は２に記載のオフセット電圧補正回路において、
前記第１の基準電圧から前記第２の基準電圧を差し引いた電圧を前記第１の入力端子に入力する無信号電圧の１／２に設定し、
前記第３の基準電圧から前記第４の基準電圧を差し引いた電圧を前記第２の入力端子に入力する無信号電圧の１／２に設定し、
前記第１の出力端子に前記第１の入力端子に入力した前記信号電圧を出力させるとともに、前記第２の出力端子に前記第２１の入力端子に入力した前記信号電圧を出力させることを特徴とするオフセット電圧補正回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２８３５２２（Ｐ２０１０−２８３５２２Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３４２２０（Ｐ２００９−１３４２２０）
【出願日】平成２１年６月３日（２００９．６．３）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月３日（２００９．６．３）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]