クランプ回路
【課題】電子回路の出力電圧をクランプするクランプ回路において、クランプ回路の出力電圧が電子回路の負荷電流に応じて変化するのを抑制する。
【解決手段】電子回路の出力電圧をクランプするクランプ回路であって、前記出力電圧がベースに入力される第１のトランジスタと、前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路。
【解決手段】電子回路の出力電圧をクランプするクランプ回路であって、前記出力電圧がベースに入力される第１のトランジスタと、前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプ回路に関する。
【背景技術】
【０００２】
クランプ回路は、電子回路の出力電圧をクランプするための回路である。クランプ回路は例えば、オペアンプの出力電圧をクランプするのに用いられる。オペアンプの出力電圧をクランプするのにクランプ回路を用いる場合、クランプ回路の出力電圧がオペアンプの負荷電流に応じて変化することが問題となる。この場合、当該出力電圧の変化による回路特性への影響が懸念される。加えて、当該出力電圧の上限及び下限が規格化されており、その規格範囲が狭い場合、当該出力電圧が変化すると規格の実現が難しくなる。
【０００３】
クランプ回路では一般に、上記電子回路の下流に第１及び第２のトランジスタＱ1及びＱ2が設けられる。Ｑ1では、上記電子回路の出力電圧がベースに入力され、当該クランプ回路の出力電圧がエミッタから出力される。一方、Ｑ2では、上記電子回路の出力電圧がエミッタに入力され、クランプ電圧がベースに入力される。
【０００４】
このようなクランプ回路では、Ｑ1の負荷電流、即ち、上記電子回路の負荷電流が増加すると、Ｑ1のコレクタ電流が増加するため、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。また、Ｑ1のベース電流が増加し、Ｑ2のコレクタ電流が減少する。これにより、Ｑ2のベースエミッタ間電圧ＶBE2が減少する。このように、ＶBE1及びＶBE2の変動は逆方向に生じる。これにより、Ｑ1のエミッタ電位、即ち、当該クランプ回路の出力電圧が変化してしまう。
【０００５】
なお、特許文献１には、複数のトランジスタと、複数のカレントミラー回路とを備えるクランプ回路が開示されている。
【特許文献１】実開平６−３１２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、電子回路の出力電圧をクランプするクランプ回路において、クランプ回路の出力電圧が電子回路の負荷電流に応じて変化するのを抑制することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、電子回路の出力電圧をクランプするクランプ回路であって、前記出力電圧がベースに入力される第１のトランジスタと、前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、前記第１のトランジスタに接続された第１のカレントミラー回路であって、前記第１のトランジスタのコレクタに当該第１のカレントミラー回路の基準側が接続されており、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路であって、前記第１のカレントミラー回路の出力側に当該第２のカレントミラー回路の基準側が接続されており、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された第３のカレントミラー回路であって、前記第２のカレントミラー回路の出力側に当該第３のカレントミラー回路の基準側が接続されており、前記第２のトランジスタのエミッタに当該第３のカレントミラー回路の出力側が接続されており、当該第３のカレントミラー回路の基準側にクランプ電圧が入力され、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路である。
【発明の効果】
【０００８】
本発明によれば、電子回路の出力電圧をクランプするクランプ回路において、クランプ回路の出力電圧が電子回路の負荷電流に応じて変化するのを抑制することが可能になる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例を、図面に基づいて説明する。
【００１０】
図１は、本実施例のクランプ回路１０１の回路構成図である。図１では、クランプ回路１０１に含まれる部分が、点線Ａで示されている。クランプ回路１０１は、電子回路の例であるオペアンプ２０１と共に、集積回路３０１に搭載されている。図１では、集積回路３０１に含まれる部分が、点線Ｂで示されている。当該集積回路３０１では、オペアンプ２０１の出力電圧がクランプ回路１０１によりクランプされる。図１には更に、当該集積回路３０１に接続された負荷４０１が示されている。
【００１１】
図１のクランプ回路１０１は、第１のトランジスタＱ1と、第２のトランジスタＱ2とを備える。図１のクランプ回路１０１は更に、第１のカレントミラー回路１１１と、第２のカレントミラー回路１１２と、第３のカレントミラー回路１１３とを備える。
【００１２】
第１のトランジスタＱ1はここでは、ＮＰＮ型のバイポーラトランジスタである。Ｑ1のベースは、図１に示すように、抵抗２１１を介してオペアンプ２０１の出力に接続されている。Ｑ1のベースには、オペアンプ２０１の出力電圧が入力される。Ｑ1のエミッタは、負荷４０１に接続されている。Ｑ1のエミッタからは、第１のトランジスタＱ1の出力電圧が、クランプ回路１０１の出力電圧として出力される。
【００１３】
第２のトランジスタＱ2はここでは、ＮＰＮ型のバイポーラトランジスタである。Ｑ2のベース及びコレクタは、図１に示すように、抵抗２１１を介してオペアンプ２０１の出力に接続されている。Ｑ2のベース及びコレクタには、オペアンプ２０１の出力電圧が入力される。第２のトランジスタＱ2は、第１のトランジスタＱ1の出力電圧を制御する。
【００１４】
第１のカレントミラー回路１１１は、基準側に配置された第３のトランジスタＱ3と、出力側に配置された第４のトランジスタＱ4とを備える。第３及び第４のトランジスタＱ3及びＱ4はここでは、ＰＮＰ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2とは導電型が逆である。第１のカレントミラー回路１１１はここでは、ワイドラー型のカレントミラー回路である。第１のカレントミラー回路１１１の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）である。ｎの値は、１でも１以外でもよい。
【００１５】
第１のカレントミラー回路１１１は、第１のトランジスタＱ1に接続されている。詳細には、第１のトランジスタＱ1のコレクタに、第１のカレントミラー回路１１１の基準側が接続されている。第１のカレントミラー回路１１１では、Ｑ3のベースがＱ4のベースに接続されており、Ｑ3のエミッタがＱ4のエミッタに接続されており、Ｑ3のコレクタがＱ1のコレクタに接続されている。Ｑ3及びＱ4のエミッタは、オペアンプ２０１と同様に電源電圧ＶSに接続されている。第１のカレントミラー回路１１１は、第１のトランジスタＱ1の出力電流（エミッタ電流）を制御する。
【００１６】
第２のカレントミラー回路１１２は、基準側に配置された第５のトランジスタＱ5と、出力側に配置された第６のトランジスタＱ6とを備える。第５及び第６のトランジスタＱ5及びＱ6はここでは、ＮＰＮ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2と導電型が同じである。第２のカレントミラー回路１１２はここでは、ワイドラー型のカレントミラー回路である。第２のカレントミラー回路１１２の基準側と出力側との電流比は、１：１である。
【００１７】
第２のカレントミラー回路１１２は、第１のカレントミラー回路１１１に接続されている。詳細には、第１のカレントミラー回路１１１の出力側に、第２のカレントミラー回路１１２の基準側が接続されている。第２のカレントミラー回路１１２では、Ｑ5のベースがＱ6のベースに接続されており、Ｑ5のエミッタがＱ6のエミッタに接続されており、Ｑ5のコレクタがＱ4のコレクタに接続されている。Ｑ5及びＱ6のエミッタは、グラウンドに接続されている。第２のカレントミラー回路１１２は、第１のカレントミラー回路１１１と共に第１のトランジスタＱ1の出力電流（エミッタ電流）を制御する。
【００１８】
第３のカレントミラー回路１１３は、基準側に配置された第７のトランジスタＱ7と、出力側に配置された第８のトランジスタＱ8とを備える。第７及び第８のトランジスタＱ7及びＱ8はここでは、ＰＮＰ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2とは導電型が逆である。第３のカレントミラー回路１１３はここでは、ワイドラー型のカレントミラー回路である。第３のカレントミラー回路１１３の基準側と出力側との電流比は、１：１である。
【００１９】
第３のカレントミラー回路１１３は、第２のカレントミラー回路１１２に接続されている。詳細には、第２のカレントミラー回路１１２の出力側に、第３のカレントミラー回路１１３の基準側が接続されている。第３のカレントミラー回路１１３は更に、第２のトランジスタＱ2に接続されている。詳細には、第２のトランジスタＱ2のエミッタに、第３のカレントミラー回路１１３の出力側が接続されている。第３のカレントミラー回路１１３では、Ｑ7のベースがＱ8のベースに接続されており、Ｑ7のエミッタがクランプ電圧ＶCに接続されており、Ｑ8のエミッタがＱ2のエミッタに接続されており、Ｑ7のコレクタがＱ6のコレクタに接続されており、Ｑ8のコレクタがグラウンドに接続されている。よって、第３のカレントミラー回路１１３の基準側には、クランプ電圧ＶCが入力される。第３のカレントミラー回路１１３は、第２のトランジスタＱ2と共に第１のトランジスタＱ1の出力電圧を制御する。
【００２０】
ここで、比較例のクランプ回路１０１の回路構成図を、図２に示す。図２のクランプ回路１０１では、オペアンプ２０１の下流に第１及び第２のトランジスタＱ1及びＱ2が設けられている。Ｑ1では、オペアンプ２０１の出力電圧がベースに入力され、クランプ回路１０１の出力電圧がエミッタから出力される。一方、Ｑ2では、オペアンプ２０１の出力電圧がエミッタに入力され、クランプ電圧ＶCがベースに入力される。
【００２１】
図２のクランプ回路１０１では、Ｑ1の負荷電流、即ち、オペアンプ２０１の負荷電流が増加すると、Ｑ1のコレクタ電流が増加するため、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。また、Ｑ1のベース電流が増加し、Ｑ2のコレクタ電流が減少する。これにより、Ｑ2のベースエミッタ間電圧ＶBE2が減少する。このように、ＶBE1及びＶBE2の変動は逆方向に生じる。これにより、Ｑ1のエミッタ電位、即ち、クランプ回路１０１の出力電圧が変化してしまう。
【００２２】
一方、図１のクランプ回路１０１は、以下のように動作する。
【００２３】
第１のトランジスタＱ1には、オペアンプ２０１の出力電圧が供給される。第１のトランジスタＱ1には更に、第１のカレントミラー回路１１１の基準側を流れる電流が供給される。一方、第１のカレントミラー回路１１１の出力側を流れる電流は、第２のカレントミラー回路１１２の基準側に供給される。更に、第２のカレントミラー回路１１２の出力側を流れる電流は、第３のカレントミラー回路１１３の基準側に供給される。第３のカレントミラー回路１１３の基準側には更に、クランプ電圧ＶCが供給される。よって、第３のカレントミラー回路１１３の出力側の電位は、ＶCになる。よって、第２のトランジスタＱ2の出力電圧（エミッタ電圧）は、ＶCになる。
【００２４】
図１のクランプ回路１０１では、Ｑ1の負荷電流、即ち、オペアンプ２０１の負荷電流が増加すると、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。これにより、Ｑ1のコレクタ電流が増加し、Ｑ1のベース電流が増加する。一方、図１のクランプ回路１０１では、Ｑ2のコレクタ電流は、Ｑ1のコレクタ電流から生じた電流となっている。よって、Ｑ2のコレクタ電流は、Ｑ1のベース電流には依存しておらず、Ｑ1のコレクタ電流に依存している。よって、Ｑ2のベースエミッタ間電圧ＶBE2は、Ｑ1のベース電流の増加には影響されず、Ｑ1のコレクタ電流の増加に比例して増加する。このように、ＶBE1及びＶBE2の変動は同方向に生じ、ＶBE1の変動はＶBE2の変動により打ち消される。これにより、Ｑ1のエミッタ電位、即ち、クランプ回路１０１の出力電圧は一定になる。即ち、Ｑ1のエミッタ電位のＱ1の負荷電流への依存性がキャンセルされる。
【００２５】
図１のクランプ回路１０１の動作を、数学的に説明する。
【００２６】
ここでは、図１に示すように、Ｑ7のコレクタ電流をＩで表す。本実施例では、第１のカレントミラー回路１１１の基準側と出力側との電流比はｎ：１（ｎは１以上の実数）であり、第２及び第３のカレントミラー回路１１２及び１１３の基準側と出力側との電流比は１：１である。よって、Ｑ2，Ｑ4，Ｑ5，Ｑ6，Ｑ8のコレクタ電流はＩとなり、Ｑ1，Ｑ3のコレクタ電流はｎＩとなる。
【００２７】
ここでは更に、クランプ電圧をＶCで表し、Ｑ1，Ｑ2，Ｑ7，Ｑ8のベースエミッタ間電圧をＶBE1，ＶBE2，ＶBE7，ＶBE8で表す。この場合、Ｑ1のエミッタ電位ＶC’は、式（１）のように表される。このように、Ｑ1のエミッタ電位ＶC’は、Ｑ1，Ｑ2，Ｑ7，及びＱ8のベースエミッタ間電圧ＶBE1，ＶBE2，ＶBE7，及びＶBE8により規定される。
ＶC’＝ＶC−ＶBE7＋ＶBE8＋ＶBE2−ＶBE1 ・・・（１）。
【００２８】
ここで、オペアンプ２０１の負荷電流がｍ倍に変化したと想定する。この場合、ＶBE1，ＶBE2，ＶBE7，ＶBE8の変化量ΔＶBE1，ΔＶBE2，ΔＶBE7，ΔＶBE8はそれぞれ、式（２），式（３），式（４），式（５）のように表される。ただし、ＩSは飽和電流を表し、ＶＴは熱電位を表し、ｌｎは自然対数を表す。
ΔＶBE1＝ＶＴ×ｌｎ（ｍｎＩ／ＩS）−ＶＴ×ｌｎ（ｎＩ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（２）。
ΔＶBE2＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（３）。
ΔＶBE7＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（４）。
ΔＶBE8＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（５）。
【００２９】
よって、Ｑ1のエミッタ電位ＶC’の変化量ΔＶC’は、式（６）のように表される。
ΔＶC’＝−ΔＶBE7＋ΔＶBE8＋ΔＶBE2−ΔＶBE1
＝０ ・・・（６）。
【００３０】
このように、本実施例では、オペアンプ２０１の負荷電流がｍ倍に変化しても、Ｑ1のエミッタ電位ＶC’は一定に保たれる。
【００３１】
一方、図２のクランプ回路１０１は、以下のように動作する。
【００３２】
ここでは、図２に示すように、オペアンプ２０１の出力部を流れる電流をＩ1で表し、Ｑ1のエミッタ電流をＩ2で表し、Ｑ2のエミッタ電流をＩ3で表し、Ｑ1のベース電流をＩ4で表す。ここでは、Ｑ1，Ｑ2の電流増幅率は十分大きいとし、Ｑ1のエミッタ電流＝Ｑ1のコレクタ電流，Ｑ2のエミッタ電流＝Ｑ2のコレクタ電流とする。
【００３３】
ここでは更に、クランプ電圧をＶCで表し、Ｑ1，Ｑ2のベースエミッタ間電圧をＶBE1，ＶBE2で表す。この場合、Ｑ1のエミッタ電位ＶC’は、式（７）のように表される。このように、Ｑ1のエミッタ電位ＶC’は、Ｑ1及びＱ2のベースエミッタ間電圧ＶBE1及びＶBE2により規定される。
ＶC’＝ＶC＋ＶBE2−ＶBE1 ・・・（７）。
【００３４】
ここで、Ｉ2がｍ倍に変化したと想定する。この場合、ＶBE1，ＶBE2の変化量ΔＶBE1，ΔＶBE2はそれぞれ、式（８），式（９）のように表される。ただし、Ｉ3及びＩ3’はそれぞれ、変化前及び変化後におけるＱ2のエミッタ電流を表す。
ΔＶBE1＝ＶＴ×ｌｎ（ｍＩ2／ＩS）−ＶＴ×ｌｎ（Ｉ2／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（８）。
ΔＶBE2＝ＶＴ×ｌｎ（Ｉ3’／ＩS）−ＶＴ×ｌｎ（Ｉ3／ＩS）
＝ＶＴ×ｌｎ（Ｉ3’／Ｉ3） ・・・（９）。
【００３５】
ここで、Ｉ3及びＩ3’はそれぞれ、式（１０）及び式（１１）のように表される。ただし、Ｉ4及びＩ4’はそれぞれ、変化前及び変化後におけるＱ1のベース電流を表し、β1はＱ1の電流増幅率を表す。
Ｉ3＝Ｉ1−Ｉ4
＝Ｉ1−Ｉ2／β1 ・・・（１０）。
Ｉ3’＝Ｉ1−Ｉ4’
＝Ｉ1−ｍＩ2／β1 ・・・（１１）。
【００３６】
よって、Ｑ1のエミッタ電位ＶC’の変化量ΔＶC’は、式（１２）のように表される。
ΔＶC’＝ΔＶBE2−ΔＶBE1
＝ＶＴ×ｌｎ｛（Ｉ1−ｍＩ2／β1）／（Ｉ1−Ｉ2／β1）｝−ＶＴ×ｌｎ（ｍ）
＝ＶＴ×ｌｎ｛（Ｉ1／ｍ−Ｉ2／β1）／（Ｉ1−Ｉ2／β1）｝・・・（１２）。
【００３７】
このように、上記の比較例では、Ｉ2がｍ倍に変化すると、Ｑ1のエミッタ電位ＶC’が変化してしまう。
【００３８】
本実施例では、電子回路の例としてオペアンプ２０１を取り上げた。しかし、本実施例は、オペアンプ２０１以外の電子回路にも適用可能である。オペアンプ２０１以外の電子回路の例としては、バッファ回路等が挙げられる。また、本実施例では、第１のカレントミラー回路１１１の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）となっている。そのため、本実施例では、負荷４０１の大きさに応じて、オペアンプ２０１の負荷電流の大きさを変えることができる。
【図面の簡単な説明】
【００３９】
【図１】本実施例のクランプ回路の回路構成図である。
【図２】比較例のクランプ回路の回路構成図である。
【符号の説明】
【００４０】
１０１ クランプ回路
１１１ 第１のカレントミラー回路
１１２ 第２のカレントミラー回路
１１３ 第３のカレントミラー回路
２０１ オペアンプ
２１１ 抵抗
３０１ 集積回路
４０１ 負荷
【技術分野】
【０００１】
本発明は、クランプ回路に関する。
【背景技術】
【０００２】
クランプ回路は、電子回路の出力電圧をクランプするための回路である。クランプ回路は例えば、オペアンプの出力電圧をクランプするのに用いられる。オペアンプの出力電圧をクランプするのにクランプ回路を用いる場合、クランプ回路の出力電圧がオペアンプの負荷電流に応じて変化することが問題となる。この場合、当該出力電圧の変化による回路特性への影響が懸念される。加えて、当該出力電圧の上限及び下限が規格化されており、その規格範囲が狭い場合、当該出力電圧が変化すると規格の実現が難しくなる。
【０００３】
クランプ回路では一般に、上記電子回路の下流に第１及び第２のトランジスタＱ1及びＱ2が設けられる。Ｑ1では、上記電子回路の出力電圧がベースに入力され、当該クランプ回路の出力電圧がエミッタから出力される。一方、Ｑ2では、上記電子回路の出力電圧がエミッタに入力され、クランプ電圧がベースに入力される。
【０００４】
このようなクランプ回路では、Ｑ1の負荷電流、即ち、上記電子回路の負荷電流が増加すると、Ｑ1のコレクタ電流が増加するため、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。また、Ｑ1のベース電流が増加し、Ｑ2のコレクタ電流が減少する。これにより、Ｑ2のベースエミッタ間電圧ＶBE2が減少する。このように、ＶBE1及びＶBE2の変動は逆方向に生じる。これにより、Ｑ1のエミッタ電位、即ち、当該クランプ回路の出力電圧が変化してしまう。
【０００５】
なお、特許文献１には、複数のトランジスタと、複数のカレントミラー回路とを備えるクランプ回路が開示されている。
【特許文献１】実開平６−３１２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、電子回路の出力電圧をクランプするクランプ回路において、クランプ回路の出力電圧が電子回路の負荷電流に応じて変化するのを抑制することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、電子回路の出力電圧をクランプするクランプ回路であって、前記出力電圧がベースに入力される第１のトランジスタと、前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、前記第１のトランジスタに接続された第１のカレントミラー回路であって、前記第１のトランジスタのコレクタに当該第１のカレントミラー回路の基準側が接続されており、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路であって、前記第１のカレントミラー回路の出力側に当該第２のカレントミラー回路の基準側が接続されており、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された第３のカレントミラー回路であって、前記第２のカレントミラー回路の出力側に当該第３のカレントミラー回路の基準側が接続されており、前記第２のトランジスタのエミッタに当該第３のカレントミラー回路の出力側が接続されており、当該第３のカレントミラー回路の基準側にクランプ電圧が入力され、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路である。
【発明の効果】
【０００８】
本発明によれば、電子回路の出力電圧をクランプするクランプ回路において、クランプ回路の出力電圧が電子回路の負荷電流に応じて変化するのを抑制することが可能になる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例を、図面に基づいて説明する。
【００１０】
図１は、本実施例のクランプ回路１０１の回路構成図である。図１では、クランプ回路１０１に含まれる部分が、点線Ａで示されている。クランプ回路１０１は、電子回路の例であるオペアンプ２０１と共に、集積回路３０１に搭載されている。図１では、集積回路３０１に含まれる部分が、点線Ｂで示されている。当該集積回路３０１では、オペアンプ２０１の出力電圧がクランプ回路１０１によりクランプされる。図１には更に、当該集積回路３０１に接続された負荷４０１が示されている。
【００１１】
図１のクランプ回路１０１は、第１のトランジスタＱ1と、第２のトランジスタＱ2とを備える。図１のクランプ回路１０１は更に、第１のカレントミラー回路１１１と、第２のカレントミラー回路１１２と、第３のカレントミラー回路１１３とを備える。
【００１２】
第１のトランジスタＱ1はここでは、ＮＰＮ型のバイポーラトランジスタである。Ｑ1のベースは、図１に示すように、抵抗２１１を介してオペアンプ２０１の出力に接続されている。Ｑ1のベースには、オペアンプ２０１の出力電圧が入力される。Ｑ1のエミッタは、負荷４０１に接続されている。Ｑ1のエミッタからは、第１のトランジスタＱ1の出力電圧が、クランプ回路１０１の出力電圧として出力される。
【００１３】
第２のトランジスタＱ2はここでは、ＮＰＮ型のバイポーラトランジスタである。Ｑ2のベース及びコレクタは、図１に示すように、抵抗２１１を介してオペアンプ２０１の出力に接続されている。Ｑ2のベース及びコレクタには、オペアンプ２０１の出力電圧が入力される。第２のトランジスタＱ2は、第１のトランジスタＱ1の出力電圧を制御する。
【００１４】
第１のカレントミラー回路１１１は、基準側に配置された第３のトランジスタＱ3と、出力側に配置された第４のトランジスタＱ4とを備える。第３及び第４のトランジスタＱ3及びＱ4はここでは、ＰＮＰ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2とは導電型が逆である。第１のカレントミラー回路１１１はここでは、ワイドラー型のカレントミラー回路である。第１のカレントミラー回路１１１の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）である。ｎの値は、１でも１以外でもよい。
【００１５】
第１のカレントミラー回路１１１は、第１のトランジスタＱ1に接続されている。詳細には、第１のトランジスタＱ1のコレクタに、第１のカレントミラー回路１１１の基準側が接続されている。第１のカレントミラー回路１１１では、Ｑ3のベースがＱ4のベースに接続されており、Ｑ3のエミッタがＱ4のエミッタに接続されており、Ｑ3のコレクタがＱ1のコレクタに接続されている。Ｑ3及びＱ4のエミッタは、オペアンプ２０１と同様に電源電圧ＶSに接続されている。第１のカレントミラー回路１１１は、第１のトランジスタＱ1の出力電流（エミッタ電流）を制御する。
【００１６】
第２のカレントミラー回路１１２は、基準側に配置された第５のトランジスタＱ5と、出力側に配置された第６のトランジスタＱ6とを備える。第５及び第６のトランジスタＱ5及びＱ6はここでは、ＮＰＮ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2と導電型が同じである。第２のカレントミラー回路１１２はここでは、ワイドラー型のカレントミラー回路である。第２のカレントミラー回路１１２の基準側と出力側との電流比は、１：１である。
【００１７】
第２のカレントミラー回路１１２は、第１のカレントミラー回路１１１に接続されている。詳細には、第１のカレントミラー回路１１１の出力側に、第２のカレントミラー回路１１２の基準側が接続されている。第２のカレントミラー回路１１２では、Ｑ5のベースがＱ6のベースに接続されており、Ｑ5のエミッタがＱ6のエミッタに接続されており、Ｑ5のコレクタがＱ4のコレクタに接続されている。Ｑ5及びＱ6のエミッタは、グラウンドに接続されている。第２のカレントミラー回路１１２は、第１のカレントミラー回路１１１と共に第１のトランジスタＱ1の出力電流（エミッタ電流）を制御する。
【００１８】
第３のカレントミラー回路１１３は、基準側に配置された第７のトランジスタＱ7と、出力側に配置された第８のトランジスタＱ8とを備える。第７及び第８のトランジスタＱ7及びＱ8はここでは、ＰＮＰ型のバイポーラトランジスタであり、第１及び第２のトランジスタＱ1及びＱ2とは導電型が逆である。第３のカレントミラー回路１１３はここでは、ワイドラー型のカレントミラー回路である。第３のカレントミラー回路１１３の基準側と出力側との電流比は、１：１である。
【００１９】
第３のカレントミラー回路１１３は、第２のカレントミラー回路１１２に接続されている。詳細には、第２のカレントミラー回路１１２の出力側に、第３のカレントミラー回路１１３の基準側が接続されている。第３のカレントミラー回路１１３は更に、第２のトランジスタＱ2に接続されている。詳細には、第２のトランジスタＱ2のエミッタに、第３のカレントミラー回路１１３の出力側が接続されている。第３のカレントミラー回路１１３では、Ｑ7のベースがＱ8のベースに接続されており、Ｑ7のエミッタがクランプ電圧ＶCに接続されており、Ｑ8のエミッタがＱ2のエミッタに接続されており、Ｑ7のコレクタがＱ6のコレクタに接続されており、Ｑ8のコレクタがグラウンドに接続されている。よって、第３のカレントミラー回路１１３の基準側には、クランプ電圧ＶCが入力される。第３のカレントミラー回路１１３は、第２のトランジスタＱ2と共に第１のトランジスタＱ1の出力電圧を制御する。
【００２０】
ここで、比較例のクランプ回路１０１の回路構成図を、図２に示す。図２のクランプ回路１０１では、オペアンプ２０１の下流に第１及び第２のトランジスタＱ1及びＱ2が設けられている。Ｑ1では、オペアンプ２０１の出力電圧がベースに入力され、クランプ回路１０１の出力電圧がエミッタから出力される。一方、Ｑ2では、オペアンプ２０１の出力電圧がエミッタに入力され、クランプ電圧ＶCがベースに入力される。
【００２１】
図２のクランプ回路１０１では、Ｑ1の負荷電流、即ち、オペアンプ２０１の負荷電流が増加すると、Ｑ1のコレクタ電流が増加するため、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。また、Ｑ1のベース電流が増加し、Ｑ2のコレクタ電流が減少する。これにより、Ｑ2のベースエミッタ間電圧ＶBE2が減少する。このように、ＶBE1及びＶBE2の変動は逆方向に生じる。これにより、Ｑ1のエミッタ電位、即ち、クランプ回路１０１の出力電圧が変化してしまう。
【００２２】
一方、図１のクランプ回路１０１は、以下のように動作する。
【００２３】
第１のトランジスタＱ1には、オペアンプ２０１の出力電圧が供給される。第１のトランジスタＱ1には更に、第１のカレントミラー回路１１１の基準側を流れる電流が供給される。一方、第１のカレントミラー回路１１１の出力側を流れる電流は、第２のカレントミラー回路１１２の基準側に供給される。更に、第２のカレントミラー回路１１２の出力側を流れる電流は、第３のカレントミラー回路１１３の基準側に供給される。第３のカレントミラー回路１１３の基準側には更に、クランプ電圧ＶCが供給される。よって、第３のカレントミラー回路１１３の出力側の電位は、ＶCになる。よって、第２のトランジスタＱ2の出力電圧（エミッタ電圧）は、ＶCになる。
【００２４】
図１のクランプ回路１０１では、Ｑ1の負荷電流、即ち、オペアンプ２０１の負荷電流が増加すると、Ｑ1のベースエミッタ間電圧ＶBE1が増加する。これにより、Ｑ1のコレクタ電流が増加し、Ｑ1のベース電流が増加する。一方、図１のクランプ回路１０１では、Ｑ2のコレクタ電流は、Ｑ1のコレクタ電流から生じた電流となっている。よって、Ｑ2のコレクタ電流は、Ｑ1のベース電流には依存しておらず、Ｑ1のコレクタ電流に依存している。よって、Ｑ2のベースエミッタ間電圧ＶBE2は、Ｑ1のベース電流の増加には影響されず、Ｑ1のコレクタ電流の増加に比例して増加する。このように、ＶBE1及びＶBE2の変動は同方向に生じ、ＶBE1の変動はＶBE2の変動により打ち消される。これにより、Ｑ1のエミッタ電位、即ち、クランプ回路１０１の出力電圧は一定になる。即ち、Ｑ1のエミッタ電位のＱ1の負荷電流への依存性がキャンセルされる。
【００２５】
図１のクランプ回路１０１の動作を、数学的に説明する。
【００２６】
ここでは、図１に示すように、Ｑ7のコレクタ電流をＩで表す。本実施例では、第１のカレントミラー回路１１１の基準側と出力側との電流比はｎ：１（ｎは１以上の実数）であり、第２及び第３のカレントミラー回路１１２及び１１３の基準側と出力側との電流比は１：１である。よって、Ｑ2，Ｑ4，Ｑ5，Ｑ6，Ｑ8のコレクタ電流はＩとなり、Ｑ1，Ｑ3のコレクタ電流はｎＩとなる。
【００２７】
ここでは更に、クランプ電圧をＶCで表し、Ｑ1，Ｑ2，Ｑ7，Ｑ8のベースエミッタ間電圧をＶBE1，ＶBE2，ＶBE7，ＶBE8で表す。この場合、Ｑ1のエミッタ電位ＶC’は、式（１）のように表される。このように、Ｑ1のエミッタ電位ＶC’は、Ｑ1，Ｑ2，Ｑ7，及びＱ8のベースエミッタ間電圧ＶBE1，ＶBE2，ＶBE7，及びＶBE8により規定される。
ＶC’＝ＶC−ＶBE7＋ＶBE8＋ＶBE2−ＶBE1 ・・・（１）。
【００２８】
ここで、オペアンプ２０１の負荷電流がｍ倍に変化したと想定する。この場合、ＶBE1，ＶBE2，ＶBE7，ＶBE8の変化量ΔＶBE1，ΔＶBE2，ΔＶBE7，ΔＶBE8はそれぞれ、式（２），式（３），式（４），式（５）のように表される。ただし、ＩSは飽和電流を表し、ＶＴは熱電位を表し、ｌｎは自然対数を表す。
ΔＶBE1＝ＶＴ×ｌｎ（ｍｎＩ／ＩS）−ＶＴ×ｌｎ（ｎＩ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（２）。
ΔＶBE2＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（３）。
ΔＶBE7＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（４）。
ΔＶBE8＝ＶＴ×ｌｎ（ｍＩ／ＩS）−ＶＴ×ｌｎ（Ｉ／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（５）。
【００２９】
よって、Ｑ1のエミッタ電位ＶC’の変化量ΔＶC’は、式（６）のように表される。
ΔＶC’＝−ΔＶBE7＋ΔＶBE8＋ΔＶBE2−ΔＶBE1
＝０ ・・・（６）。
【００３０】
このように、本実施例では、オペアンプ２０１の負荷電流がｍ倍に変化しても、Ｑ1のエミッタ電位ＶC’は一定に保たれる。
【００３１】
一方、図２のクランプ回路１０１は、以下のように動作する。
【００３２】
ここでは、図２に示すように、オペアンプ２０１の出力部を流れる電流をＩ1で表し、Ｑ1のエミッタ電流をＩ2で表し、Ｑ2のエミッタ電流をＩ3で表し、Ｑ1のベース電流をＩ4で表す。ここでは、Ｑ1，Ｑ2の電流増幅率は十分大きいとし、Ｑ1のエミッタ電流＝Ｑ1のコレクタ電流，Ｑ2のエミッタ電流＝Ｑ2のコレクタ電流とする。
【００３３】
ここでは更に、クランプ電圧をＶCで表し、Ｑ1，Ｑ2のベースエミッタ間電圧をＶBE1，ＶBE2で表す。この場合、Ｑ1のエミッタ電位ＶC’は、式（７）のように表される。このように、Ｑ1のエミッタ電位ＶC’は、Ｑ1及びＱ2のベースエミッタ間電圧ＶBE1及びＶBE2により規定される。
ＶC’＝ＶC＋ＶBE2−ＶBE1 ・・・（７）。
【００３４】
ここで、Ｉ2がｍ倍に変化したと想定する。この場合、ＶBE1，ＶBE2の変化量ΔＶBE1，ΔＶBE2はそれぞれ、式（８），式（９）のように表される。ただし、Ｉ3及びＩ3’はそれぞれ、変化前及び変化後におけるＱ2のエミッタ電流を表す。
ΔＶBE1＝ＶＴ×ｌｎ（ｍＩ2／ＩS）−ＶＴ×ｌｎ（Ｉ2／ＩS）
＝ＶＴ×ｌｎ（ｍ） ・・・（８）。
ΔＶBE2＝ＶＴ×ｌｎ（Ｉ3’／ＩS）−ＶＴ×ｌｎ（Ｉ3／ＩS）
＝ＶＴ×ｌｎ（Ｉ3’／Ｉ3） ・・・（９）。
【００３５】
ここで、Ｉ3及びＩ3’はそれぞれ、式（１０）及び式（１１）のように表される。ただし、Ｉ4及びＩ4’はそれぞれ、変化前及び変化後におけるＱ1のベース電流を表し、β1はＱ1の電流増幅率を表す。
Ｉ3＝Ｉ1−Ｉ4
＝Ｉ1−Ｉ2／β1 ・・・（１０）。
Ｉ3’＝Ｉ1−Ｉ4’
＝Ｉ1−ｍＩ2／β1 ・・・（１１）。
【００３６】
よって、Ｑ1のエミッタ電位ＶC’の変化量ΔＶC’は、式（１２）のように表される。
ΔＶC’＝ΔＶBE2−ΔＶBE1
＝ＶＴ×ｌｎ｛（Ｉ1−ｍＩ2／β1）／（Ｉ1−Ｉ2／β1）｝−ＶＴ×ｌｎ（ｍ）
＝ＶＴ×ｌｎ｛（Ｉ1／ｍ−Ｉ2／β1）／（Ｉ1−Ｉ2／β1）｝・・・（１２）。
【００３７】
このように、上記の比較例では、Ｉ2がｍ倍に変化すると、Ｑ1のエミッタ電位ＶC’が変化してしまう。
【００３８】
本実施例では、電子回路の例としてオペアンプ２０１を取り上げた。しかし、本実施例は、オペアンプ２０１以外の電子回路にも適用可能である。オペアンプ２０１以外の電子回路の例としては、バッファ回路等が挙げられる。また、本実施例では、第１のカレントミラー回路１１１の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）となっている。そのため、本実施例では、負荷４０１の大きさに応じて、オペアンプ２０１の負荷電流の大きさを変えることができる。
【図面の簡単な説明】
【００３９】
【図１】本実施例のクランプ回路の回路構成図である。
【図２】比較例のクランプ回路の回路構成図である。
【符号の説明】
【００４０】
１０１ クランプ回路
１１１ 第１のカレントミラー回路
１１２ 第２のカレントミラー回路
１１３ 第３のカレントミラー回路
２０１ オペアンプ
２１１ 抵抗
３０１ 集積回路
４０１ 負荷
【特許請求の範囲】
【請求項１】
電子回路の出力電圧をクランプするクランプ回路であって、
前記出力電圧がベースに入力される第１のトランジスタと、
前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、
前記第１のトランジスタに接続された第１のカレントミラー回路であって、前記第１のトランジスタのコレクタに当該第１のカレントミラー回路の基準側が接続されており、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続された第２のカレントミラー回路であって、前記第１のカレントミラー回路の出力側に当該第２のカレントミラー回路の基準側が接続されており、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、
前記第２のカレントミラー回路に接続された第３のカレントミラー回路であって、前記第２のカレントミラー回路の出力側に当該第３のカレントミラー回路の基準側が接続されており、前記第２のトランジスタのエミッタに当該第３のカレントミラー回路の出力側が接続されており、当該第３のカレントミラー回路の基準側にクランプ電圧が入力され、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路。
【請求項２】
前記第１のカレントミラー回路の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）であることを特徴とする請求項１に記載のクランプ回路。
【請求項３】
前記第２及び第３のカレントミラー回路の基準側と出力側との電流比は、１：１であることを特徴とする請求項１又は２に記載のクランプ回路。
【請求項４】
前記第１乃至第３のカレントミラー回路は、ワイドラー型のカレントミラー回路であることを特徴とする請求項１乃至３のいずれか１項に記載のクランプ回路。
【請求項５】
前記電子回路は、オペアンプ又はバッファ回路であることを特徴とする請求項１乃至４のいずれか１項に記載のクランプ回路。
【請求項１】
電子回路の出力電圧をクランプするクランプ回路であって、
前記出力電圧がベースに入力される第１のトランジスタと、
前記出力電圧がベース及びコレクタに入力され、前記第１のトランジスタの出力電圧を制御する第２のトランジスタと、
前記第１のトランジスタに接続された第１のカレントミラー回路であって、前記第１のトランジスタのコレクタに当該第１のカレントミラー回路の基準側が接続されており、前記第１のトランジスタの出力電流を制御する第１のカレントミラー回路と、
前記第１のカレントミラー回路に接続された第２のカレントミラー回路であって、前記第１のカレントミラー回路の出力側に当該第２のカレントミラー回路の基準側が接続されており、前記第１のカレントミラー回路と共に前記第１のトランジスタの出力電流を制御する第２のカレントミラー回路と、
前記第２のカレントミラー回路に接続された第３のカレントミラー回路であって、前記第２のカレントミラー回路の出力側に当該第３のカレントミラー回路の基準側が接続されており、前記第２のトランジスタのエミッタに当該第３のカレントミラー回路の出力側が接続されており、当該第３のカレントミラー回路の基準側にクランプ電圧が入力され、前記第２のトランジスタと共に前記第１のトランジスタの出力電圧を制御する第３のカレントミラー回路とを備えることを特徴とするクランプ回路。
【請求項２】
前記第１のカレントミラー回路の基準側と出力側との電流比は、ｎ：１（ｎは１以上の実数）であることを特徴とする請求項１に記載のクランプ回路。
【請求項３】
前記第２及び第３のカレントミラー回路の基準側と出力側との電流比は、１：１であることを特徴とする請求項１又は２に記載のクランプ回路。
【請求項４】
前記第１乃至第３のカレントミラー回路は、ワイドラー型のカレントミラー回路であることを特徴とする請求項１乃至３のいずれか１項に記載のクランプ回路。
【請求項５】
前記電子回路は、オペアンプ又はバッファ回路であることを特徴とする請求項１乃至４のいずれか１項に記載のクランプ回路。
【図１】
【図２】
【図２】
【公開番号】特開２００９−１７１４０５（Ｐ２００９−１７１４０５Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００８−９１３６（Ｐ２００８−９１３６）
【出願日】平成２０年１月１８日（２００８．１．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（３９１０１６３５８）東芝情報システム株式会社 (149)
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２０年１月１８日（２００８．１．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（３９１０１６３５８）東芝情報システム株式会社 (149)
【Ｆターム（参考）】
[ Back to top ]