ゲート駆動回路
【課題】還流ダイオードの省略化を図ること。
【解決手段】双方向に導通可能なスイッチング素子（T1,T2）におけるドレイン電位がソース電位より低くなると、ＰＮＰトランジスタ（46）のベース側からドレイン側へ電流を流すダイオード（48）の接続ラインが設けられている。これにより、ＰＮＰトランジスタ（46）のベース電位がゼロになり、スイッチング素子（T1,T2）のゲートにオン電圧が印可される。
【解決手段】双方向に導通可能なスイッチング素子（T1,T2）におけるドレイン電位がソース電位より低くなると、ＰＮＰトランジスタ（46）のベース側からドレイン側へ電流を流すダイオード（48）の接続ラインが設けられている。これにより、ＰＮＰトランジスタ（46）のベース電位がゼロになり、スイッチング素子（T1,T2）のゲートにオン電圧が印可される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向に導通可能なスイッチング素子のゲート制御を行うゲート駆動回路に関するものである。
【背景技術】
【０００２】
例えば、特許文献１に開示されているように、電力用半導体素子のゲートを駆動するゲート駆動回路がある。このゲート駆動回路は、ターンオン用のスイッチング素子およびターンオフ用のスイッチング素子を備え、電力用半導体素子（ＩＧＢＴ）のゲートを駆動する。ＩＧＢＴに順方向電流が流れようとする場合、ターンオン用のスイッチング素子をオンさせ、ＩＧＢＴのゲートをオンする。そうすると、電流がＩＧＢＴを流れる。また、ＩＧＢＴに逆電流が流れようとする場合、ターンオフ用のスイッチング素子をオンさせ、ＩＧＢＴのゲートをオフする。そうすると、電流がダイオード（ＩＧＢＴと並列に接続されている）を流れる。
【特許文献１】特開２００３−３３９１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した特許文献１のゲート駆動回路では、電力用半導体としてＪＦＥＴなどの双方向に導通可能なスイッチング素子のゲート制御を行う場合、いわゆる還流ダイオードを設ける必要があった。つまり、上記のようなスイッチング素子は、双方向スイッチが可能であるが、逆電圧に対する耐圧性が低い。したがって、逆電流が流れる状態になると、スイッチング素子のソース側に高い電圧が作用し、スイッチング素子が破壊する。それを防止するため、上記スイッチング素子に並列に逆電流を流すダイオード（還流ダイオード）が必要になる。ところが、このダイオードは、導通損失が大きく且つ高価であるため、高効率化および低コスト化の阻害要因となっていた。
【０００４】
本発明は、かかる点に鑑みてなされたものであり、その目的は、双方向に導通可能なスイッチング素子のゲート制御を行うゲート駆動回路において、逆電圧が作用した場合に、外部からのオンオフ信号に関係なく、スイッチング素子のゲートをオンさせて逆電流を該スイッチング素子を通じて流すことである。
【課題を解決するための手段】
【０００５】
第１の発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路を前提としている。そして、本発明は、上記スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートをオンさせるものである。
【０００６】
上記の発明では、スイッチング素子におけるソース側からドレイン側へ電圧が作用すると、つまり逆電圧が作用すると、外部から入力されるスイッチング素子のオンオフ信号に関係なく、該スイッチング素子のゲートが自動的にオンされる。これにより、逆電流がスイッチング素子を確実に流れる。したがって、同期整流が可能となり、それによる高効率化が図れる。
【０００７】
第２の発明は、上記第１の発明において、上記スイッチング素子が、ＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴである。
【０００８】
上記の発明では、双方向に導通可能なスイッチング素子がＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴで構成されている。
【０００９】
第３の発明は、上記第１または第２の発明において、上記スイッチング素子におけるドレイン電位がソース電位より小さくなると、該スイッチング素子のゲートに対してオン電圧が作用するように、該スイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる電気経路を備えているものである。
【００１０】
上記の発明では、スイッチング素子に対して逆電圧が作用すると、ゲート駆動回路（4）におけるスイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる。これにより、スイッチング素子のゲートに対してオン電圧が作用し、該スイッチング素子を通じて逆電流が確実に流れる。
【００１１】
第４の発明は、上記第３の発明において、ベース端子の電位がゼロになると、上記スイッチング素子のゲートにオン電圧を作用させるターンオン用のトランジスタ（46）を備えている。そして、上記電気経路は、上記トランジスタ（46）のベース端子側と上記スイッチング素子のドレイン側との間に接続され、途中にドレイン側へ向かう方向をオン方向とするダイオード（48）が設けられている。
【００１２】
上記の発明では、図２に示すように、スイッチング素子に逆電圧が作用すると、電流がトランジスタ（46）のベース側からスイッチング素子のドレイン側へ流れる。そうすると、トランジスタ（46）のベース電位がゼロになり、スイッチング素子のゲートにオン電圧が印可される。これにより、スイッチング素子のゲートがオンし、逆電流が確実に流れる。
【００１３】
第５の発明は、上記第１乃至第４の何れか１の発明において、上記スイッチング素子は、寄生ダイオードが内蔵されていないものである。
【００１４】
上記の発明では、スイッチング素子に寄生ダイオードが内蔵されていないので、逆電流がスイッチング素子を流れる損失が低減される。したがって、スイッチング素子を有するコンバータ装置やインバータ装置の高効率化が図られる。
【００１５】
第６の発明は、上記第１乃至第５の何れか１の発明において、上記スイッチング素子は、還流ダイオードが接続されていないものである
上記の発明では、還流ダイオードが設けられてなくても、逆電流がスイッチング素子を流れるので問題ない。つまり、還流ダイオードが不要になる分、高効率化だけでなく低コスト化も図ることができる。
【００１６】
第７の発明は、上記第１乃至第６の何れか１の発明において、上記スイッチング素子は、半導体素子にワイドバンドギャップ半導体が用いられている。
【００１７】
上記の発明では、例えばＳｉＣ素子等のワイドバンドギャップ半導体が用いられるので、スイッチング素子の耐圧性が向上する。
【発明の効果】
【００１８】
本発明によれば、スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートがオンされる。したがって、スイッチング素子に逆電圧が作用しても、自動的に該スイッチング素子のゲートがオンされ、逆電流を流すことができる。これにより、同期整流による高効率化を図ることができる。さらに、還流ダイオードを設ける必要がなくなり、低コスト化およびコンパクト化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００２０】
図１に示すように、本実施形態の電力変換装置（1）は、コンバータ回路（2）と、インバータ回路（3）と、本発明に係るゲート駆動回路（4）とを備えている。
【００２１】
上記電力変換装置（1）は、交流電源をコンバータ回路（2）によって整流し、その直流をインバータ回路（3）によって三相交流に変換して電動機（6）へ供給するものである。この電動機（6）は、空調機の冷媒回路に設けられる圧縮機を駆動するものである。空調機の冷媒回路は、図示しないが、圧縮機と凝縮器と膨張機構と蒸発器が閉回路に接続され、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。そして、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。空調機の圧縮機は、夏期および冬期において高速運転（高出力運転）され、いわゆる中間期において低速運転（低出力運転）される。
【００２２】
上記コンバータ回路（2）は、ブリッジ回路（2a）を備えると共に、リアクトル（L）およびコンデンサ（C）を各１つ備えている。
【００２３】
上記ブリッジ回路（2a）は、直列接続された２つのスイッチング素子（T1,T2）と、直列接続された２つのダイオード（D1,D2）とがブリッジ結線されている。そして、ブリッジ回路（2a）において、２つのスイッチング素子（T1,T2）の中点と、２つのダイオード（D1,D2）の中点とには、交流電源である商用電源（5）が接続されている。リアクトル（L）は、商用電源（5）の一方の電極とブリッジ回路（2a）との間に接続されている。コンデンサ（C）は、ブリッジ回路（2a）の出力側に設けられ、ブリッジ回路（2a）の出力電圧を充放電する。
【００２４】
上記スイッチング素子（T1,T2）は、ＪＦＥＴ（Junction Field Effect Transistor）で構成されている。このＪＦＥＴは、双方向にオンオフ可能（スイッチング可能）である。また、このＪＦＥＴの半導体素子には、ワイドバンドギャップ半導体であるＳｉＣ（炭化珪素）が用いられている。このＳｉＣ素子は、従来のＳｉ素子に比べ、耐圧性（耐電圧性）および耐熱性が高く、低損失である。また、スイッチング素子（T1,T2）は、いわゆる寄生ダイオードが内蔵されていないものである。なお、ワイドバンドギャップ半導体としては、ＳｉＣの他に、例えばＧａＮ（窒化ガリウム）等のバンドギャップがＳｉよりも大きい素子であればよい。
【００２５】
また、本実施形態では、上記スイッチング素子（T1,T2）として、ＪＦＥＴ以外に、ＳＩＴ（Static Induction Transistor）、ＭＥＳＦＥＴ（MEtal Semiconductor FET）またはＨＦＥＴ（Heterojunction FET）で構成される。
【００２６】
上記インバータ回路（3）は、コンデンサ（C）の直流電圧を三相交流電圧に変換し、電動機（6）へ供給するように構成されている。なお、このインバータ回路（3）は、図示しないが、例えば６つのスイッチング素子が三相ブリッジ結線されている。
【００２７】
図２に示すように、上記ゲート駆動回路（4）は、フォトカプラ（41）と、抵抗（45）と、２つのトランジスタ（46,47）とを備えて、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲートＧをオンオフさせるものである。
【００２８】
上記フォトカプラ（41）は、発光素子（42）とＮＰＮ型のフォトトランジスタ（43）を備えている。発光素子（42）は、オンオフ信号の入力端子に接続され、フォトトランジスタ（43）は、２つのトランジスタ（46,47）のベースに接続されている。フォトカプラ（41）は、発光素子（42）に入力されたオンオフ信号がフォトトランジスタ（43）で光電変換されて出力される。
【００２９】
具体的に、スイッチング素子（T1,T2）に電流が流れようとするタイミングでは、発光素子（42）にオン信号が入力される。そうすると、トランジスタ（46,47）のベース電位がゼロ（または、極小のプラス電位）になり、ＰＮＰトランジスタ（46）がオンする。これにより、スイッチング素子（T1,T2）のゲートＧに駆動電源（44）の電圧が作用し、該ゲートＧがオンする。その結果、スイッチング素子（T1,T2）において、ドレインＤ側からソースＳ側へ電流（順方向電流）が流れる。
【００３０】
逆に、発光素子（42）にオフ信号が入力されると、トランジスタ（46,47）のベース電位がプラスになり、ＰＮＰトランジスタ（46）がオフすると共にＮＰＮトランジスタ（47）がオンする。これにより、スイッチング素子（T1,T2）のゲートＧの電位がに駆動電源（44）の負極電位まで降圧し、該ゲートＧがオフする。その結果、スイッチング素子（T1,T2）が遮断される。
【００３１】
上記２つのトランジスタ（46,47）は、ターンオン用のＰＮＰトランジスタ（46）と、ターンオフ用のＮＰＮトランジスタ（47）である。この２つのトランジスタ（46,47）は、ベース同士が接続されると共に、コレクタ同士が接続されている。ＰＮＰトランジスタ（46）のエミッタは、駆動電源（44）の正極に接続され、ＮＰＮトランジスタ（47）のエミッタは、駆動電源（44）の負極に接続されると共に、スイッチング素子（T1,T2）のソースＳ側に接続されている。そして、ＰＮＰトランジスタ（46）およびＮＰＮトランジスタ（47）のコレクタ間には、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲートＧに接続されている。
【００３２】
上記抵抗（45）は、２つのトランジスタ（46,47）のベース同士の接続点と駆動電源（44）の正極側に接続されている。
【００３３】
また、上記ゲート駆動回路（4）は、本発明の特徴として、２つのトランジスタ（46,47）のベース接続ラインと、コンバータ回路（2）におけるスイッチング素子（T1,T2）のドレインＤ側とが電気的に接続されている。この接続ライン（電気通路）には、ベース接続ラインからドレインＤ側へ向かう方向を順方向（オン方向）とするダイオード（48）が接続されている。つまり、このダイオード（48）の接続ラインは、スイッチング素子（T1,T2）のドレインＤ電位がソースＳ電位より低くなると、トランジスタ（46,47）のベース側からスイッチング素子（T1,T2）のドレインＤ側へ電流が流れるように構成されている。さらに言うと、ゲート駆動回路（4）において、スイッチング素子（T1,T2）のゲートＧとは反対の論理レベルの箇所からスイッチング素子（T1,T2）のドレインＤへ電流が流れる経路が設けられている。なお、スイッチング素子（T1,T2）において、ドレインＤ電位がソースＳ電位より低いとは、逆電圧が作用した場合である。
【００３４】
上記ダイオード（48）の接続ラインを電流が流れると、トランジスタ（46,47）のベース電位がゼロ（または、極小のプラス電位）になる。そうすると、ＰＮＰトランジスタ（46）がオンし、スイッチング素子（T1,T2）のゲートＧに駆動電源（44）の電圧（オン電圧）が印可される。これにより、スイッチング素子（T1,T2）において、ゲートＧがオンし、ソースＳからドレインＤへ電流（逆電流）が確実に流れる。したがって、例えば、図１に示す方向にリアクトル電流（IL）が流れている状態で（下アーム側の）スイッチング素子（T2）がオンからオフに切り換わった場合、（上アーム側の）スイッチング素子（T1）に逆電圧、つまりソースＳ側に正電圧が作用する。逆電圧が作用すると、ドレインＤ電位がソースＳ電位より低くなり、ダイオード（48）の接続ラインを通じて電流がドレインＤ側へ流れる。これにより、フォトカプラ（41）へのオンオフ信号に関係なく、スイッチング素子（T1,T2）のゲートＧがオンし、電流がスイッチング素子（T1,T2）を確実に流れる。その結果、スイッチング素子（T1,T2）に逆電流を確実に流すことができるので、同期整流による高効率化を図ることができる。また、スイッチング素子（T1,T2）に逆電圧が作用するのを防止できるので、逆電流を流すための還流ダイオードが不要となる。それにより、低コスト化およびコンパクト化を図ることができる。
【００３５】
−実施形態の効果−
この実施形態によれば、トランジスタ（46,47）のベース側とスイッチング素子（T1,T2）のドレインＤ側との間に接続ラインを設け、その接続ラインにドレインＤ側へ向かう方向をオン方向とするダイオード（48）を設けるようにした。これにより、スイッチング素子（T1,T2）に逆電圧が作用すると、即ちスイッチング素子（T1,T2）のドレイン電位がマイナスになると、トランジスタ（46,47）側からドレイン側へ電流を流すことができる。そうすると、ＰＮＰトランジスタ（46）のベース電位をゼロにすることができる。したがって、外部からのオンオフ信号に関係なく、スイッチング素子（T1,T2）のゲートＧにオン電圧を印可させることができ、逆電流がスイッチング素子（T1,T2）を確実に流れることになる。その結果、同期整流による高効率化が図られ、また、スイッチング素子（T1,T2）に還流ダイオードを設ける必要がなくなり、コンバータ回路（2）の低コスト化およびコンパクト化を図ることができる。
【００３６】
また、スイッチング素子（T1,T2）の半導体素子にＳｉＣ素子を用いるようにしたので、スイッチング素子（T1,T2）の耐圧性を向上させることができる。したがって、スイッチング素子（T1,T2）に対して還流ダイオードを一層設ける必要がなくなる。
【００３７】
また、スイッチング素子（T1,T2）は、寄生ダイオードを内蔵しないようにしたので、逆電流に対する導通損失を低減させることができる。
【００３８】
また、本実施形態では、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲート駆動回路（4）について説明したが、本発明は、インバータ回路（3）におけるスイッチング素子のゲート駆動回路としても同様に適用することができる。
【産業上の利用可能性】
【００３９】
以上説明したように、本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路として有用である。
【図面の簡単な説明】
【００４０】
【図１】実施形態の電力変換装置を示す構成図である。
【図２】ゲート駆動回路を示す構成図である。
【符号の説明】
【００４１】
1 電力変換装置
2 コンバータ回路（コンバータ装置）
T1,T2 スイッチング素子
4 ゲート駆動回路
46 ＰＮＰトランジスタ（トランジスタ）
47 ＮＰＮトランジスタ（トランジスタ）
48 ダイオード
【技術分野】
【０００１】
本発明は、双方向に導通可能なスイッチング素子のゲート制御を行うゲート駆動回路に関するものである。
【背景技術】
【０００２】
例えば、特許文献１に開示されているように、電力用半導体素子のゲートを駆動するゲート駆動回路がある。このゲート駆動回路は、ターンオン用のスイッチング素子およびターンオフ用のスイッチング素子を備え、電力用半導体素子（ＩＧＢＴ）のゲートを駆動する。ＩＧＢＴに順方向電流が流れようとする場合、ターンオン用のスイッチング素子をオンさせ、ＩＧＢＴのゲートをオンする。そうすると、電流がＩＧＢＴを流れる。また、ＩＧＢＴに逆電流が流れようとする場合、ターンオフ用のスイッチング素子をオンさせ、ＩＧＢＴのゲートをオフする。そうすると、電流がダイオード（ＩＧＢＴと並列に接続されている）を流れる。
【特許文献１】特開２００３−３３９１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した特許文献１のゲート駆動回路では、電力用半導体としてＪＦＥＴなどの双方向に導通可能なスイッチング素子のゲート制御を行う場合、いわゆる還流ダイオードを設ける必要があった。つまり、上記のようなスイッチング素子は、双方向スイッチが可能であるが、逆電圧に対する耐圧性が低い。したがって、逆電流が流れる状態になると、スイッチング素子のソース側に高い電圧が作用し、スイッチング素子が破壊する。それを防止するため、上記スイッチング素子に並列に逆電流を流すダイオード（還流ダイオード）が必要になる。ところが、このダイオードは、導通損失が大きく且つ高価であるため、高効率化および低コスト化の阻害要因となっていた。
【０００４】
本発明は、かかる点に鑑みてなされたものであり、その目的は、双方向に導通可能なスイッチング素子のゲート制御を行うゲート駆動回路において、逆電圧が作用した場合に、外部からのオンオフ信号に関係なく、スイッチング素子のゲートをオンさせて逆電流を該スイッチング素子を通じて流すことである。
【課題を解決するための手段】
【０００５】
第１の発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路を前提としている。そして、本発明は、上記スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートをオンさせるものである。
【０００６】
上記の発明では、スイッチング素子におけるソース側からドレイン側へ電圧が作用すると、つまり逆電圧が作用すると、外部から入力されるスイッチング素子のオンオフ信号に関係なく、該スイッチング素子のゲートが自動的にオンされる。これにより、逆電流がスイッチング素子を確実に流れる。したがって、同期整流が可能となり、それによる高効率化が図れる。
【０００７】
第２の発明は、上記第１の発明において、上記スイッチング素子が、ＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴである。
【０００８】
上記の発明では、双方向に導通可能なスイッチング素子がＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴで構成されている。
【０００９】
第３の発明は、上記第１または第２の発明において、上記スイッチング素子におけるドレイン電位がソース電位より小さくなると、該スイッチング素子のゲートに対してオン電圧が作用するように、該スイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる電気経路を備えているものである。
【００１０】
上記の発明では、スイッチング素子に対して逆電圧が作用すると、ゲート駆動回路（4）におけるスイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる。これにより、スイッチング素子のゲートに対してオン電圧が作用し、該スイッチング素子を通じて逆電流が確実に流れる。
【００１１】
第４の発明は、上記第３の発明において、ベース端子の電位がゼロになると、上記スイッチング素子のゲートにオン電圧を作用させるターンオン用のトランジスタ（46）を備えている。そして、上記電気経路は、上記トランジスタ（46）のベース端子側と上記スイッチング素子のドレイン側との間に接続され、途中にドレイン側へ向かう方向をオン方向とするダイオード（48）が設けられている。
【００１２】
上記の発明では、図２に示すように、スイッチング素子に逆電圧が作用すると、電流がトランジスタ（46）のベース側からスイッチング素子のドレイン側へ流れる。そうすると、トランジスタ（46）のベース電位がゼロになり、スイッチング素子のゲートにオン電圧が印可される。これにより、スイッチング素子のゲートがオンし、逆電流が確実に流れる。
【００１３】
第５の発明は、上記第１乃至第４の何れか１の発明において、上記スイッチング素子は、寄生ダイオードが内蔵されていないものである。
【００１４】
上記の発明では、スイッチング素子に寄生ダイオードが内蔵されていないので、逆電流がスイッチング素子を流れる損失が低減される。したがって、スイッチング素子を有するコンバータ装置やインバータ装置の高効率化が図られる。
【００１５】
第６の発明は、上記第１乃至第５の何れか１の発明において、上記スイッチング素子は、還流ダイオードが接続されていないものである
上記の発明では、還流ダイオードが設けられてなくても、逆電流がスイッチング素子を流れるので問題ない。つまり、還流ダイオードが不要になる分、高効率化だけでなく低コスト化も図ることができる。
【００１６】
第７の発明は、上記第１乃至第６の何れか１の発明において、上記スイッチング素子は、半導体素子にワイドバンドギャップ半導体が用いられている。
【００１７】
上記の発明では、例えばＳｉＣ素子等のワイドバンドギャップ半導体が用いられるので、スイッチング素子の耐圧性が向上する。
【発明の効果】
【００１８】
本発明によれば、スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートがオンされる。したがって、スイッチング素子に逆電圧が作用しても、自動的に該スイッチング素子のゲートがオンされ、逆電流を流すことができる。これにより、同期整流による高効率化を図ることができる。さらに、還流ダイオードを設ける必要がなくなり、低コスト化およびコンパクト化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００２０】
図１に示すように、本実施形態の電力変換装置（1）は、コンバータ回路（2）と、インバータ回路（3）と、本発明に係るゲート駆動回路（4）とを備えている。
【００２１】
上記電力変換装置（1）は、交流電源をコンバータ回路（2）によって整流し、その直流をインバータ回路（3）によって三相交流に変換して電動機（6）へ供給するものである。この電動機（6）は、空調機の冷媒回路に設けられる圧縮機を駆動するものである。空調機の冷媒回路は、図示しないが、圧縮機と凝縮器と膨張機構と蒸発器が閉回路に接続され、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。そして、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。空調機の圧縮機は、夏期および冬期において高速運転（高出力運転）され、いわゆる中間期において低速運転（低出力運転）される。
【００２２】
上記コンバータ回路（2）は、ブリッジ回路（2a）を備えると共に、リアクトル（L）およびコンデンサ（C）を各１つ備えている。
【００２３】
上記ブリッジ回路（2a）は、直列接続された２つのスイッチング素子（T1,T2）と、直列接続された２つのダイオード（D1,D2）とがブリッジ結線されている。そして、ブリッジ回路（2a）において、２つのスイッチング素子（T1,T2）の中点と、２つのダイオード（D1,D2）の中点とには、交流電源である商用電源（5）が接続されている。リアクトル（L）は、商用電源（5）の一方の電極とブリッジ回路（2a）との間に接続されている。コンデンサ（C）は、ブリッジ回路（2a）の出力側に設けられ、ブリッジ回路（2a）の出力電圧を充放電する。
【００２４】
上記スイッチング素子（T1,T2）は、ＪＦＥＴ（Junction Field Effect Transistor）で構成されている。このＪＦＥＴは、双方向にオンオフ可能（スイッチング可能）である。また、このＪＦＥＴの半導体素子には、ワイドバンドギャップ半導体であるＳｉＣ（炭化珪素）が用いられている。このＳｉＣ素子は、従来のＳｉ素子に比べ、耐圧性（耐電圧性）および耐熱性が高く、低損失である。また、スイッチング素子（T1,T2）は、いわゆる寄生ダイオードが内蔵されていないものである。なお、ワイドバンドギャップ半導体としては、ＳｉＣの他に、例えばＧａＮ（窒化ガリウム）等のバンドギャップがＳｉよりも大きい素子であればよい。
【００２５】
また、本実施形態では、上記スイッチング素子（T1,T2）として、ＪＦＥＴ以外に、ＳＩＴ（Static Induction Transistor）、ＭＥＳＦＥＴ（MEtal Semiconductor FET）またはＨＦＥＴ（Heterojunction FET）で構成される。
【００２６】
上記インバータ回路（3）は、コンデンサ（C）の直流電圧を三相交流電圧に変換し、電動機（6）へ供給するように構成されている。なお、このインバータ回路（3）は、図示しないが、例えば６つのスイッチング素子が三相ブリッジ結線されている。
【００２７】
図２に示すように、上記ゲート駆動回路（4）は、フォトカプラ（41）と、抵抗（45）と、２つのトランジスタ（46,47）とを備えて、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲートＧをオンオフさせるものである。
【００２８】
上記フォトカプラ（41）は、発光素子（42）とＮＰＮ型のフォトトランジスタ（43）を備えている。発光素子（42）は、オンオフ信号の入力端子に接続され、フォトトランジスタ（43）は、２つのトランジスタ（46,47）のベースに接続されている。フォトカプラ（41）は、発光素子（42）に入力されたオンオフ信号がフォトトランジスタ（43）で光電変換されて出力される。
【００２９】
具体的に、スイッチング素子（T1,T2）に電流が流れようとするタイミングでは、発光素子（42）にオン信号が入力される。そうすると、トランジスタ（46,47）のベース電位がゼロ（または、極小のプラス電位）になり、ＰＮＰトランジスタ（46）がオンする。これにより、スイッチング素子（T1,T2）のゲートＧに駆動電源（44）の電圧が作用し、該ゲートＧがオンする。その結果、スイッチング素子（T1,T2）において、ドレインＤ側からソースＳ側へ電流（順方向電流）が流れる。
【００３０】
逆に、発光素子（42）にオフ信号が入力されると、トランジスタ（46,47）のベース電位がプラスになり、ＰＮＰトランジスタ（46）がオフすると共にＮＰＮトランジスタ（47）がオンする。これにより、スイッチング素子（T1,T2）のゲートＧの電位がに駆動電源（44）の負極電位まで降圧し、該ゲートＧがオフする。その結果、スイッチング素子（T1,T2）が遮断される。
【００３１】
上記２つのトランジスタ（46,47）は、ターンオン用のＰＮＰトランジスタ（46）と、ターンオフ用のＮＰＮトランジスタ（47）である。この２つのトランジスタ（46,47）は、ベース同士が接続されると共に、コレクタ同士が接続されている。ＰＮＰトランジスタ（46）のエミッタは、駆動電源（44）の正極に接続され、ＮＰＮトランジスタ（47）のエミッタは、駆動電源（44）の負極に接続されると共に、スイッチング素子（T1,T2）のソースＳ側に接続されている。そして、ＰＮＰトランジスタ（46）およびＮＰＮトランジスタ（47）のコレクタ間には、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲートＧに接続されている。
【００３２】
上記抵抗（45）は、２つのトランジスタ（46,47）のベース同士の接続点と駆動電源（44）の正極側に接続されている。
【００３３】
また、上記ゲート駆動回路（4）は、本発明の特徴として、２つのトランジスタ（46,47）のベース接続ラインと、コンバータ回路（2）におけるスイッチング素子（T1,T2）のドレインＤ側とが電気的に接続されている。この接続ライン（電気通路）には、ベース接続ラインからドレインＤ側へ向かう方向を順方向（オン方向）とするダイオード（48）が接続されている。つまり、このダイオード（48）の接続ラインは、スイッチング素子（T1,T2）のドレインＤ電位がソースＳ電位より低くなると、トランジスタ（46,47）のベース側からスイッチング素子（T1,T2）のドレインＤ側へ電流が流れるように構成されている。さらに言うと、ゲート駆動回路（4）において、スイッチング素子（T1,T2）のゲートＧとは反対の論理レベルの箇所からスイッチング素子（T1,T2）のドレインＤへ電流が流れる経路が設けられている。なお、スイッチング素子（T1,T2）において、ドレインＤ電位がソースＳ電位より低いとは、逆電圧が作用した場合である。
【００３４】
上記ダイオード（48）の接続ラインを電流が流れると、トランジスタ（46,47）のベース電位がゼロ（または、極小のプラス電位）になる。そうすると、ＰＮＰトランジスタ（46）がオンし、スイッチング素子（T1,T2）のゲートＧに駆動電源（44）の電圧（オン電圧）が印可される。これにより、スイッチング素子（T1,T2）において、ゲートＧがオンし、ソースＳからドレインＤへ電流（逆電流）が確実に流れる。したがって、例えば、図１に示す方向にリアクトル電流（IL）が流れている状態で（下アーム側の）スイッチング素子（T2）がオンからオフに切り換わった場合、（上アーム側の）スイッチング素子（T1）に逆電圧、つまりソースＳ側に正電圧が作用する。逆電圧が作用すると、ドレインＤ電位がソースＳ電位より低くなり、ダイオード（48）の接続ラインを通じて電流がドレインＤ側へ流れる。これにより、フォトカプラ（41）へのオンオフ信号に関係なく、スイッチング素子（T1,T2）のゲートＧがオンし、電流がスイッチング素子（T1,T2）を確実に流れる。その結果、スイッチング素子（T1,T2）に逆電流を確実に流すことができるので、同期整流による高効率化を図ることができる。また、スイッチング素子（T1,T2）に逆電圧が作用するのを防止できるので、逆電流を流すための還流ダイオードが不要となる。それにより、低コスト化およびコンパクト化を図ることができる。
【００３５】
−実施形態の効果−
この実施形態によれば、トランジスタ（46,47）のベース側とスイッチング素子（T1,T2）のドレインＤ側との間に接続ラインを設け、その接続ラインにドレインＤ側へ向かう方向をオン方向とするダイオード（48）を設けるようにした。これにより、スイッチング素子（T1,T2）に逆電圧が作用すると、即ちスイッチング素子（T1,T2）のドレイン電位がマイナスになると、トランジスタ（46,47）側からドレイン側へ電流を流すことができる。そうすると、ＰＮＰトランジスタ（46）のベース電位をゼロにすることができる。したがって、外部からのオンオフ信号に関係なく、スイッチング素子（T1,T2）のゲートＧにオン電圧を印可させることができ、逆電流がスイッチング素子（T1,T2）を確実に流れることになる。その結果、同期整流による高効率化が図られ、また、スイッチング素子（T1,T2）に還流ダイオードを設ける必要がなくなり、コンバータ回路（2）の低コスト化およびコンパクト化を図ることができる。
【００３６】
また、スイッチング素子（T1,T2）の半導体素子にＳｉＣ素子を用いるようにしたので、スイッチング素子（T1,T2）の耐圧性を向上させることができる。したがって、スイッチング素子（T1,T2）に対して還流ダイオードを一層設ける必要がなくなる。
【００３７】
また、スイッチング素子（T1,T2）は、寄生ダイオードを内蔵しないようにしたので、逆電流に対する導通損失を低減させることができる。
【００３８】
また、本実施形態では、コンバータ回路（2）におけるスイッチング素子（T1,T2）のゲート駆動回路（4）について説明したが、本発明は、インバータ回路（3）におけるスイッチング素子のゲート駆動回路としても同様に適用することができる。
【産業上の利用可能性】
【００３９】
以上説明したように、本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路として有用である。
【図面の簡単な説明】
【００４０】
【図１】実施形態の電力変換装置を示す構成図である。
【図２】ゲート駆動回路を示す構成図である。
【符号の説明】
【００４１】
1 電力変換装置
2 コンバータ回路（コンバータ装置）
T1,T2 スイッチング素子
4 ゲート駆動回路
46 ＰＮＰトランジスタ（トランジスタ）
47 ＮＰＮトランジスタ（トランジスタ）
48 ダイオード
【特許請求の範囲】
【請求項１】
双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路であって、
上記スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートをオンさせる
ことを特徴とするゲート駆動回路。
【請求項２】
請求項１において、
上記スイッチング素子は、ＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴである
ことを特徴とするゲート駆動回路。
【請求項３】
請求項１または２において、
上記スイッチング素子におけるドレイン電位がソース電位より低くなると、該スイッチング素子のゲートに対してオン電圧が作用するように、該スイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる電気経路を備えている
ことを特徴とするゲート駆動回路。
【請求項４】
請求項３において、
ベース端子の電位がゼロになると、上記スイッチング素子のゲートにオン電圧を作用させるターンオン用のトランジスタ（46）を備え、
上記電気経路は、上記トランジスタ（46）のベース端子側と上記スイッチング素子のドレイン側との間に接続され、途中にドレイン側へ向かう方向をオン方向とするダイオード（48）が設けられている
ことを特徴とするゲート駆動回路。
【請求項５】
請求項１乃至４の何れか１項において、
上記スイッチング素子は、寄生ダイオードが内蔵されていないものである
ことを特徴とするゲート駆動回路。
【請求項６】
請求項１乃至５の何れか１項において、
上記スイッチング素子は、還流ダイオードが接続されていないものである
ことを特徴とするゲート駆動回路。
【請求項７】
請求項１乃至６の何れか１項において、
上記スイッチング素子は、半導体素子にワイドバンドギャップ半導体が用いられている
ことを特徴とするゲート駆動回路。
【請求項１】
双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路であって、
上記スイッチング素子におけるドレイン電位がソース電位より低くなると、外部からのオンオフ信号に関係なく、該スイッチング素子のゲートをオンさせる
ことを特徴とするゲート駆動回路。
【請求項２】
請求項１において、
上記スイッチング素子は、ＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴまたはＨＦＥＴである
ことを特徴とするゲート駆動回路。
【請求項３】
請求項１または２において、
上記スイッチング素子におけるドレイン電位がソース電位より低くなると、該スイッチング素子のゲートに対してオン電圧が作用するように、該スイッチング素子のゲートとは反対の論理レベルの箇所から該スイッチング素子のドレイン側へ電流が流れる電気経路を備えている
ことを特徴とするゲート駆動回路。
【請求項４】
請求項３において、
ベース端子の電位がゼロになると、上記スイッチング素子のゲートにオン電圧を作用させるターンオン用のトランジスタ（46）を備え、
上記電気経路は、上記トランジスタ（46）のベース端子側と上記スイッチング素子のドレイン側との間に接続され、途中にドレイン側へ向かう方向をオン方向とするダイオード（48）が設けられている
ことを特徴とするゲート駆動回路。
【請求項５】
請求項１乃至４の何れか１項において、
上記スイッチング素子は、寄生ダイオードが内蔵されていないものである
ことを特徴とするゲート駆動回路。
【請求項６】
請求項１乃至５の何れか１項において、
上記スイッチング素子は、還流ダイオードが接続されていないものである
ことを特徴とするゲート駆動回路。
【請求項７】
請求項１乃至６の何れか１項において、
上記スイッチング素子は、半導体素子にワイドバンドギャップ半導体が用いられている
ことを特徴とするゲート駆動回路。
【図１】
【図２】
【図２】
【公開番号】特開２００９−２１９２６４（Ｐ２００９−２１９２６４Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−６１０７６（Ｐ２００８−６１０７６）
【出願日】平成２０年３月１１日（２００８．３．１１）
【出願人】（０００００２８５３）ダイキン工業株式会社 (7,604)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月１１日（２００８．３．１１）
【出願人】（０００００２８５３）ダイキン工業株式会社 (7,604)
【Ｆターム（参考）】
[ Back to top ]