コモンモードフィルタ
【課題】 超高速差動信号を通過させ、コモンモードノイズを通過させ難くする。
【解決手段】 差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。差動遅延線ＤＬは、並列素子としてのキャパシタＣｏが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏからなる。コモンモードノイズ減衰用の抵抗Ｒ１２〜Ｒ３４は、直列接続されたキャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１〜Ｔ４間に接続され、コモンモードノイズを吸収減衰させる。
【解決手段】 差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。差動遅延線ＤＬは、並列素子としてのキャパシタＣｏが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏからなる。コモンモードノイズ減衰用の抵抗Ｒ１２〜Ｒ３４は、直列接続されたキャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１〜Ｔ４間に接続され、コモンモードノイズを吸収減衰させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
【０００３】
特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。
【０００４】
もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合して外部へは放射し難い。
【０００５】
しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射し易く、電磁放射ノイズとなり易い。
【０００６】
そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。
【０００７】
この種の公知例として、特開２００４−２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。
【０００８】
ところで、理想的なコモンモード・チョークコイルは、図１４の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。
【０００９】
このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１５の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。
【００１０】
他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１５の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。
【００１１】
このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１５は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−２６６６３４号公報
【特許文献２】特開２０００−５８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
今後、伝送速度が５〜１０ギガビット／秒と高速化することは必至であり、その場合のクロック周波数は２．５〜５ＧＨｚとなるため、コモンモード・チョークコイルでの波形劣化を防ぐには、少なくともその３倍の高調波である７．５〜１５ＧＨｚまでの差動信号を振幅劣化なく、かつ群遅延特性を平坦に通過させる必要があり、しかも同じ帯域のコモンモードノイズを遮断させねばならない。
【００１４】
しかし、扱う周波数が５ＧＨｚを超えると磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。それに分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。
【００１５】
具体的にシュミレーションしてみると、そのやり方にもよるが、図１４においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。
【００１６】
従って、５ＧＨｚを超える周波数範囲でも磁性体に巻かれたコイル間の結合係数を１に近い値に維持しなければならないコモンモード・チョークコイルは、その性能向上への限界がある。
【００１７】
さらに、コモンモード・チョークコイルは、コモンモードノイズに対し、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部は終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。
【００１８】
そのため、入力端子部において、印加されたコモンモードノイズと、これが開放終端的に反射した、反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。
【００１９】
入力端子部は、実装を容易にするためむき出しで、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。
【００２０】
本発明はそのような課題を解決するためになされたもので、５ＧＨｚ以上の周波数帯域において、差動信号に対する通過特性および群遅延特性を良好に維持することが容易でグランド端子が不要な小型のコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００２１】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路で構成されてなる１区間分の集中定数差動遅延線であって、上記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で上記差動線路中に梯子型に直列配置された集中定数差動遅延線と、直列接続された上記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗と、を具備している。
【００２２】
本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線の同一区間内の差動線路間で対をなす上記インダクタ間に相互誘導を持たせ、差動信号に対してはそれらのインダクタのインダクタンスと当該相互誘導による相互インダクタンスの差分を受動直列素子として機能させ、コモンモードノイズに対してはそれらのインダクタのインダクタンスと当該相互誘導の相互インダクタンスの和分を受動直列素子として機能させる構成となっている。
【００２３】
本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。
【００２４】
本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。
【００２５】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。
【００２６】
本発明の請求項６に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。
【発明の効果】
【００２７】
このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した１区間分の集中定数差動遅延線であって、上記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で上記差動線路中に梯子型に直列配置された集中定数差動遅延線と、直列接続された上記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗とを具備しているから、小型化可能な構成で超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断・吸収し、入力端子部におけるコモンモードノイズのピーク電圧が低減されるので電磁障害も引き起こし難い。
【００２８】
本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線の同一区間内の差動線路間で対をなす上記インダクタ間に相互誘導を持たせ、差動信号に対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスとの差分を直列素子として機能させ、コモンモードノイズに対しては、それらのインダクタのインダクタンスとそれらの相互誘導の相互インダクタンスとの和分を直列素子として機能させるから、上記構成で種々の特性を得ることが可能である。
【００２９】
本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。
【００３０】
本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。
【００３１】
本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。
【００３２】
本発明の請求項６に係るコモンモードフィルタでは、上記集中定数差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。
【図２】本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。
【図３】図２に示す本発明のコモンモードフィルタの通過特性図である。
【図４】図２に示す本発明のコモンモードフィルタの電力配分特性図である。
【図５】本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。
【図６】図５に示す本発明のコモンモードフィルタの通過特性図である。
【図７】図５に示す本発明のコモンモードフィルタの電力配分特性図である。
【図８】本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。
【図９】図８に示す本発明のコモンモードフィルタの通過特性図である。
【図１０】図８に示す本発明のコモンモードフィルタの電力配分特性図である。
【図１１】本発明に係るコモンモードフィルタの第４の実施の形態を示す回路図である。
【図１２】図１１に示す本発明のコモンモードフィルタの通過特性図である。
【図１３】図１１に示す本発明のコモンモードフィルタの電力配分特性図である。
【図１４】従来のコモンモード・チョークコイルの等価回路である。
【図１５】図１４に示す従来のコモンモード・チョークコイルの通過特性図である。
【図１６】図１４に示す従来のコモンモード・チョークコイルの電力配分特性図である。
【発明を実施するための形態】
【００３４】
以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
【００３５】
まず、本発明のコモンモードフィルタの基となる集中定数の差動遅延線を説明する。
【００３６】
図１は本発明のコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
【００３７】
図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
【００３８】
梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
【００３９】
すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてキャパシタＣｏ／４、Ｃｏ／２が接続されている。
【００４０】
差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
【００４１】
この差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は、共用されている。
【００４２】
しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は、中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。
【００４３】
各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
【００４４】
【数１】
【００４５】
各差動遅延素子ｄｌ１〜ｄｌ３の差動インピーダンスＺｄは、「数２」のように示される。
【００４６】
【数２】
【００４７】
図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
【００４８】
なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
【００４９】
次に、本発明に係るコモンモードフィルタを詳細に説明する。
【００５０】
図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１に示す集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
【００５１】
上述した図１の各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
【００５２】
すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
【００５３】
各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点をＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間にはコモンモードノイズ減衰用抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。その他の構成は図１と同様である
【００５４】
このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
【００５５】
すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。そのため、差動信号に対しては、コモンモードノイズ減衰用抵抗は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。
【００５６】
他方、第１の構成では、梯子型差動４端子網５の内部にグランドへの帰還経路がないため、差動入力端子１Ａおよび１Ｂに印加されたコモンモードノイズは、インダクタンスＬｏが直列インピーダンスとして寄与しない低い周波数では、インダクタンスＬｏを通過して差動出力端子２Ａおよび２Ｂに出力される。周波数が高くなるに従い、インダクタンスＬｏの直列インピーダンスが寄与するとともにキャパシタＣｏ／２の直列インピーダンスが無視できるようになり、コモンモードノイズはインダクタンスＬｏを通る経路よりも、抵抗Ｒ１２、Ｒ２３およびＲ３４を経由して差動出力端子２Ａおよび２Ｂに戻る経路を選ぶようになる。
【００５７】
従って、コモンモードノイズがＲ１２〜Ｒ３４を経由するような周波数範囲では、コモンモードノイズにとっては、差動入力端子１Ａ、１ＢにおいてＲ１２〜Ｒ３４および終端抵抗Ｚｏの直列接続による不整合終端がなされたように見え、反射、通過および抵抗Ｒ１２〜Ｒ３４での吸収の割合がこれらの抵抗値で決まる。
【００５８】
図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間４０ｐｓ、差動インピーダンス１００Ωとし、２．５ＧＨｚ差動クロックが通過できるよう、２．５ＧＨｚクロックの３次高調波成分である７．５ＧＨｚを上回る、約８ＧＨｚの差動信号通過帯域に設定したものである。
【００５９】
図に示されるとおり、コモンモードノイズの通過特性は約５ＧＨｚ以上では約−１０ｄＢでほぼ一定となり、約５ＧＨｚから上の周波数では、コモンモードノイズがＲ１２〜Ｒ３４を経由していることがわかる。
【００６０】
また、２．５ＧＨｚでのコモンモードノイズの減衰量は約４ｄＢであり、充分とは言えないが、このような構造でコモンモードノイズの減衰が得られることが示されている。
【００６１】
ここで、抵抗Ｒ１２〜Ｒ３４によって、どの程度コモンモードノイズが吸収減衰するか調べるために、４端子回路網５に入力されたコモンモードノイズの電力を１００％として、周波数毎に通過する電力の割合、反射する電力の割合および吸収される電力の割合を求めた。
【００６２】
図４は、図２の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。２．５ＧＨｚでは１５％、５ＧＨｚ以上では約４０％の電力が吸収されていることが分かる。
【００６３】
また比較のため、図１４に示す理想的なコモンモードチョークコイルに入力されたコモンモードノイズ電力の、通過、反射および吸収の割合を図１６に示す。従来のコモンモードチョークコイルでは、入力されたコモンモードノイズ電力のほとんどが遮断されるが、その遮断された電力の約９０％が反射していることが分かる。
【００６４】
よって、図２の本発明に係るコモンモードフィルタは、既存のコモンモードチョークコイルに比べて、入力端子における反射コモンモードノイズのピーク電圧を低く抑えることが可能である。
図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、図２の構成を改
【００６５】
良して、５ＧＨｚ以下の周波数でコモンモードノイズの減衰量をより大きくすることを可能にするものである。なお、以降の図においては、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂとの間のみを図示する。
【００６６】
図５の構成は、図２における同一区間内の一方の差動線路（正相側）１と他方の差動線路（負相側）３とのインダクタＬｏ間に図に示す極性によって相互誘導ｍの結合を持たせたもので、結合の極性は、コモンモードノイズに対し正の結合となるような極性である。
【００６７】
すなわち、同一区間内の差動線路間で対をなすインダクタＬｏ間が差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持った関係になっており、コモンモードノイズに対するインダクタンスＬｃは「数３」、差動信号に対するインダクタンスＬｄは「数４」に示すようになる。
【００６８】
【数３】
【００６９】
【数４】
【００７０】
従って、コモンモードノイズに対するインダクタンスＬｃは差動信号に対するインダクタンスＬｄよりも大きい値となり、コモンモードノイズに対して、より低い周波数からインダクタンスＬｃを大きな直列インピーダンスとして寄与させるものである。
【００７１】
一方、差動信号に対しては、Ｌｄが小さくなるので遅延時間も小さくでき、その結果、通過帯域を広くし易いという利点が生じる。
【００７２】
図６は、図５に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。
【００７３】
ところで、多くの回路シミュレータでは、相互誘導ｍに代わって、結合係数ｋを用いる場合が多く、今回も結合係数ｋを用いて解析した。結合係数ｋと相互誘導ｍとの関係式は「数５」で与えられる。
【００７４】
【数５】
【００７５】
図６の特性を求めるに当たっては、ｋ＝０．５とし、差動信号に対する１区間の遅延時間が３０ｐｓ、特性インピーダンスは１００Ωとなるよう、各素子の値を設定した。図６に示されるとおり、５ＧＨｚ以下のコモンモードノイズの減衰量が大きく改善されている上、差動信号の通過帯域は約９．５ＧＨｚであり、差動信号に対する良好な通過特性が得られていることがわかる。
【００７６】
図７は、図５の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。図４に比べ、反射の割合が大きくなっている。これは、インダクタンスＬｃが５ＧＨｚ以下のコモンモードノイズに対しても大きな直列インピーダンスとして寄与する一方、５ＧＨｚ以下では、キャパシタＣｏ／２の直列インピーダンスが無視できず、Ｒ１２〜Ｒ３４を通る経路に入ることができないため、反射するしか道がないことによって生じる現象である。すなわち、図５に示す構成では、既存のコモンモード・チョークコイルの機能も一部に取り入れて、コモンモードノイズを減衰させることができる。
【００７７】
なお、以上の定Ｋπ型集中定数差動遅延線を用いる場合は、１区間構成でも、直列接続されたキャパシタどうしの接続点が２箇所となるため、コモンモード減衰用の抵抗が接続でき、コモンモードフィルタとして機能させることが可能である。
【００７８】
図８は本発明のコモンモードフィルタに係る第３の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
【００７９】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ１で結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。
【００８０】
さらに、同一区間内のインダクタＬｏ／２は、入力側の正相と負相間および出力側の正相と負相間で相互誘導ｍ２にて結合されており、入力側の正相と出力側の負相間および出力側の正相と入力側の負相間で相互誘導ｍ３にて結合されている。
【００８１】
また、キャパシタＣｏとＣｏどうしの各接続点をＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間にコモンモードノイズ減衰用抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。
【００８２】
この図８における３種類の結合は、本発明の主旨の１つである小型に形成することを実現するため、各差動遅延素子ｄｌ１〜ｄｌ４の１区間分を形成する４つのインダクタＬｏ／２を接近して配置させると、互いに相互誘導を持つことになり、図８のように３種の相互誘導が定められる。
【００８３】
なお、回路解析においては、相互誘導ｍ１、ｍ２、ｍ３に代わり、それぞれを結合係数に置き換えて解析した。即ちｍ１に対応する結合係数をｋ１、ｍ２に対応する結合係数をｋ２、ｍ３に対応する結合係数をｋ３とすると、それぞれ「数６」、「数７」、「数８」で示される。
【００８４】
【数６】
【００８５】
【数７】
【００８６】
【数８】
【００８７】
従って、図８のようにインダクタの極性を定めると、差動信号に対する直列素子としてのインダクタンスＬｄ／２は、同一区間内で入力側の正相と負相間または出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との差分となり、「数９」で示される。
【００８８】
【数９】
【００８９】
更に、差動信号に対し誘導ｍ型として機能する正味の相互誘導をｍｄとすると、ｍｄは「数１０」で示される。
【００９０】
【数１０】
【００９１】
一方、コモンモードノイズに対する直列素子としてのインダクタンスＬｃ／２は、同一区間内で入力側の正相と負相間または出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との和分となり、「数１１」で示される。
【００９２】
【数１１】
【００９３】
更に、コモンモードノイズに対して、誘導ｍ型として機能する正味の相互誘導ｍｃは「数１２」で示される。
【００９４】
【数１２】
【００９５】
更に、回路解析においては、相互誘導ｍdも結合係数ｋｄに置き換えており、ｋｄは「数１３」で示される。
【００９６】
【数１３】
【００９７】
図９は図８に示す本発明のコモンモードフィルタの特性図であり、ｋｄ＝０．２４とし、差動信号に対する１区間の遅延時間が３７．５ｐｓで、特性インピーダンスが１００Ωとなるように定め、更に、ｍ２に対応する結合係数ｋ２＝０．２、ｍ３に対応する結合係数ｋ３＝０．２とした場合である。
【００９８】
なお、以上の条件からｍ１に対応する結合係数ｋ１を求める数式は「数１４」で示され、
【００９９】
【数１４】
となる。
【０１００】
図９のコモンモードノイズ通過特性Ｓｃｃ２１から分かるとおり、２ＧＨｚ以上の周波数域で約１０ｄＢのコモンモードノイズ減衰量が得られており、図５の構成には若干劣るものの、コモンモードフィルタとして機能している上、差動信号の通過帯域は約１０ＧＨｚであり、差動信号に対する良好な通過特性が得られていることが分かる。
【０１０１】
図１０は、図８の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。２．５ＧＨｚで約３０％の吸収が得られており、５ＧＨｚ以下のコモンモード電力吸収量は、図２や図５の構成と比較して最も大きい。
【０１０２】
図１１は本発明のコモンモードフィルタに係る第４の実施の形態である。
【０１０３】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。ただし、簡単化するため図８に示すような正相側インダクタと負相側インダクタ間の相互誘導はないものとする。
【０１０４】
この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。
【０１０５】
図１２は図１１に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図１１の特性は、１区間の遅延時間が３７．５ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【０１０６】
この図１１の構成においてもこれまでと同様に、相互誘導ｍの代わりに結合係数ｋを用いて解析した。相互誘導ｍと結合係数ｋとの関係は「数１５」で示される。
【０１０７】
【数１５】
【０１０８】
この場合はｋ＝０．４２である。さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４２の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。
【０１０９】
このような構成での差動信号通過特性Ｓｄｄ２１およびコモンモードノイズ通過特性Ｓｃｃ２１を図１２に示す。コモンモード通過特性Ｓｃｃ２１を、図５や図８の構成に比べると、正相側インダクタと負相側インダクタ間の相互誘導がない分、コモンモードノイズの減推量が小さくなる。しかしながら、差動信号通過特性は１５ＧＨｚまでほとんど減衰がなく、また図示はしないが、群遅延特性も平坦で、差動信号に対しては理想線路に近い特性を示している。
【０１１０】
図１３は、図１１の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合であり、図８の構成に近い特性が得られている。
【０１１１】
以上、定Ｋ型、誘導ｍ型、および全域通過型の３種類の差動遅延線を用いて、それぞれ異なった構成のコモンモードフィルタを例示してきたが、全ての差動遅延線を全ての構成のコモンモードフィルタに適用可能である。
【０１１２】
さらに、本発明のコモンモードフィルタでは、集中定数の差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
【０１１３】
例えば、誘導ｍ型が梯子型差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
【０１１４】
要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれは本発明の目的達成が可能である。
【０１１５】
また、例示しないが、他の差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。
【０１１６】
ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。
【０１１７】
以上のことから、梯子型の差動４端子回路でその受動直列素子にインダクタを、その受動並列素子にキャパシタを配置した集中定数の差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズを吸収することで、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
【０１１８】
なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用の抵抗Ｒ１２〜Ｒ３４を省略したものを一部に用いて直列接続することも可能である。
【０１１９】
また、接続点間に接続する抵抗は、必ずしも隣接区間の接続点間である必要はなく、２区間以上離れた接続点間に接続しても良い。
【符号の説明】
【０１２０】
１Ａ、１Ｂ 差動入力端子（入力側）
２Ａ、２Ｂ 差動出力端子（出力側）
１、３ 差動線路
５ 梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ キャパシタ
ＤＬ 集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４ 差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２ インダクタ
Ｒ１２、Ｒ２３、Ｒ３４ コモンモードノイズ減衰用抵抗
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 接続点
＋ｖｄ、−ｖｄ 差動電源
Ｖｃ コモンモードノイズ源
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
【０００３】
特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。
【０００４】
もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合して外部へは放射し難い。
【０００５】
しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射し易く、電磁放射ノイズとなり易い。
【０００６】
そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。
【０００７】
この種の公知例として、特開２００４−２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。
【０００８】
ところで、理想的なコモンモード・チョークコイルは、図１４の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。
【０００９】
このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１５の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。
【００１０】
他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１５の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。
【００１１】
このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１５は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−２６６６３４号公報
【特許文献２】特開２０００−５８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
今後、伝送速度が５〜１０ギガビット／秒と高速化することは必至であり、その場合のクロック周波数は２．５〜５ＧＨｚとなるため、コモンモード・チョークコイルでの波形劣化を防ぐには、少なくともその３倍の高調波である７．５〜１５ＧＨｚまでの差動信号を振幅劣化なく、かつ群遅延特性を平坦に通過させる必要があり、しかも同じ帯域のコモンモードノイズを遮断させねばならない。
【００１４】
しかし、扱う周波数が５ＧＨｚを超えると磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。それに分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。
【００１５】
具体的にシュミレーションしてみると、そのやり方にもよるが、図１４においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。
【００１６】
従って、５ＧＨｚを超える周波数範囲でも磁性体に巻かれたコイル間の結合係数を１に近い値に維持しなければならないコモンモード・チョークコイルは、その性能向上への限界がある。
【００１７】
さらに、コモンモード・チョークコイルは、コモンモードノイズに対し、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部は終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。
【００１８】
そのため、入力端子部において、印加されたコモンモードノイズと、これが開放終端的に反射した、反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。
【００１９】
入力端子部は、実装を容易にするためむき出しで、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。
【００２０】
本発明はそのような課題を解決するためになされたもので、５ＧＨｚ以上の周波数帯域において、差動信号に対する通過特性および群遅延特性を良好に維持することが容易でグランド端子が不要な小型のコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００２１】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路で構成されてなる１区間分の集中定数差動遅延線であって、上記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で上記差動線路中に梯子型に直列配置された集中定数差動遅延線と、直列接続された上記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗と、を具備している。
【００２２】
本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線の同一区間内の差動線路間で対をなす上記インダクタ間に相互誘導を持たせ、差動信号に対してはそれらのインダクタのインダクタンスと当該相互誘導による相互インダクタンスの差分を受動直列素子として機能させ、コモンモードノイズに対してはそれらのインダクタのインダクタンスと当該相互誘導の相互インダクタンスの和分を受動直列素子として機能させる構成となっている。
【００２３】
本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。
【００２４】
本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。
【００２５】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。
【００２６】
本発明の請求項６に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。
【発明の効果】
【００２７】
このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した１区間分の集中定数差動遅延線であって、上記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で上記差動線路中に梯子型に直列配置された集中定数差動遅延線と、直列接続された上記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗とを具備しているから、小型化可能な構成で超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断・吸収し、入力端子部におけるコモンモードノイズのピーク電圧が低減されるので電磁障害も引き起こし難い。
【００２８】
本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線の同一区間内の差動線路間で対をなす上記インダクタ間に相互誘導を持たせ、差動信号に対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスとの差分を直列素子として機能させ、コモンモードノイズに対しては、それらのインダクタのインダクタンスとそれらの相互誘導の相互インダクタンスとの和分を直列素子として機能させるから、上記構成で種々の特性を得ることが可能である。
【００２９】
本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。
【００３０】
本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。
【００３１】
本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。
【００３２】
本発明の請求項６に係るコモンモードフィルタでは、上記集中定数差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。
【図２】本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。
【図３】図２に示す本発明のコモンモードフィルタの通過特性図である。
【図４】図２に示す本発明のコモンモードフィルタの電力配分特性図である。
【図５】本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。
【図６】図５に示す本発明のコモンモードフィルタの通過特性図である。
【図７】図５に示す本発明のコモンモードフィルタの電力配分特性図である。
【図８】本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。
【図９】図８に示す本発明のコモンモードフィルタの通過特性図である。
【図１０】図８に示す本発明のコモンモードフィルタの電力配分特性図である。
【図１１】本発明に係るコモンモードフィルタの第４の実施の形態を示す回路図である。
【図１２】図１１に示す本発明のコモンモードフィルタの通過特性図である。
【図１３】図１１に示す本発明のコモンモードフィルタの電力配分特性図である。
【図１４】従来のコモンモード・チョークコイルの等価回路である。
【図１５】図１４に示す従来のコモンモード・チョークコイルの通過特性図である。
【図１６】図１４に示す従来のコモンモード・チョークコイルの電力配分特性図である。
【発明を実施するための形態】
【００３４】
以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
【００３５】
まず、本発明のコモンモードフィルタの基となる集中定数の差動遅延線を説明する。
【００３６】
図１は本発明のコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
【００３７】
図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
【００３８】
梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
【００３９】
すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてキャパシタＣｏ／４、Ｃｏ／２が接続されている。
【００４０】
差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
【００４１】
この差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は、共用されている。
【００４２】
しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は、中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。
【００４３】
各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
【００４４】
【数１】
【００４５】
各差動遅延素子ｄｌ１〜ｄｌ３の差動インピーダンスＺｄは、「数２」のように示される。
【００４６】
【数２】
【００４７】
図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
【００４８】
なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
【００４９】
次に、本発明に係るコモンモードフィルタを詳細に説明する。
【００５０】
図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１に示す集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
【００５１】
上述した図１の各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
【００５２】
すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
【００５３】
各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点をＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間にはコモンモードノイズ減衰用抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。その他の構成は図１と同様である
【００５４】
このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
【００５５】
すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。そのため、差動信号に対しては、コモンモードノイズ減衰用抵抗は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。
【００５６】
他方、第１の構成では、梯子型差動４端子網５の内部にグランドへの帰還経路がないため、差動入力端子１Ａおよび１Ｂに印加されたコモンモードノイズは、インダクタンスＬｏが直列インピーダンスとして寄与しない低い周波数では、インダクタンスＬｏを通過して差動出力端子２Ａおよび２Ｂに出力される。周波数が高くなるに従い、インダクタンスＬｏの直列インピーダンスが寄与するとともにキャパシタＣｏ／２の直列インピーダンスが無視できるようになり、コモンモードノイズはインダクタンスＬｏを通る経路よりも、抵抗Ｒ１２、Ｒ２３およびＲ３４を経由して差動出力端子２Ａおよび２Ｂに戻る経路を選ぶようになる。
【００５７】
従って、コモンモードノイズがＲ１２〜Ｒ３４を経由するような周波数範囲では、コモンモードノイズにとっては、差動入力端子１Ａ、１ＢにおいてＲ１２〜Ｒ３４および終端抵抗Ｚｏの直列接続による不整合終端がなされたように見え、反射、通過および抵抗Ｒ１２〜Ｒ３４での吸収の割合がこれらの抵抗値で決まる。
【００５８】
図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間４０ｐｓ、差動インピーダンス１００Ωとし、２．５ＧＨｚ差動クロックが通過できるよう、２．５ＧＨｚクロックの３次高調波成分である７．５ＧＨｚを上回る、約８ＧＨｚの差動信号通過帯域に設定したものである。
【００５９】
図に示されるとおり、コモンモードノイズの通過特性は約５ＧＨｚ以上では約−１０ｄＢでほぼ一定となり、約５ＧＨｚから上の周波数では、コモンモードノイズがＲ１２〜Ｒ３４を経由していることがわかる。
【００６０】
また、２．５ＧＨｚでのコモンモードノイズの減衰量は約４ｄＢであり、充分とは言えないが、このような構造でコモンモードノイズの減衰が得られることが示されている。
【００６１】
ここで、抵抗Ｒ１２〜Ｒ３４によって、どの程度コモンモードノイズが吸収減衰するか調べるために、４端子回路網５に入力されたコモンモードノイズの電力を１００％として、周波数毎に通過する電力の割合、反射する電力の割合および吸収される電力の割合を求めた。
【００６２】
図４は、図２の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。２．５ＧＨｚでは１５％、５ＧＨｚ以上では約４０％の電力が吸収されていることが分かる。
【００６３】
また比較のため、図１４に示す理想的なコモンモードチョークコイルに入力されたコモンモードノイズ電力の、通過、反射および吸収の割合を図１６に示す。従来のコモンモードチョークコイルでは、入力されたコモンモードノイズ電力のほとんどが遮断されるが、その遮断された電力の約９０％が反射していることが分かる。
【００６４】
よって、図２の本発明に係るコモンモードフィルタは、既存のコモンモードチョークコイルに比べて、入力端子における反射コモンモードノイズのピーク電圧を低く抑えることが可能である。
図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、図２の構成を改
【００６５】
良して、５ＧＨｚ以下の周波数でコモンモードノイズの減衰量をより大きくすることを可能にするものである。なお、以降の図においては、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂとの間のみを図示する。
【００６６】
図５の構成は、図２における同一区間内の一方の差動線路（正相側）１と他方の差動線路（負相側）３とのインダクタＬｏ間に図に示す極性によって相互誘導ｍの結合を持たせたもので、結合の極性は、コモンモードノイズに対し正の結合となるような極性である。
【００６７】
すなわち、同一区間内の差動線路間で対をなすインダクタＬｏ間が差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持った関係になっており、コモンモードノイズに対するインダクタンスＬｃは「数３」、差動信号に対するインダクタンスＬｄは「数４」に示すようになる。
【００６８】
【数３】
【００６９】
【数４】
【００７０】
従って、コモンモードノイズに対するインダクタンスＬｃは差動信号に対するインダクタンスＬｄよりも大きい値となり、コモンモードノイズに対して、より低い周波数からインダクタンスＬｃを大きな直列インピーダンスとして寄与させるものである。
【００７１】
一方、差動信号に対しては、Ｌｄが小さくなるので遅延時間も小さくでき、その結果、通過帯域を広くし易いという利点が生じる。
【００７２】
図６は、図５に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。
【００７３】
ところで、多くの回路シミュレータでは、相互誘導ｍに代わって、結合係数ｋを用いる場合が多く、今回も結合係数ｋを用いて解析した。結合係数ｋと相互誘導ｍとの関係式は「数５」で与えられる。
【００７４】
【数５】
【００７５】
図６の特性を求めるに当たっては、ｋ＝０．５とし、差動信号に対する１区間の遅延時間が３０ｐｓ、特性インピーダンスは１００Ωとなるよう、各素子の値を設定した。図６に示されるとおり、５ＧＨｚ以下のコモンモードノイズの減衰量が大きく改善されている上、差動信号の通過帯域は約９．５ＧＨｚであり、差動信号に対する良好な通過特性が得られていることがわかる。
【００７６】
図７は、図５の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。図４に比べ、反射の割合が大きくなっている。これは、インダクタンスＬｃが５ＧＨｚ以下のコモンモードノイズに対しても大きな直列インピーダンスとして寄与する一方、５ＧＨｚ以下では、キャパシタＣｏ／２の直列インピーダンスが無視できず、Ｒ１２〜Ｒ３４を通る経路に入ることができないため、反射するしか道がないことによって生じる現象である。すなわち、図５に示す構成では、既存のコモンモード・チョークコイルの機能も一部に取り入れて、コモンモードノイズを減衰させることができる。
【００７７】
なお、以上の定Ｋπ型集中定数差動遅延線を用いる場合は、１区間構成でも、直列接続されたキャパシタどうしの接続点が２箇所となるため、コモンモード減衰用の抵抗が接続でき、コモンモードフィルタとして機能させることが可能である。
【００７８】
図８は本発明のコモンモードフィルタに係る第３の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
【００７９】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ１で結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。
【００８０】
さらに、同一区間内のインダクタＬｏ／２は、入力側の正相と負相間および出力側の正相と負相間で相互誘導ｍ２にて結合されており、入力側の正相と出力側の負相間および出力側の正相と入力側の負相間で相互誘導ｍ３にて結合されている。
【００８１】
また、キャパシタＣｏとＣｏどうしの各接続点をＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間にコモンモードノイズ減衰用抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。
【００８２】
この図８における３種類の結合は、本発明の主旨の１つである小型に形成することを実現するため、各差動遅延素子ｄｌ１〜ｄｌ４の１区間分を形成する４つのインダクタＬｏ／２を接近して配置させると、互いに相互誘導を持つことになり、図８のように３種の相互誘導が定められる。
【００８３】
なお、回路解析においては、相互誘導ｍ１、ｍ２、ｍ３に代わり、それぞれを結合係数に置き換えて解析した。即ちｍ１に対応する結合係数をｋ１、ｍ２に対応する結合係数をｋ２、ｍ３に対応する結合係数をｋ３とすると、それぞれ「数６」、「数７」、「数８」で示される。
【００８４】
【数６】
【００８５】
【数７】
【００８６】
【数８】
【００８７】
従って、図８のようにインダクタの極性を定めると、差動信号に対する直列素子としてのインダクタンスＬｄ／２は、同一区間内で入力側の正相と負相間または出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との差分となり、「数９」で示される。
【００８８】
【数９】
【００８９】
更に、差動信号に対し誘導ｍ型として機能する正味の相互誘導をｍｄとすると、ｍｄは「数１０」で示される。
【００９０】
【数１０】
【００９１】
一方、コモンモードノイズに対する直列素子としてのインダクタンスＬｃ／２は、同一区間内で入力側の正相と負相間または出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との和分となり、「数１１」で示される。
【００９２】
【数１１】
【００９３】
更に、コモンモードノイズに対して、誘導ｍ型として機能する正味の相互誘導ｍｃは「数１２」で示される。
【００９４】
【数１２】
【００９５】
更に、回路解析においては、相互誘導ｍdも結合係数ｋｄに置き換えており、ｋｄは「数１３」で示される。
【００９６】
【数１３】
【００９７】
図９は図８に示す本発明のコモンモードフィルタの特性図であり、ｋｄ＝０．２４とし、差動信号に対する１区間の遅延時間が３７．５ｐｓで、特性インピーダンスが１００Ωとなるように定め、更に、ｍ２に対応する結合係数ｋ２＝０．２、ｍ３に対応する結合係数ｋ３＝０．２とした場合である。
【００９８】
なお、以上の条件からｍ１に対応する結合係数ｋ１を求める数式は「数１４」で示され、
【００９９】
【数１４】
となる。
【０１００】
図９のコモンモードノイズ通過特性Ｓｃｃ２１から分かるとおり、２ＧＨｚ以上の周波数域で約１０ｄＢのコモンモードノイズ減衰量が得られており、図５の構成には若干劣るものの、コモンモードフィルタとして機能している上、差動信号の通過帯域は約１０ＧＨｚであり、差動信号に対する良好な通過特性が得られていることが分かる。
【０１０１】
図１０は、図８の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。２．５ＧＨｚで約３０％の吸収が得られており、５ＧＨｚ以下のコモンモード電力吸収量は、図２や図５の構成と比較して最も大きい。
【０１０２】
図１１は本発明のコモンモードフィルタに係る第４の実施の形態である。
【０１０３】
すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。ただし、簡単化するため図８に示すような正相側インダクタと負相側インダクタ間の相互誘導はないものとする。
【０１０４】
この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４が接続されている。
【０１０５】
図１２は図１１に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図１１の特性は、１区間の遅延時間が３７．５ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
【０１０６】
この図１１の構成においてもこれまでと同様に、相互誘導ｍの代わりに結合係数ｋを用いて解析した。相互誘導ｍと結合係数ｋとの関係は「数１５」で示される。
【０１０７】
【数１５】
【０１０８】
この場合はｋ＝０．４２である。さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４２の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。
【０１０９】
このような構成での差動信号通過特性Ｓｄｄ２１およびコモンモードノイズ通過特性Ｓｃｃ２１を図１２に示す。コモンモード通過特性Ｓｃｃ２１を、図５や図８の構成に比べると、正相側インダクタと負相側インダクタ間の相互誘導がない分、コモンモードノイズの減推量が小さくなる。しかしながら、差動信号通過特性は１５ＧＨｚまでほとんど減衰がなく、また図示はしないが、群遅延特性も平坦で、差動信号に対しては理想線路に近い特性を示している。
【０１１０】
図１３は、図１１の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合であり、図８の構成に近い特性が得られている。
【０１１１】
以上、定Ｋ型、誘導ｍ型、および全域通過型の３種類の差動遅延線を用いて、それぞれ異なった構成のコモンモードフィルタを例示してきたが、全ての差動遅延線を全ての構成のコモンモードフィルタに適用可能である。
【０１１２】
さらに、本発明のコモンモードフィルタでは、集中定数の差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
【０１１３】
例えば、誘導ｍ型が梯子型差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
【０１１４】
要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれは本発明の目的達成が可能である。
【０１１５】
また、例示しないが、他の差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。
【０１１６】
ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。
【０１１７】
以上のことから、梯子型の差動４端子回路でその受動直列素子にインダクタを、その受動並列素子にキャパシタを配置した集中定数の差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズを吸収することで、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
【０１１８】
なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用の抵抗Ｒ１２〜Ｒ３４を省略したものを一部に用いて直列接続することも可能である。
【０１１９】
また、接続点間に接続する抵抗は、必ずしも隣接区間の接続点間である必要はなく、２区間以上離れた接続点間に接続しても良い。
【符号の説明】
【０１２０】
１Ａ、１Ｂ 差動入力端子（入力側）
２Ａ、２Ｂ 差動出力端子（出力側）
１、３ 差動線路
５ 梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ キャパシタ
ＤＬ 集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４ 差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２ インダクタ
Ｒ１２、Ｒ２３、Ｒ３４ コモンモードノイズ減衰用抵抗
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 接続点
＋ｖｄ、−ｖｄ 差動電源
Ｖｃ コモンモードノイズ源
【特許請求の範囲】
【請求項１】
差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる１区間分の集中定数差動遅延線であって、前記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で前記差動線路中に梯子型に直列配置された集中定数差動遅延線と、
直列接続された前記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗と、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
前記受動直列素子としての同一区間内のインダクタは該差動線路間で対をなすインダクタ間に相互誘導を持たせ、差動信号に対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスの差分を受動直列素子として機能させ、コモンモードノイズに対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスの和分を受動直列素子として機能させる請求項１記載のコモンモードフィルタ。
【請求項３】
前記集中定数差動遅延線は、定Ｋ型構成である請求項１または２記載のコモンモードフィルタ。
【請求項４】
前記集中定数差動遅延線は、誘導ｍ型構成である請求項１または２記載のコモンモードフィルタ。
【請求項５】
前記集中定数差動遅延線は、全域通過型構成である請求項１または２記載のコモンモードフィルタ。
【請求項６】
前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項３〜５いずれか１記載のコモンモードフィルタ。
【請求項１】
差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる１区間分の集中定数差動遅延線であって、前記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなり、少なくとも１区間以上の区間構成で前記差動線路中に梯子型に直列配置された集中定数差動遅延線と、
直列接続された前記キャパシタどうしの接続点間に接続されたコモンモードノイズ減衰用の抵抗と、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
前記受動直列素子としての同一区間内のインダクタは該差動線路間で対をなすインダクタ間に相互誘導を持たせ、差動信号に対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスの差分を受動直列素子として機能させ、コモンモードノイズに対しては当該インダクタのインダクタンスと当該相互誘導の相互インダクタンスの和分を受動直列素子として機能させる請求項１記載のコモンモードフィルタ。
【請求項３】
前記集中定数差動遅延線は、定Ｋ型構成である請求項１または２記載のコモンモードフィルタ。
【請求項４】
前記集中定数差動遅延線は、誘導ｍ型構成である請求項１または２記載のコモンモードフィルタ。
【請求項５】
前記集中定数差動遅延線は、全域通過型構成である請求項１または２記載のコモンモードフィルタ。
【請求項６】
前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項３〜５いずれか１記載のコモンモードフィルタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１１９４９２（Ｐ２０１１−１１９４９２Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７６１３７（Ｐ２００９−２７６１３７）
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００１０３２５３）エルメック株式会社 (4)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００１０３２５３）エルメック株式会社 (4)
【Ｆターム（参考）】
[ Back to top ]