シミュレーション方法及び半導体装置の製造方法
【課題】高精度なシミュレーションを実現し得るシミュレーション方法、及び、そのシミュレーション方法を用いた半導体装置の製造方法を提供する。
【解決手段】主パターン10と補助パターン12とが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことができ、フィッティング誤差を極めて小さくすることが可能となる。
【解決手段】主パターン10と補助パターン12とが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことができ、フィッティング誤差を極めて小さくすることが可能となる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、シミュレーション方法及び半導体装置の製造方法に係り、特に、シミュレーションの精度を向上し得るシミュレーション方法及びそのシミュレーション方法を用いた半導体装置の製造方法に関する。
【背景技術】
【0002】
LSIの高集積化が進み、LSIに形成される半導体素子のサイズが微小化するに伴い、フォトリソグラフィ工程におけるパターンの転写の精度が問題となりつつある。
【0003】
例えば、設計段階ではコーナー部を直角に設定したにもかかわらず、ウェハ上のフォトレジスト膜上に転写された段階においては、コーナー部に丸みを帯びてしまうといった現象が生じる。また、微細な配線の幅が、設計値より太くなってしまったり、設計より細くなってしまったりといった現象が生じる。このような現象は、光近接効果(Optical Proximity Effect)と称される。
【0004】
パターンの微細化が進行するに伴い、光近接効果の影響は深刻となり、エッチング後におけるパターンの寸法が許容寸法を満たさない場合も生じ得る。
【0005】
そこで、かかる光近接効果の影響を低減する技術、即ち、光近接効果補正(OPC:Optical Proximity effect Correction)技術が注目されている。光近接効果補正とは、上記のような寸法変動が打ち消されるように、フォトリソグラフィ工程において用いられるフォトマスクを予め補正する技術である。
【0006】
ところで、近時では、実際に設計されたフォトマスクをウェハ(フォトレジスト膜)上に転写した際に、どのようなパターンがウェハ上に形成されるかをシミュレーションにより求める技術が提案されている。
【0007】
シミュレーションを正確に行うことができれば、設計効率の向上に資することが可能となる。
【特許文献1】特開2004−163472号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、提案されているシミュレーション技術では、必ずしも十分に高精度なシミュレーションを行うことができず、実際に設計されたフォトマスクをウェハ(フォトレジスト膜)に転写した際に得られるパターンの実測値とシミュレーションにより求められる計算値との間にはある程度の誤差(フィッティング誤差)が生じていた。
【0009】
本発明の目的は、高精度なシミュレーションを実現し得るシミュレーション方法、及び、そのシミュレーション方法を用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いてシミュレーションを行うことを特徴とするシミュレーション方法が提供される。
【0011】
本発明の他の観点によれば、第1の開口部と、位相シフタが設けられた第2の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、前記第1の開口部の設計寸法のデータに第1のバイアス値が加えられたデータを前記第1の開口部の寸法のデータとして用い、前記第2の開口部の設計寸法のデータに第2のバイアス値が加えられたデータを前記第2の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートすることを特徴とするシミュレーション方法が提供される。
【0012】
本発明の更に他の観点によれば、主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いて行うシミュレーション方法を、光近接効果補正の際に用いることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0013】
本発明によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことができ、フィッティング誤差を極めて小さくすることが可能となる。
【0014】
また、本発明によれば、光近接効果補正を行う際に、上記のシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本発明によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
【発明を実施するための最良の形態】
【0015】
[本発明の原理]
図1は、配線間隔とフィッティング誤差との関係を示すグラフである。図1における横軸は主パターンと主パターンとの間隔、即ち、実際に配線として用いられるパターン同士の間隔を示している。なお、図1における横軸の値は、ウェハ(フォトレジスト膜)上での値である。図1における縦軸は、ウェハ(フォトレジスト膜)上に転写されたパターンの実測値から計算値(シミュレーションにより求められた値)を除した値(フィッティング誤差)を示している。図1に示す測定を行う際には、配線のパターンの幅は、ウェハ(フォトレジスト膜)上において例えば80nm程度とした。
【0016】
図1から分かるように、ウェハ上における配線間隔が350nmより大きくなると、フィッティング誤差は著しく大きくなる傾向にある。また、図1から分かるように、配線間隔が450nmより大きくなると、フィッティング誤差は更に大きくなる傾向にある。
【0017】
図2は、フォトマスクに形成されたパターンを示す平面図である。図2(a)は、配線間隔が約350nm〜450nmの範囲の場合におけるパターンの配置を示す平面図である。図2(a)に示すように、主パターン10の間には補助パターン(アシストバー、スキャッタリングバー)12が一本ずつ配されている。図2(b)は、配線間隔が450nmより大きい場合におけるパターンの配置を示す平面図である。図2(b)に示すように、主パターン10の間には、補助パターン12が二本ずつ配されている。
【0018】
これらのことから、主パターン10の間に補助パターン12を形成した場合には、フィッティング誤差が大きくなり、しかも、主パターン10の間に補助パターン12を複数ずつ形成した場合には、フィッティング誤差はより大きくなることが分かる。
【0019】
フィッティング誤差が生じる要因としては、以下の2つの要因が考えられる。
【0020】
第1の要因としては、実際のフォトマスクに形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとの間に誤差がある場合である。即ち、主パターンはウェハ上に転写することが必要であるため、比較的太い幅で形成され、補助パターンはフォトレジスト膜上に転写されないようにする必要があるため、比較的狭い幅で形成される。露光光源として比較的波長の短いArFエキシマレーザ等を用いる場合には、ArFエキシマレーザの波長は193nm程度であるのに対し、補助パターン12の幅は例えばフォトマスク上において160nm程度である。補助パターンはフォトレジスト膜上に転写させることを目的とするものではないため、補助パターンの幅は露光光源の波長と同程度か露光光源の波長よりも短い。このため、設計値通りの良好な補助パターンをフォトマスク上に形成することは困難である。このように、実際のフォトマスク上に形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとが異なっている場合には、フィッティング誤差が生じる要因となる。
【0021】
第2の要因は、フォトマスクの表面において生じる電磁気的な現象によるものと考えられる。
【0022】
図3は、フォトマスクの表面において生じる電磁気的な現象を示す概念図である。図3は、フォトマスクに露光光を照射した際における電場の強度分布を示す概念図である。図3の紙面上側から例えば波長193nmのArFエキシマレーザを照射した場合、フォトマスク8における電場の強度分布は図に示すようになる。なお、図3に示す電場の強度分布をシミュレーションで求める際には、基板2の屈折率を1.5、遮光部(補助パターン)12の屈折率を4.34+0.59i、空気の屈折率を1とした。また、遮光部12の幅aは200nmとした。
【0023】
図3から分かるように、遮光部12が存在している領域においては光が遮られ、遮光部12が存在していない領域においては光が十分に透過することが理想的である。
【0024】
しかしながら、図3に示すように、遮光部12の近傍の領域においても、電場の強度が比較的小さく、光が十分に透過しない領域bが存在している。かかる領域bの幅は、フォトマスク8上において、遮光部12の両側に20nm程度の範囲で生じると考えられる。4:1の縮小露光の場合には、かかる領域bの幅は、ウェハ上においては、パターンの両側に5nm程度の範囲で存在することとなる。このように光の透過がある程度遮られる領域bが生じるのは、フォトマスク8の表面において生じる電磁気的な現象によるものと考えられる。このような電磁気的な現象も、フィッティング誤差が生じる要因となる。
【0025】
このような現象を考慮することなくシミュレーションを行った場合には、ある程度のフィッティング誤差が生じてしまう。
【0026】
本願発明者は、鋭意検討した結果、補助パターンの寸法のデータに対してバイアス値を加えたデータを補助パターンのデータとして用いてシミュレーションを行うことにより、フィッティング誤差を小さくし得ることに想到した。なお、あくまでも補助パターンの寸法のデータにバイアス値を加えるのは、シミュレーションを行う際のみのことであり、実際のフォトマスクのパターンは設計値に基づいて形成される。
【0027】
[第1実施形態]
本発明の第1実施形態によるシミュレーション方法を図4及び図5を用いて説明する。図4は、フォトマスクに形成されたパターンを示す平面図である。
【0028】
図4に示すように、主パターンの間には、補助パターンが一本ずつ配されている。補助パターンの寸法の設計値Wは、ウェハ上において例えば40nmである。1:4の縮小露光用を行う場合には、補助パターンの寸法の設計値Wは、フォトマスク上において例えば160nmとなる。
【0029】
ところが、補助パターンのデータとして設計値通りのデータを用いてシミュレーションを行った場合には、上述したように、フィッティング誤差の十分に小さいシミュレーションは困難である。
【0030】
そこで、本実施形態では、ウェハ(フォトレジスト膜)上に転写されるパターンをシミュレートする際には、補助パターン12の寸法の設計値W1にバイアス値を加算した値W1′を、シミュレーションを行う際における補助パターンの寸法のデータとして用いる。
【0031】
かかるバイアス値は、例えばシミュレーションにより求めることが可能である。
【0032】
補助パターンの寸法の設計値をW、シミュレーションの際に用いられる補助パターンの寸法のデータをW1′、パターンの片側におけるバイアス値をBとすると、
W′= W + 2×B …(1)
で表される。補助パターンの寸法の設計値Wの値を例えば40nmとし、バイアス値Bの値を例えば3nmとすると、シミュレーションの際に用いられる補助パターンの寸法のデータW′の値は例えば46nmとなる。
【0033】
なお、ここでは、片側のバイアス値Bを2倍した値を、補助パターンの寸法の設計値Wに加算する場合を例に説明したが、予め用意するバイアス値のデータを、片側のバイアス値のデータにしなくてもよい。片側のバイアス値Bを予め2倍しておいたものを、バイアス値として用いてもよい。
【0034】
上述したように、バイアス値Bの値は、例えばシミュレーション等により予め求められる。バイアス値Bのデータは、シミュレーション装置等のハードディスク装置(記憶装置)等の内部に記憶される。
【0035】
シミュレーションを行う際には、補助パターン12の設計値のデータWにバイアス値Bを適宜加えたデータW′を補助パターン12のデータとして用いて、シミュレーションを行う。
【0036】
図5は、配線間隔とフィッティング誤差との関係を示すグラフである。横軸は、配線間隔、即ち、主パターンと主パターンとの間の間隔を示している。縦軸は、フィッティング誤差、即ち、実測値から計算値(シミュレーション結果)を除した値を示している。図5における●印は、比較例、即ち、補助パターン12の設計値通りの寸法のデータを用いてシミュレーションを行った場合を示している。一方、図における■印は、本実施形態の場合、即ち、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションを行った場合を示している。
【0037】
図5から分かるように、●印の場合、即ち、単に設計値通りの補助パターンの寸法のデータを用いてシミュレーションを行った場合には、フィッティング誤差がかなり大きくなってしまっている。
【0038】
これに対し、本実施形態の場合、即ち、補助パターンの設計寸法のデータにバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行った場合には、フィッティング誤差がかなり小さくなっている。
【0039】
このように、本実施形態によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0040】
[第2実施形態]
本発明の第2実施形態によるシミュレーション方法を図6乃至図8を用いて説明する。図6は、本実施形態によるデータテーブルの形成方法を示すフローチャートである。図7は、フォトマスクに形成されたパターンを示す平面図である。図8は、バイアス値のデータテーブルを示す図である。図1乃至図5に示す第1実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0041】
本実施形態によるシミュレーション方法は、シミュレーション用のデータを形成するためのバイアス値が、補助パターン12の寸法に応じて設定されていることに主な特徴がある。
【0042】
補助パターン12の寸法が一律ではなく様々に設定されている場合には、補助パターン12の設計値と実際に形成される補助パターン12の寸法との間の誤差は、補助パターン12の寸法に応じて様々な値となる。また、このような場合には、フォトマスクの表面において生じる電磁気的な現象の規模も様々となる。従って、このような場合には、補助パターン12の寸法に応じて異なるバイアス値を設定する。
【0043】
まず、補助パターン12の寸法に応じたバイアス値のデータテーブルは、例えば以下のようにしてシミュレーション等により求める。
【0044】
図6に示すように、まず、設計データを作成する(ステップS1)
次に、設計データに基づいて補助パターンを発生させ、GDSIIフォーマットの設計データファイルを形成する(ステップS2)。
【0045】
次に、GDSIIフォーマットのファイルのデータ(設計データ)に基づいてマスクを作成する(図7参照)。
【0046】
次に、実際に形成されたマスクにおける補助パターンの寸法とGDSIIデータにおける補助パターンの寸法とを比較することにより、補助パターンの製造誤差を求める(ステップS3)。
【0047】
そして、補助パターンの製造誤差に関する第1のデータテーブルを作成する(ステップS4)。補助パターンの製造誤差に関する第1のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
【0048】
次に、実際に形成されたマスクを用いて露光を行うことによりフォトレジスト膜にパターンを転写する(ステップS5)。
【0049】
次に、実際に形成されたマスクを用いて露光することにより転写されるパターンの寸法と、設計データに基づくシミュレーションにより得られるパターンの寸法とを比較することにより、フォトマスクの表面において生じる電磁気的現象に起因して生ずるパターンの寸法の誤差を求める(ステップS6)。かかるパターンの寸法の誤差に関する第2のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
【0050】
次に、上記のようにして求められた補助パターンの製造誤差に関する第1のデーテーブルの値と、電磁気的現象に起因して生ずるパターンの寸法の誤差に関する第2のデータテーブルの値とを考慮し、補助パターンのバイアス値についての最終的なデータテーブルを作成する(ステップS7)。
【0051】
上記のようにして、補助パターン12の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。こうして求められたバイアス値のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0052】
上記のようなシミュレーションは、様々なパラメータを細かく変化させながら行ってもよいし、ある程度の範囲でパラメータを比較的粗く変化させながら行ってもよい。
【0053】
こうして、補助パターン12の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。
【0054】
図8は、バイアス値のデータテーブルを示す図である。
【0055】
図8に示すように、例えば、補助パターン12の寸法の設計値W1が40nmの際には、バイアス値B1は例えば3nmとなる。また、補助パターン12の寸法の設計値W2が例えば50nmの際には、バイアス値B2は例えば2nmとなる。また、補助パターン12の寸法の設計値W3が例えば60nmの際には、バイアス値B3は例えば1nmとなる。また、補助パターン12の寸法の設計値W4が例えば70nmの際には、バイアス値B4は例えば0nmとなる。
【0056】
図8に示すように、補助パターン12の寸法(幅)が小さくなるに伴って、バイアス値は大きくなっている。
【0057】
次に、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0058】
補助パターン12の寸法の設計値がW1の場合には、補助パターン12の寸法の設計値W1にバイアス値B1を加算した値W1′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW1′は、
W1′ = W1 + 2×B1 …(2)
で表される。図8に示すように、補助パターン12の設計寸法W1の値が例えば40nmの場合には、上記のシミュレーション結果により、バイアス値B1の値は例えば3nmであるため、W1′の値は例えば46nmとなる。
【0059】
補助パターン12の寸法の設計値がW2の場合には、補助パターン12の寸法の設計値W2にバイアス値B2を加算した値W2′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW2′は、
W2′ = W2 + 2×B2 …(3)
で表される。図8に示すように、補助パターン12の設計寸法W2の値が例えば50nmの場合には、上記のシミュレーション結果により、バイアス値B2の値を例えば2nmであるため、W2′の値は例えば54nmとなる。
【0060】
補助パターン12の寸法の設計値がW3の場合には、補助パターン12の寸法の設計値W3にバイアス値B3を加算した値W3′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW3′は、
W3′ = W3 + 2×B3 …(4)
で表される。図8に示すように、補助パターン12の設計寸法W3の値が例えば60nmの場合には、上記のシミュレーション結果により、バイアス値B3の値は例えば1nmであるため、W3′の値は例えば62nmとなる。
【0061】
補助パターン12の寸法の設計値がW4の場合には、補助パターン12の寸法の設計値W4にバイアス値B4を加算した値W4′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW4′は、
W4′ = W4 + 2×B4 …(5)
で表される。図8に示すように、補助パターン12の設計寸法W4の値が例えば70nmの場合には、上記のシミュレーション結果により、バイアス値B4の値は例えば0nmであるため、W4′の値は例えば70nmとなる。
【0062】
こうして、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0063】
本実施形態によれば、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0064】
[第3実施形態]
本発明の第3実施形態によるシミュレーション方法を図9及び図10を用いて説明する。図9は、フォトマスクに形成されたパターンを示す平面図である。図10は、バイアス値のデータテーブルを示す図である。図1乃至図7に示す第1又は第2実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0065】
本実施形態によるシミュレーション方法は、シミュレーションのデータを形成するためのバイアス値が、補助パターン12の寸法に応じて形成されているのみならず、補助パターン12と主パターン10との間隔にも応じて形成されていることに主な特徴がある。
【0066】
補助パターン12の寸法が一律ではなく様々である場合には、補助パターン12の設計値と実際に形成される補助パターン12の寸法との間の誤差は、補助パターン12の寸法によって様々な値となる。また、補助パターン12や主パターン10の寸法が一律ではなく、様々である場合には、フォトマスク8の表面において生ずる電磁気的な現象の規模も様々となる。また、補助パターン12と主パターン10との間隔が一律ではなく様々である場合にも、フィッティング誤差が大きくなる要因となる。このような場合には、補助パターン12の寸法に応じてバイアス値を異ならせるのみならず、補助パターン12主パターン10との間隔にも応じてバイアス値を異ならせる。
【0067】
まず、補助パターン12の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。かかるシミュレーションは、上述した第2実施形態におけるシミュレーションとほぼ同様にて行うことが可能である。
【0068】
例えば、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB11を、例えばシミュレーションにより求める。図10は、バイアス値のデータテーブルを示す図である。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B11は、例えば3nmとなる。
【0069】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB21を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B21は、例えば2nmとなる。
【0070】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB31を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B31は、例えば1nmとなる。
【0071】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB41を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B41は、例えば0nmとなる。
【0072】
また、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB12を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B12は、例えば2nmとなる。
【0073】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB22を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B22は、例えば2nmとなる。
【0074】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB32を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B32は、例えば1nmとなる。
【0075】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB42を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B42は、例えば0nmとなる。
【0076】
また、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB13を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B13は、例えば1nmとなる。
【0077】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB23を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B23は、例えば1nmとなる。
【0078】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB33を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B33は、例えば0nmとなる。
【0079】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB43を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B43は、例えば0nmとなる。
【0080】
図10に示すように、補助パターン12の寸法(幅)が小さくなるに伴って、バイアス値は大きくなっている。また、主パターン10と補助パターン12との間隔が小さくなるに伴ってバイアス値が大きくなっている。
【0081】
こうして求められたバイアス値B11〜B43のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0082】
次に、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0083】
例えば、補助パターン12の寸法の設計値がW1であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W1にバイアス値B11を加算した値W11′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW11′は、
W11′ = W1 + 2×B11 …(6)
で表される。補助パターン12の設計寸法W1の値が例えば40nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B11の値は例えば3nmであり、W11′の値は例えば46nmとなる。
【0084】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W1にバイアス値B21を加算した値W21′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW21′は、
W21′ = W2 + 2×B21 …(7)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B21の値は例えば2nmであり、W21′の値は例えば54nmとなる。
【0085】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W3にバイアス値B31を加算した値W31′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW31′は、
W31′ = W3 + 2×B31 …(8)
で表される。補助パターン12の寸法の設計値W3の値が例えば60nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B31の値は例えば1nmであり、W31′の値は例えば62nmとなる。
【0086】
また、補助パターン12の寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W4にバイアス値B41を加算した値W41′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW41′は、
W41′ = W4 + 2×B41 …(9)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B41の値は例えば0nmとなり、W41′の値は例えば70nmとなる。
【0087】
また、補助パターン12の寸法の設計値がW1であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W1にバイアス値B12を加算した値W12′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW12′は、
W12′ = W1 + 2×B12 …(10)
で表される。補助パターン12の寸法の設計値W1の値が例えば40nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B12の値は例えば2nmとなり、W12′の値は例えば44nmとなる。
【0088】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B22を加算した値W22′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW22′は、
W22′ = W2 + 2×B22 …(11)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B22の値は例えば2nmとなり、W22′の値は例えば54nmとなる。
【0089】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B32を加算した値W32′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW32′は、
W32′ = W3 + 2×B32 …(12)
で表される。補助パターン12の設計寸法W3の値が例えば60nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B32の値は例えば1nmとなり、W32′の値は例えば62nmとなる。
【0090】
また、補助パターン12の寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B42を加算した値W42′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW42′は、
W42′ = W4 + 2×B42 …(13)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B42の値は例えば0nmとすると、W42′の値は例えば70nmとなる。
【0091】
また、がW1であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W1にバイアス値B13を加算した値W13′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW13′は、
W13′ = W1 + 2×B13 …(13)
で表される。補助パターン12の寸法の設計値W1の値が例えば40nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B13の値は例えば1nmとなり、W13′の値は例えば42nmとなる。
【0092】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターンの寸法の設計値W2にバイアス値B23を加算した値W23′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW23′は、
W23′ = W2 + 2×B23 …(14)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B23の値は例えば1nmとなり、W23′の値は例えば52nmとなる。
【0093】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W3にバイアス値B33を加算した値W33′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW33′は、
W33′ = W3 + 2×B33 …(15)
で表される。補助パターン12の設計寸法W3の値が例えば60nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B33の値は例えば0nmとなり、W33′の値は例えば60nmとなる。
【0094】
また、補助パターンの寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W4にバイアス値B43を加算した値W43′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW43′は、
W43′ = W4 + 2×B43 …(16)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B43の値は例えば0nmとすると、W43′の値は例えば70nmとなる。
【0095】
こうして、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0096】
このように、本実施形態によれば、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターン12の寸法のデータとして用いるため、高い精度でシミュレーションを行うことが可能となる。しかも、バイアス値12のデータは、補助パターン12の寸法のみに基づいて設定されるのではなく、補助パターン12と主パターン10との間隔をも考慮して設定されているため、高精度なシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0097】
[第4実施形態]
本発明の第4実施形態によるシミュレーション方法を図11及び図12を用いて説明する。図11は、フォトマスクに形成されたパターンを示す平面図である。図12は、バイアス値を示すデータテーブルを示す図である。図1乃至図8に示す第1乃至第3実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0098】
本実施形態によるシミュレーション方法は、本発明の原理をレベンソン型位相シフトマスクを用いてパターンを転写する場合に適用することに主な特徴がある。
【0099】
図11に示すように、石英等より成る基板2上にはクロム等より成る遮光膜10が形成されている。遮光膜10には、位相シフタ14が設けられていない第1の開口部16と、位相シフタ14が設けられた第2の開口部18とが交互に形成されている。位相シフタ14とは、光の位相(光の光路長)を変化させるためのものである。このようなレベンソン型位相シフトマスク8aでは、第1の開口部16を通過してウェハ(フォトレジスト膜)に達する光の位相が0であるときには、第2の開口部18を通過してウェハ(フォトレジスト膜)に達する光の位相はπとなる。隣り合ったパターン毎に位相が反転するため、高い解像度での転写が可能となる。
【0100】
まず、開口部16、18の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。
【0101】
例えば、第1の開口部16の寸法の設計値がW1の際におけるバイアスB1(0)を、予め例えばシミュレーションにより求める。図12は、バイアス値のデータテーブルを示す図である。図12に示すように、第1の開口部16の寸法の設計値W1が例えば80nmの際におけるバイアス値B1(0)は、例えば−6nmとなる。
【0102】
また、第1の開口部16の寸法の設計値がW2の際におけるバイアスB2(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W2が例えば100nmの際におけるバイアス値B2(0)は、例えば−5nmとなる。
【0103】
また、第1の開口部16の寸法の設計値がW3の際におけるバイアスB3(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W3が例えば150nmの際におけるバイアス値B3(0)は、例えば−4nmとなる。
【0104】
また、第1の開口部16の寸法の設計値がW4の際におけるバイアスB4(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W4が例えば200nmの際におけるバイアス値B4(0)は、例えば−3nmとなる。
【0105】
また、第2の開口部18の寸法の設計値がW1の際におけるバイアスB1(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W1が例えば80nmの際におけるバイアス値B1(π)は、例えば−5nmとなる。
【0106】
また、第2の開口部18の寸法の設計値がW2の際におけるバイアスB2(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W2が例えば100nmの際におけるバイアス値B1(π)は、例えば−4nmとなる。
【0107】
また、第2の開口部18の寸法の設計値がW3の際におけるバイアスB3(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W3が例えば150nmの際におけるバイアス値B3(π)は、例えば−3nmとなる。
【0108】
また、第2の開口部18の寸法の設計値がW4の際におけるバイアスB4(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W4が例えば200nmの際におけるバイアス値B4(π)は、例えば−2nmとなる。
【0109】
図12に示すように、開口部の寸法(幅)が小さくなるに伴って、バイアス値は小さくなっている。また、開口部の寸法(幅)が小さくなるに伴って、バイアス値の絶対値は大きくなっている。
【0110】
こうして求められたバイアス値B1(0)〜B4(0)、B1(π)〜B4(π)のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0111】
次に、開口部16,18の設計寸法にバイアス値が加えられたデータを開口部16、18の寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0112】
例えば、第1の開口部16の寸法の設計値がW1である場合には、第1の開口部16の寸法の設計値W1にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の法のデータW1(0)′として用いる。かかるデータW1(0)′は、
W1(0)′ = W1 + 2×B1(0) …(17)
で表される。第1の開口部16の寸法の設計値W1の値が例えば80nmの場合には、図12に示すように、バイアス値B1(0)の値は例えば−6nmであり、W1(0)′の値は例えば68nmとなる。
【0113】
また、第1の開口部16の寸法の設計値がW2である場合には、第1の開口部16の寸法の設計値W2にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW2(0)′として用いる。かかるデータW2(0)′は、
W2(0)′ = W2 + 2×B2(0) …(18)
で表される。第1の開口部16の寸法の設計値W2の値が例えば100nmの場合には、図12に示すように、バイアス値B2(0)の値は例えば−5nmであり、W2(0)′の値は例えば90nmとなる。
【0114】
また、第1の開口部16の寸法の設計値がW3である場合には、第1の開口部16の寸法の設計値W3にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW3(0)′として用いる。かかるデータW3(0)′は、
W3(0)′ = W3 + 2×B3(0) …(19)
で表される。第1の開口部16の寸法の設計値W3の値が例えば150nmの場合には、図12に示すように、バイアス値B3(0)の値は例えば−4nmであり、W3(0)′の値は例えば142nmとなる。
【0115】
また、第1の開口部16の寸法の設計値がW4である場合には、第1の開口部16の寸法の設計値W4にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW4(0)′として用いる。かかるデータW4(0)′は、
W4(0)′ = W4 + 2×B4(0) …(20)
で表される。第1の開口部16の寸法の設計値W4の値が例えば200nmの場合には、図12に示すように、バイアス値B4(0)の値は例えば−3nmであり、W4(0)′の値は例えば194nmとなる。
【0116】
また、第2の開口部18の寸法の設計値がW1である場合には、第2の開口部18の寸法の設計値W1にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW1(π)′として用いる。かかるデータW1(π)′は、
W1(π)′ = W1 + 2×B1(π) …(21)
で表される。第2の開口部18の寸法の設計値W1の値が例えば80nmの場合には、U12に示すように、バイアス値B1(π)の値は例えば−5nmであり、W1(π)′の値は例えば70nmとなる。
【0117】
また、第2の開口部18の寸法の設計値がW2である場合には、第2の開口部18の寸法の設計値W2にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW2(π)′として用いる。かかるデータW2(π)′は、
W2(π)′ = W2 + 2×B2(π) …(22)
で表される。第2の開口部18の寸法の設計値W2の値が例えば100nmの場合には、上記のシミュレーション結果により、バイアス値B2(π)の値は例えば−4nmであり、W2(π)′の値は例えば92nmとなる。
【0118】
また、第2の開口部18の寸法の設計値がW3である場合には、第2の開口部18の寸法の設計値W3にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW3(π)′として用いる。かかるデータW3(π)′は、
W3(π)′ = W3 + 2×B3(π) …(23)
で表される。第2の開口部18の寸法の設計値W3の値が例えば150nmの場合には、図12に示すように、バイアス値B3(π)の値は例えば−3nmであり、W3(π)′の値は例えば144nmとなる。
【0119】
また、第2の開口部18の寸法の設計値がW4である場合には、第2の開口部18の寸法の設計値W4にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW4(π)′として用いる。かかるデータW4(π)′は、
W4(π)′ = W4 + 2×B4(π) …(24)
で表される。第2の開口部18の寸法の設計値W4の値が例えば200nmの場合には、図12に示すように、バイアス値B4(π)の値は例えば−2mであり、W4(π)′の値は例えば196nmとなる。
【0120】
こうして、開口部16、18の設計寸法のデータにバイアス値を加えたデータを開口部 16、18のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0121】
このように、本実施形態によれば、開口部16,18の設計寸法にバイアス値が加えられたデータを開口部16、18の寸法として用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることができる。
【0122】
[第5実施形態]
本発明の第5実施形態による半導体装置の製造方法を図13を用いて説明する。図13は、本実施形態による半導体装置の製造方法を示すフローチャートである。図1乃至図12に示す第1乃至第4実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0123】
本実施形態による半導体装置の製造方法は、光近接効果補正処理の際に、上述した第1乃至第4実施形態のいずれかによるシミュレーション方法を適宜用いることに主な特徴がある。
【0124】
まず、予めデザインルールを設定する(ステップS11)。
【0125】
次に、回路パターンのデータを作成する(ステップ12)。この際、回路パターンのデータを作成する際には、規定のデザインルールを満たすことに留意する。
【0126】
次に、作成された回路パターンのデータが、規定のデザインルールを満たすか否かを検証する(ステップS13)。
【0127】
作成された回路パターンのデータが、規定のデザインルールを満たさない場合には、回路パターンのデータを修正する(ステップS14)。
【0128】
そして、修正された回路パターンのデータが、規定のデザインルールを満たすか否かの検証を再度行う(ステップS13)。このような操作は、回路パターンのデータが規定のデザインルールを満たすようになるまで繰り返し行われる。
【0129】
作成された回路パターンのデータが規定のデザインルールを満たすようになった場合には、光近接効果補正(OPC:Optical Proximity effect Correction)を行う(ステップS15)。光近接効果補正を行う際には、第1乃至第4実施形態のいずれかによるシミュレーション方法が適宜用いられる。
【0130】
次に、光近接効果補正による結果が所望の結果になったか否かについての検証を行う(ステップS16)。
【0131】
光近接効果補正による結果が所望の結果になっていない場合には、光近接効果補正のパラメータを修正する(ステップS17)。
【0132】
そして、修正された光近接効果補正のパラメータを用いて、光近接効果補正を再度行う(ステップS16)。このような操作は、光近接効果補正による結果が所望の結果となるまで行われる。本実施形態では、光近接効果補正を行う際に、第1乃至第4実施形態のいずれかによるシミュレーション方法を用いるため、光近接効果補正による結果が所望の結果となるまでの処理が極めて少なくてすむ。従って、本実施形態によれば、光近接効果補正を極めて効率的に行うことが可能となる。
【0133】
光近接効果補正による結果が所望の結果となった場合には、レクチルの描画パターンを作成する(ステップS18)。
【0134】
次に、レチクルにパターンを描画することにより、レチクルを作製する(ステップS19)。こうして、光近接効果補正が行われたデータに基づいてレチクルが作製される。
【0135】
次に、露光条件を設定する(ステップS20)。
【0136】
次に、レチクルに形成されたパターンをフォトレジスト膜上に転写する(ステップS21)。この後、フォトレジスト膜を現像する。
【0137】
次に、現像されたレジストパターンの線幅、より具体的には、CD(Critical Dimension)値が規格を満足するか否かを検査する(ステップS22)。なお、CD値とは、微細なパターンの線幅や間隔、パターン位置などを示す寸法値のことである。CD値は、露光量、現像条件、エッチング条件などのプロセスパラメータ管理や、製品の寸法管理等に用いられる。
【0138】
現像されたレジストパターンのCD値が規格を満足しない場合には、露光条件の変更が行われる(ステップS23)。
【0139】
なお、露光条件を変更するだけではレジストパターンのCD値が規格を満足するようにすることが不可能な場合もあり得る。この場合には、光近接効果補正のパラメータを再度修正し(ステップS17)、光近接効果補正を再度行い(ステップS15)、上記のような操作を再度行う。
【0140】
現像されたレジストパターンのCD値が規格を満足するようになった場合には、レジストパターンをマスクとして、ウェハ(図示せず)上に存在する導電膜(図示せず)等をエッチングする(ステップS24)。こうして、導電膜等より成る回路パターンが形成される。
【0141】
なお、図13には示されていないが、回路パターンを形成した後には、回路パターンに対する検査が行われる。この際、回路パターンのCD値が規格を満たしていない場合には、光近接効果補正のパラメータ等に原因があると考えられるため、光近接効果補正の処理等について更なる見直しが行われる。この場合には、上記の回路パターンが形成されたウェハを再度用いることはできないため、別個のウェハが新たに用いられることとなる。
【0142】
こうして、半導体装置が製造される。
【0143】
このように本実施形態によれば、光近接効果補正を行う際に、第1乃至第4実施形態のいずれかのシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本実施形態によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
【0144】
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
【0145】
例えば、上記実施形態では、ウェハ上における寸法を用いてシミュレーションを行う場合を例に説明したが、シミュレーションはウェハ上における寸法を用いて行うことに限定されるものではない。縮小投影露光の場合には、ウェハ上における寸法とフォトマスク上における寸法とが異なる。例えば、フォトマスク上における寸法を用いてシミュレーションを行ってもよい。
【0146】
また、第4実施形態では、開口部16,18の設計寸法のみに基づいてバイアス値を設定したが、第1の開口部16と第2の開口部18との間隔をも考慮してバイアス値を設定してもよい。
【0147】
また、第5実施形態では、光近接効果補正を行う際に第1乃至第4実施形態のいずれかによるシミュレーション方法を用いる場合を例に説明したが、第1乃至第4実施形態によるシミュレーション方法は、光近接効果補正を行う際のみならず、他の処理の際にも適宜用いることが可能である。
【図面の簡単な説明】
【0148】
【図1】配線間隔とフィッティング誤差との関係を示すグラフである。
【図2】フォトマスクに形成されたパターンを示す平面図(その1)である。
【図3】フォトマスクの表面において生じる電磁気的な現象を示す概念図である。
【図4】フォトマスクに形成されたパターンを示す平面図(その2)である。
【図5】配線間隔とフィッティング誤差との関係を示すグラフである。
【図6】データテーブルの形成方法を示すフローチャートである。
【図7】フォトマスクに形成されたパターンを示す平面図(その3)である。
【図8】バイアス値のデータテーブルを示す図(その1)である。
【図9】フォトマスクに形成されたパターンを示す平面図(その4)である。
【図10】バイアス値のデータテーブルを示す図(その2)である。
【図11】フォトマスクに形成されたパターンを示す平面図(その5)である。
【図12】バイアス値のデータテーブルを示す図(その3)である。
【図13】本発明の第5実施形態による半導体装置の製造方法を示すフローチャートである。
【符号の説明】
【0149】
2…基板
8、8a…フォトマスク
10…主パターン、遮光部
12…補助パターン
14…位相シフタ
16…第1の開口部
18…第2の開口部
【技術分野】
【0001】
本発明は、シミュレーション方法及び半導体装置の製造方法に係り、特に、シミュレーションの精度を向上し得るシミュレーション方法及びそのシミュレーション方法を用いた半導体装置の製造方法に関する。
【背景技術】
【0002】
LSIの高集積化が進み、LSIに形成される半導体素子のサイズが微小化するに伴い、フォトリソグラフィ工程におけるパターンの転写の精度が問題となりつつある。
【0003】
例えば、設計段階ではコーナー部を直角に設定したにもかかわらず、ウェハ上のフォトレジスト膜上に転写された段階においては、コーナー部に丸みを帯びてしまうといった現象が生じる。また、微細な配線の幅が、設計値より太くなってしまったり、設計より細くなってしまったりといった現象が生じる。このような現象は、光近接効果(Optical Proximity Effect)と称される。
【0004】
パターンの微細化が進行するに伴い、光近接効果の影響は深刻となり、エッチング後におけるパターンの寸法が許容寸法を満たさない場合も生じ得る。
【0005】
そこで、かかる光近接効果の影響を低減する技術、即ち、光近接効果補正(OPC:Optical Proximity effect Correction)技術が注目されている。光近接効果補正とは、上記のような寸法変動が打ち消されるように、フォトリソグラフィ工程において用いられるフォトマスクを予め補正する技術である。
【0006】
ところで、近時では、実際に設計されたフォトマスクをウェハ(フォトレジスト膜)上に転写した際に、どのようなパターンがウェハ上に形成されるかをシミュレーションにより求める技術が提案されている。
【0007】
シミュレーションを正確に行うことができれば、設計効率の向上に資することが可能となる。
【特許文献1】特開2004−163472号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、提案されているシミュレーション技術では、必ずしも十分に高精度なシミュレーションを行うことができず、実際に設計されたフォトマスクをウェハ(フォトレジスト膜)に転写した際に得られるパターンの実測値とシミュレーションにより求められる計算値との間にはある程度の誤差(フィッティング誤差)が生じていた。
【0009】
本発明の目的は、高精度なシミュレーションを実現し得るシミュレーション方法、及び、そのシミュレーション方法を用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いてシミュレーションを行うことを特徴とするシミュレーション方法が提供される。
【0011】
本発明の他の観点によれば、第1の開口部と、位相シフタが設けられた第2の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、前記第1の開口部の設計寸法のデータに第1のバイアス値が加えられたデータを前記第1の開口部の寸法のデータとして用い、前記第2の開口部の設計寸法のデータに第2のバイアス値が加えられたデータを前記第2の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートすることを特徴とするシミュレーション方法が提供される。
【0012】
本発明の更に他の観点によれば、主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いて行うシミュレーション方法を、光近接効果補正の際に用いることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0013】
本発明によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことができ、フィッティング誤差を極めて小さくすることが可能となる。
【0014】
また、本発明によれば、光近接効果補正を行う際に、上記のシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本発明によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
【発明を実施するための最良の形態】
【0015】
[本発明の原理]
図1は、配線間隔とフィッティング誤差との関係を示すグラフである。図1における横軸は主パターンと主パターンとの間隔、即ち、実際に配線として用いられるパターン同士の間隔を示している。なお、図1における横軸の値は、ウェハ(フォトレジスト膜)上での値である。図1における縦軸は、ウェハ(フォトレジスト膜)上に転写されたパターンの実測値から計算値(シミュレーションにより求められた値)を除した値(フィッティング誤差)を示している。図1に示す測定を行う際には、配線のパターンの幅は、ウェハ(フォトレジスト膜)上において例えば80nm程度とした。
【0016】
図1から分かるように、ウェハ上における配線間隔が350nmより大きくなると、フィッティング誤差は著しく大きくなる傾向にある。また、図1から分かるように、配線間隔が450nmより大きくなると、フィッティング誤差は更に大きくなる傾向にある。
【0017】
図2は、フォトマスクに形成されたパターンを示す平面図である。図2(a)は、配線間隔が約350nm〜450nmの範囲の場合におけるパターンの配置を示す平面図である。図2(a)に示すように、主パターン10の間には補助パターン(アシストバー、スキャッタリングバー)12が一本ずつ配されている。図2(b)は、配線間隔が450nmより大きい場合におけるパターンの配置を示す平面図である。図2(b)に示すように、主パターン10の間には、補助パターン12が二本ずつ配されている。
【0018】
これらのことから、主パターン10の間に補助パターン12を形成した場合には、フィッティング誤差が大きくなり、しかも、主パターン10の間に補助パターン12を複数ずつ形成した場合には、フィッティング誤差はより大きくなることが分かる。
【0019】
フィッティング誤差が生じる要因としては、以下の2つの要因が考えられる。
【0020】
第1の要因としては、実際のフォトマスクに形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとの間に誤差がある場合である。即ち、主パターンはウェハ上に転写することが必要であるため、比較的太い幅で形成され、補助パターンはフォトレジスト膜上に転写されないようにする必要があるため、比較的狭い幅で形成される。露光光源として比較的波長の短いArFエキシマレーザ等を用いる場合には、ArFエキシマレーザの波長は193nm程度であるのに対し、補助パターン12の幅は例えばフォトマスク上において160nm程度である。補助パターンはフォトレジスト膜上に転写させることを目的とするものではないため、補助パターンの幅は露光光源の波長と同程度か露光光源の波長よりも短い。このため、設計値通りの良好な補助パターンをフォトマスク上に形成することは困難である。このように、実際のフォトマスク上に形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとが異なっている場合には、フィッティング誤差が生じる要因となる。
【0021】
第2の要因は、フォトマスクの表面において生じる電磁気的な現象によるものと考えられる。
【0022】
図3は、フォトマスクの表面において生じる電磁気的な現象を示す概念図である。図3は、フォトマスクに露光光を照射した際における電場の強度分布を示す概念図である。図3の紙面上側から例えば波長193nmのArFエキシマレーザを照射した場合、フォトマスク8における電場の強度分布は図に示すようになる。なお、図3に示す電場の強度分布をシミュレーションで求める際には、基板2の屈折率を1.5、遮光部(補助パターン)12の屈折率を4.34+0.59i、空気の屈折率を1とした。また、遮光部12の幅aは200nmとした。
【0023】
図3から分かるように、遮光部12が存在している領域においては光が遮られ、遮光部12が存在していない領域においては光が十分に透過することが理想的である。
【0024】
しかしながら、図3に示すように、遮光部12の近傍の領域においても、電場の強度が比較的小さく、光が十分に透過しない領域bが存在している。かかる領域bの幅は、フォトマスク8上において、遮光部12の両側に20nm程度の範囲で生じると考えられる。4:1の縮小露光の場合には、かかる領域bの幅は、ウェハ上においては、パターンの両側に5nm程度の範囲で存在することとなる。このように光の透過がある程度遮られる領域bが生じるのは、フォトマスク8の表面において生じる電磁気的な現象によるものと考えられる。このような電磁気的な現象も、フィッティング誤差が生じる要因となる。
【0025】
このような現象を考慮することなくシミュレーションを行った場合には、ある程度のフィッティング誤差が生じてしまう。
【0026】
本願発明者は、鋭意検討した結果、補助パターンの寸法のデータに対してバイアス値を加えたデータを補助パターンのデータとして用いてシミュレーションを行うことにより、フィッティング誤差を小さくし得ることに想到した。なお、あくまでも補助パターンの寸法のデータにバイアス値を加えるのは、シミュレーションを行う際のみのことであり、実際のフォトマスクのパターンは設計値に基づいて形成される。
【0027】
[第1実施形態]
本発明の第1実施形態によるシミュレーション方法を図4及び図5を用いて説明する。図4は、フォトマスクに形成されたパターンを示す平面図である。
【0028】
図4に示すように、主パターンの間には、補助パターンが一本ずつ配されている。補助パターンの寸法の設計値Wは、ウェハ上において例えば40nmである。1:4の縮小露光用を行う場合には、補助パターンの寸法の設計値Wは、フォトマスク上において例えば160nmとなる。
【0029】
ところが、補助パターンのデータとして設計値通りのデータを用いてシミュレーションを行った場合には、上述したように、フィッティング誤差の十分に小さいシミュレーションは困難である。
【0030】
そこで、本実施形態では、ウェハ(フォトレジスト膜)上に転写されるパターンをシミュレートする際には、補助パターン12の寸法の設計値W1にバイアス値を加算した値W1′を、シミュレーションを行う際における補助パターンの寸法のデータとして用いる。
【0031】
かかるバイアス値は、例えばシミュレーションにより求めることが可能である。
【0032】
補助パターンの寸法の設計値をW、シミュレーションの際に用いられる補助パターンの寸法のデータをW1′、パターンの片側におけるバイアス値をBとすると、
W′= W + 2×B …(1)
で表される。補助パターンの寸法の設計値Wの値を例えば40nmとし、バイアス値Bの値を例えば3nmとすると、シミュレーションの際に用いられる補助パターンの寸法のデータW′の値は例えば46nmとなる。
【0033】
なお、ここでは、片側のバイアス値Bを2倍した値を、補助パターンの寸法の設計値Wに加算する場合を例に説明したが、予め用意するバイアス値のデータを、片側のバイアス値のデータにしなくてもよい。片側のバイアス値Bを予め2倍しておいたものを、バイアス値として用いてもよい。
【0034】
上述したように、バイアス値Bの値は、例えばシミュレーション等により予め求められる。バイアス値Bのデータは、シミュレーション装置等のハードディスク装置(記憶装置)等の内部に記憶される。
【0035】
シミュレーションを行う際には、補助パターン12の設計値のデータWにバイアス値Bを適宜加えたデータW′を補助パターン12のデータとして用いて、シミュレーションを行う。
【0036】
図5は、配線間隔とフィッティング誤差との関係を示すグラフである。横軸は、配線間隔、即ち、主パターンと主パターンとの間の間隔を示している。縦軸は、フィッティング誤差、即ち、実測値から計算値(シミュレーション結果)を除した値を示している。図5における●印は、比較例、即ち、補助パターン12の設計値通りの寸法のデータを用いてシミュレーションを行った場合を示している。一方、図における■印は、本実施形態の場合、即ち、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションを行った場合を示している。
【0037】
図5から分かるように、●印の場合、即ち、単に設計値通りの補助パターンの寸法のデータを用いてシミュレーションを行った場合には、フィッティング誤差がかなり大きくなってしまっている。
【0038】
これに対し、本実施形態の場合、即ち、補助パターンの設計寸法のデータにバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行った場合には、フィッティング誤差がかなり小さくなっている。
【0039】
このように、本実施形態によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0040】
[第2実施形態]
本発明の第2実施形態によるシミュレーション方法を図6乃至図8を用いて説明する。図6は、本実施形態によるデータテーブルの形成方法を示すフローチャートである。図7は、フォトマスクに形成されたパターンを示す平面図である。図8は、バイアス値のデータテーブルを示す図である。図1乃至図5に示す第1実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0041】
本実施形態によるシミュレーション方法は、シミュレーション用のデータを形成するためのバイアス値が、補助パターン12の寸法に応じて設定されていることに主な特徴がある。
【0042】
補助パターン12の寸法が一律ではなく様々に設定されている場合には、補助パターン12の設計値と実際に形成される補助パターン12の寸法との間の誤差は、補助パターン12の寸法に応じて様々な値となる。また、このような場合には、フォトマスクの表面において生じる電磁気的な現象の規模も様々となる。従って、このような場合には、補助パターン12の寸法に応じて異なるバイアス値を設定する。
【0043】
まず、補助パターン12の寸法に応じたバイアス値のデータテーブルは、例えば以下のようにしてシミュレーション等により求める。
【0044】
図6に示すように、まず、設計データを作成する(ステップS1)
次に、設計データに基づいて補助パターンを発生させ、GDSIIフォーマットの設計データファイルを形成する(ステップS2)。
【0045】
次に、GDSIIフォーマットのファイルのデータ(設計データ)に基づいてマスクを作成する(図7参照)。
【0046】
次に、実際に形成されたマスクにおける補助パターンの寸法とGDSIIデータにおける補助パターンの寸法とを比較することにより、補助パターンの製造誤差を求める(ステップS3)。
【0047】
そして、補助パターンの製造誤差に関する第1のデータテーブルを作成する(ステップS4)。補助パターンの製造誤差に関する第1のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
【0048】
次に、実際に形成されたマスクを用いて露光を行うことによりフォトレジスト膜にパターンを転写する(ステップS5)。
【0049】
次に、実際に形成されたマスクを用いて露光することにより転写されるパターンの寸法と、設計データに基づくシミュレーションにより得られるパターンの寸法とを比較することにより、フォトマスクの表面において生じる電磁気的現象に起因して生ずるパターンの寸法の誤差を求める(ステップS6)。かかるパターンの寸法の誤差に関する第2のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
【0050】
次に、上記のようにして求められた補助パターンの製造誤差に関する第1のデーテーブルの値と、電磁気的現象に起因して生ずるパターンの寸法の誤差に関する第2のデータテーブルの値とを考慮し、補助パターンのバイアス値についての最終的なデータテーブルを作成する(ステップS7)。
【0051】
上記のようにして、補助パターン12の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。こうして求められたバイアス値のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0052】
上記のようなシミュレーションは、様々なパラメータを細かく変化させながら行ってもよいし、ある程度の範囲でパラメータを比較的粗く変化させながら行ってもよい。
【0053】
こうして、補助パターン12の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。
【0054】
図8は、バイアス値のデータテーブルを示す図である。
【0055】
図8に示すように、例えば、補助パターン12の寸法の設計値W1が40nmの際には、バイアス値B1は例えば3nmとなる。また、補助パターン12の寸法の設計値W2が例えば50nmの際には、バイアス値B2は例えば2nmとなる。また、補助パターン12の寸法の設計値W3が例えば60nmの際には、バイアス値B3は例えば1nmとなる。また、補助パターン12の寸法の設計値W4が例えば70nmの際には、バイアス値B4は例えば0nmとなる。
【0056】
図8に示すように、補助パターン12の寸法(幅)が小さくなるに伴って、バイアス値は大きくなっている。
【0057】
次に、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0058】
補助パターン12の寸法の設計値がW1の場合には、補助パターン12の寸法の設計値W1にバイアス値B1を加算した値W1′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW1′は、
W1′ = W1 + 2×B1 …(2)
で表される。図8に示すように、補助パターン12の設計寸法W1の値が例えば40nmの場合には、上記のシミュレーション結果により、バイアス値B1の値は例えば3nmであるため、W1′の値は例えば46nmとなる。
【0059】
補助パターン12の寸法の設計値がW2の場合には、補助パターン12の寸法の設計値W2にバイアス値B2を加算した値W2′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW2′は、
W2′ = W2 + 2×B2 …(3)
で表される。図8に示すように、補助パターン12の設計寸法W2の値が例えば50nmの場合には、上記のシミュレーション結果により、バイアス値B2の値を例えば2nmであるため、W2′の値は例えば54nmとなる。
【0060】
補助パターン12の寸法の設計値がW3の場合には、補助パターン12の寸法の設計値W3にバイアス値B3を加算した値W3′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW3′は、
W3′ = W3 + 2×B3 …(4)
で表される。図8に示すように、補助パターン12の設計寸法W3の値が例えば60nmの場合には、上記のシミュレーション結果により、バイアス値B3の値は例えば1nmであるため、W3′の値は例えば62nmとなる。
【0061】
補助パターン12の寸法の設計値がW4の場合には、補助パターン12の寸法の設計値W4にバイアス値B4を加算した値W4′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW4′は、
W4′ = W4 + 2×B4 …(5)
で表される。図8に示すように、補助パターン12の設計寸法W4の値が例えば70nmの場合には、上記のシミュレーション結果により、バイアス値B4の値は例えば0nmであるため、W4′の値は例えば70nmとなる。
【0062】
こうして、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0063】
本実施形態によれば、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0064】
[第3実施形態]
本発明の第3実施形態によるシミュレーション方法を図9及び図10を用いて説明する。図9は、フォトマスクに形成されたパターンを示す平面図である。図10は、バイアス値のデータテーブルを示す図である。図1乃至図7に示す第1又は第2実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0065】
本実施形態によるシミュレーション方法は、シミュレーションのデータを形成するためのバイアス値が、補助パターン12の寸法に応じて形成されているのみならず、補助パターン12と主パターン10との間隔にも応じて形成されていることに主な特徴がある。
【0066】
補助パターン12の寸法が一律ではなく様々である場合には、補助パターン12の設計値と実際に形成される補助パターン12の寸法との間の誤差は、補助パターン12の寸法によって様々な値となる。また、補助パターン12や主パターン10の寸法が一律ではなく、様々である場合には、フォトマスク8の表面において生ずる電磁気的な現象の規模も様々となる。また、補助パターン12と主パターン10との間隔が一律ではなく様々である場合にも、フィッティング誤差が大きくなる要因となる。このような場合には、補助パターン12の寸法に応じてバイアス値を異ならせるのみならず、補助パターン12主パターン10との間隔にも応じてバイアス値を異ならせる。
【0067】
まず、補助パターン12の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。かかるシミュレーションは、上述した第2実施形態におけるシミュレーションとほぼ同様にて行うことが可能である。
【0068】
例えば、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB11を、例えばシミュレーションにより求める。図10は、バイアス値のデータテーブルを示す図である。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B11は、例えば3nmとなる。
【0069】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB21を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B21は、例えば2nmとなる。
【0070】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB31を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B31は、例えば1nmとなる。
【0071】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD1の際におけるバイアスB41を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が70nmの際におけるバイアス値B41は、例えば0nmとなる。
【0072】
また、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB12を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B12は、例えば2nmとなる。
【0073】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB22を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B22は、例えば2nmとなる。
【0074】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB32を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B32は、例えば1nmとなる。
【0075】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD2の際におけるバイアスB42を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が100nmの際におけるバイアス値B42は、例えば0nmとなる。
【0076】
また、補助パターン12の寸法の設計値がW1、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB13を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W1が例えば40nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B13は、例えば1nmとなる。
【0077】
また、補助パターン12の寸法の設計値がW2、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB23を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W2が例えば50nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B23は、例えば1nmとなる。
【0078】
また、補助パターン12の寸法の設計値がW3、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB33を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W3が例えば60nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B33は、例えば0nmとなる。
【0079】
また、補助パターン12の寸法の設計値がW4、補助パターン12と主パターン10との間隔がD3の際におけるバイアスB43を、例えばシミュレーションにより求める。図10に示すように、補助パターン12の寸法の設計値W4が例えば70nm、補助パターン12と主パターン10との間隔が120nmの際におけるバイアス値B43は、例えば0nmとなる。
【0080】
図10に示すように、補助パターン12の寸法(幅)が小さくなるに伴って、バイアス値は大きくなっている。また、主パターン10と補助パターン12との間隔が小さくなるに伴ってバイアス値が大きくなっている。
【0081】
こうして求められたバイアス値B11〜B43のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0082】
次に、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0083】
例えば、補助パターン12の寸法の設計値がW1であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W1にバイアス値B11を加算した値W11′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW11′は、
W11′ = W1 + 2×B11 …(6)
で表される。補助パターン12の設計寸法W1の値が例えば40nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B11の値は例えば3nmであり、W11′の値は例えば46nmとなる。
【0084】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W1にバイアス値B21を加算した値W21′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW21′は、
W21′ = W2 + 2×B21 …(7)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B21の値は例えば2nmであり、W21′の値は例えば54nmとなる。
【0085】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W3にバイアス値B31を加算した値W31′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW31′は、
W31′ = W3 + 2×B31 …(8)
で表される。補助パターン12の寸法の設計値W3の値が例えば60nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B31の値は例えば1nmであり、W31′の値は例えば62nmとなる。
【0086】
また、補助パターン12の寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD1の場合には、補助パターン12の寸法の設計値W4にバイアス値B41を加算した値W41′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW41′は、
W41′ = W4 + 2×B41 …(9)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D1が70nmの場合には、上記のシミュレーション結果により、バイアス値B41の値は例えば0nmとなり、W41′の値は例えば70nmとなる。
【0087】
また、補助パターン12の寸法の設計値がW1であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W1にバイアス値B12を加算した値W12′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW12′は、
W12′ = W1 + 2×B12 …(10)
で表される。補助パターン12の寸法の設計値W1の値が例えば40nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B12の値は例えば2nmとなり、W12′の値は例えば44nmとなる。
【0088】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B22を加算した値W22′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW22′は、
W22′ = W2 + 2×B22 …(11)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B22の値は例えば2nmとなり、W22′の値は例えば54nmとなる。
【0089】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B32を加算した値W32′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW32′は、
W32′ = W3 + 2×B32 …(12)
で表される。補助パターン12の設計寸法W3の値が例えば60nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B32の値は例えば1nmとなり、W32′の値は例えば62nmとなる。
【0090】
また、補助パターン12の寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD2の場合には、補助パターン12の寸法の設計値W2にバイアス値B42を加算した値W42′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW42′は、
W42′ = W4 + 2×B42 …(13)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D2が100nmの場合には、上記のシミュレーション結果により、バイアス値B42の値は例えば0nmとすると、W42′の値は例えば70nmとなる。
【0091】
また、がW1であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W1にバイアス値B13を加算した値W13′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW13′は、
W13′ = W1 + 2×B13 …(13)
で表される。補助パターン12の寸法の設計値W1の値が例えば40nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B13の値は例えば1nmとなり、W13′の値は例えば42nmとなる。
【0092】
また、補助パターン12の寸法の設計値がW2であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターンの寸法の設計値W2にバイアス値B23を加算した値W23′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW23′は、
W23′ = W2 + 2×B23 …(14)
で表される。補助パターン12の設計寸法W2の値が例えば50nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B23の値は例えば1nmとなり、W23′の値は例えば52nmとなる。
【0093】
また、補助パターン12の寸法の設計値がW3であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W3にバイアス値B33を加算した値W33′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW33′は、
W33′ = W3 + 2×B33 …(15)
で表される。補助パターン12の設計寸法W3の値が例えば60nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B33の値は例えば0nmとなり、W33′の値は例えば60nmとなる。
【0094】
また、補助パターンの寸法の設計値がW4であり、補助パターン12と主パターン10との間隔がD3の場合には、補助パターン12の寸法の設計値W4にバイアス値B43を加算した値W43′を、シミュレーションを行う際における補助パターン12の寸法のデータとして用いる。かかるデータW43′は、
W43′ = W4 + 2×B43 …(16)
で表される。補助パターン12の設計寸法W4の値が例えば70nm、補助パターン12と主パターン10との間隔D3が120nmの場合には、上記のシミュレーション結果により、バイアス値B43の値は例えば0nmとすると、W43′の値は例えば70nmとなる。
【0095】
こうして、補助パターン12の設計寸法のデータにバイアス値を加えたデータを補助パターン12のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0096】
このように、本実施形態によれば、補助パターン12の設計寸法にバイアス値が加えられたデータを補助パターン12の寸法のデータとして用いるため、高い精度でシミュレーションを行うことが可能となる。しかも、バイアス値12のデータは、補助パターン12の寸法のみに基づいて設定されるのではなく、補助パターン12と主パターン10との間隔をも考慮して設定されているため、高精度なシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
【0097】
[第4実施形態]
本発明の第4実施形態によるシミュレーション方法を図11及び図12を用いて説明する。図11は、フォトマスクに形成されたパターンを示す平面図である。図12は、バイアス値を示すデータテーブルを示す図である。図1乃至図8に示す第1乃至第3実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0098】
本実施形態によるシミュレーション方法は、本発明の原理をレベンソン型位相シフトマスクを用いてパターンを転写する場合に適用することに主な特徴がある。
【0099】
図11に示すように、石英等より成る基板2上にはクロム等より成る遮光膜10が形成されている。遮光膜10には、位相シフタ14が設けられていない第1の開口部16と、位相シフタ14が設けられた第2の開口部18とが交互に形成されている。位相シフタ14とは、光の位相(光の光路長)を変化させるためのものである。このようなレベンソン型位相シフトマスク8aでは、第1の開口部16を通過してウェハ(フォトレジスト膜)に達する光の位相が0であるときには、第2の開口部18を通過してウェハ(フォトレジスト膜)に達する光の位相はπとなる。隣り合ったパターン毎に位相が反転するため、高い解像度での転写が可能となる。
【0100】
まず、開口部16、18の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。
【0101】
例えば、第1の開口部16の寸法の設計値がW1の際におけるバイアスB1(0)を、予め例えばシミュレーションにより求める。図12は、バイアス値のデータテーブルを示す図である。図12に示すように、第1の開口部16の寸法の設計値W1が例えば80nmの際におけるバイアス値B1(0)は、例えば−6nmとなる。
【0102】
また、第1の開口部16の寸法の設計値がW2の際におけるバイアスB2(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W2が例えば100nmの際におけるバイアス値B2(0)は、例えば−5nmとなる。
【0103】
また、第1の開口部16の寸法の設計値がW3の際におけるバイアスB3(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W3が例えば150nmの際におけるバイアス値B3(0)は、例えば−4nmとなる。
【0104】
また、第1の開口部16の寸法の設計値がW4の際におけるバイアスB4(0)を、予め例えばシミュレーションにより求める。図12に示すように、第1の開口部16の寸法の設計値W4が例えば200nmの際におけるバイアス値B4(0)は、例えば−3nmとなる。
【0105】
また、第2の開口部18の寸法の設計値がW1の際におけるバイアスB1(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W1が例えば80nmの際におけるバイアス値B1(π)は、例えば−5nmとなる。
【0106】
また、第2の開口部18の寸法の設計値がW2の際におけるバイアスB2(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W2が例えば100nmの際におけるバイアス値B1(π)は、例えば−4nmとなる。
【0107】
また、第2の開口部18の寸法の設計値がW3の際におけるバイアスB3(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W3が例えば150nmの際におけるバイアス値B3(π)は、例えば−3nmとなる。
【0108】
また、第2の開口部18の寸法の設計値がW4の際におけるバイアスB4(π)を、予め例えばシミュレーションにより求める。図12に示すように、第2の開口部18の寸法の設計値W4が例えば200nmの際におけるバイアス値B4(π)は、例えば−2nmとなる。
【0109】
図12に示すように、開口部の寸法(幅)が小さくなるに伴って、バイアス値は小さくなっている。また、開口部の寸法(幅)が小さくなるに伴って、バイアス値の絶対値は大きくなっている。
【0110】
こうして求められたバイアス値B1(0)〜B4(0)、B1(π)〜B4(π)のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
【0111】
次に、開口部16,18の設計寸法にバイアス値が加えられたデータを開口部16、18の寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ(フォトレジスト膜)12上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
【0112】
例えば、第1の開口部16の寸法の設計値がW1である場合には、第1の開口部16の寸法の設計値W1にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の法のデータW1(0)′として用いる。かかるデータW1(0)′は、
W1(0)′ = W1 + 2×B1(0) …(17)
で表される。第1の開口部16の寸法の設計値W1の値が例えば80nmの場合には、図12に示すように、バイアス値B1(0)の値は例えば−6nmであり、W1(0)′の値は例えば68nmとなる。
【0113】
また、第1の開口部16の寸法の設計値がW2である場合には、第1の開口部16の寸法の設計値W2にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW2(0)′として用いる。かかるデータW2(0)′は、
W2(0)′ = W2 + 2×B2(0) …(18)
で表される。第1の開口部16の寸法の設計値W2の値が例えば100nmの場合には、図12に示すように、バイアス値B2(0)の値は例えば−5nmであり、W2(0)′の値は例えば90nmとなる。
【0114】
また、第1の開口部16の寸法の設計値がW3である場合には、第1の開口部16の寸法の設計値W3にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW3(0)′として用いる。かかるデータW3(0)′は、
W3(0)′ = W3 + 2×B3(0) …(19)
で表される。第1の開口部16の寸法の設計値W3の値が例えば150nmの場合には、図12に示すように、バイアス値B3(0)の値は例えば−4nmであり、W3(0)′の値は例えば142nmとなる。
【0115】
また、第1の開口部16の寸法の設計値がW4である場合には、第1の開口部16の寸法の設計値W4にバイアス値を加算した値を、シミュレーションを行う際における第1の開口部16の寸法のデータW4(0)′として用いる。かかるデータW4(0)′は、
W4(0)′ = W4 + 2×B4(0) …(20)
で表される。第1の開口部16の寸法の設計値W4の値が例えば200nmの場合には、図12に示すように、バイアス値B4(0)の値は例えば−3nmであり、W4(0)′の値は例えば194nmとなる。
【0116】
また、第2の開口部18の寸法の設計値がW1である場合には、第2の開口部18の寸法の設計値W1にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW1(π)′として用いる。かかるデータW1(π)′は、
W1(π)′ = W1 + 2×B1(π) …(21)
で表される。第2の開口部18の寸法の設計値W1の値が例えば80nmの場合には、U12に示すように、バイアス値B1(π)の値は例えば−5nmであり、W1(π)′の値は例えば70nmとなる。
【0117】
また、第2の開口部18の寸法の設計値がW2である場合には、第2の開口部18の寸法の設計値W2にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW2(π)′として用いる。かかるデータW2(π)′は、
W2(π)′ = W2 + 2×B2(π) …(22)
で表される。第2の開口部18の寸法の設計値W2の値が例えば100nmの場合には、上記のシミュレーション結果により、バイアス値B2(π)の値は例えば−4nmであり、W2(π)′の値は例えば92nmとなる。
【0118】
また、第2の開口部18の寸法の設計値がW3である場合には、第2の開口部18の寸法の設計値W3にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW3(π)′として用いる。かかるデータW3(π)′は、
W3(π)′ = W3 + 2×B3(π) …(23)
で表される。第2の開口部18の寸法の設計値W3の値が例えば150nmの場合には、図12に示すように、バイアス値B3(π)の値は例えば−3nmであり、W3(π)′の値は例えば144nmとなる。
【0119】
また、第2の開口部18の寸法の設計値がW4である場合には、第2の開口部18の寸法の設計値W4にバイアス値を加算した値を、シミュレーションを行う際における第2の開口部18の寸法のデータW4(π)′として用いる。かかるデータW4(π)′は、
W4(π)′ = W4 + 2×B4(π) …(24)
で表される。第2の開口部18の寸法の設計値W4の値が例えば200nmの場合には、図12に示すように、バイアス値B4(π)の値は例えば−2mであり、W4(π)′の値は例えば196nmとなる。
【0120】
こうして、開口部16、18の設計寸法のデータにバイアス値を加えたデータを開口部 16、18のデータとして用いてシミュレーションが行われ、ウェハ(フォトレジスト膜)上に転写されるパターンが求められる。
【0121】
このように、本実施形態によれば、開口部16,18の設計寸法にバイアス値が加えられたデータを開口部16、18の寸法として用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることができる。
【0122】
[第5実施形態]
本発明の第5実施形態による半導体装置の製造方法を図13を用いて説明する。図13は、本実施形態による半導体装置の製造方法を示すフローチャートである。図1乃至図12に示す第1乃至第4実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0123】
本実施形態による半導体装置の製造方法は、光近接効果補正処理の際に、上述した第1乃至第4実施形態のいずれかによるシミュレーション方法を適宜用いることに主な特徴がある。
【0124】
まず、予めデザインルールを設定する(ステップS11)。
【0125】
次に、回路パターンのデータを作成する(ステップ12)。この際、回路パターンのデータを作成する際には、規定のデザインルールを満たすことに留意する。
【0126】
次に、作成された回路パターンのデータが、規定のデザインルールを満たすか否かを検証する(ステップS13)。
【0127】
作成された回路パターンのデータが、規定のデザインルールを満たさない場合には、回路パターンのデータを修正する(ステップS14)。
【0128】
そして、修正された回路パターンのデータが、規定のデザインルールを満たすか否かの検証を再度行う(ステップS13)。このような操作は、回路パターンのデータが規定のデザインルールを満たすようになるまで繰り返し行われる。
【0129】
作成された回路パターンのデータが規定のデザインルールを満たすようになった場合には、光近接効果補正(OPC:Optical Proximity effect Correction)を行う(ステップS15)。光近接効果補正を行う際には、第1乃至第4実施形態のいずれかによるシミュレーション方法が適宜用いられる。
【0130】
次に、光近接効果補正による結果が所望の結果になったか否かについての検証を行う(ステップS16)。
【0131】
光近接効果補正による結果が所望の結果になっていない場合には、光近接効果補正のパラメータを修正する(ステップS17)。
【0132】
そして、修正された光近接効果補正のパラメータを用いて、光近接効果補正を再度行う(ステップS16)。このような操作は、光近接効果補正による結果が所望の結果となるまで行われる。本実施形態では、光近接効果補正を行う際に、第1乃至第4実施形態のいずれかによるシミュレーション方法を用いるため、光近接効果補正による結果が所望の結果となるまでの処理が極めて少なくてすむ。従って、本実施形態によれば、光近接効果補正を極めて効率的に行うことが可能となる。
【0133】
光近接効果補正による結果が所望の結果となった場合には、レクチルの描画パターンを作成する(ステップS18)。
【0134】
次に、レチクルにパターンを描画することにより、レチクルを作製する(ステップS19)。こうして、光近接効果補正が行われたデータに基づいてレチクルが作製される。
【0135】
次に、露光条件を設定する(ステップS20)。
【0136】
次に、レチクルに形成されたパターンをフォトレジスト膜上に転写する(ステップS21)。この後、フォトレジスト膜を現像する。
【0137】
次に、現像されたレジストパターンの線幅、より具体的には、CD(Critical Dimension)値が規格を満足するか否かを検査する(ステップS22)。なお、CD値とは、微細なパターンの線幅や間隔、パターン位置などを示す寸法値のことである。CD値は、露光量、現像条件、エッチング条件などのプロセスパラメータ管理や、製品の寸法管理等に用いられる。
【0138】
現像されたレジストパターンのCD値が規格を満足しない場合には、露光条件の変更が行われる(ステップS23)。
【0139】
なお、露光条件を変更するだけではレジストパターンのCD値が規格を満足するようにすることが不可能な場合もあり得る。この場合には、光近接効果補正のパラメータを再度修正し(ステップS17)、光近接効果補正を再度行い(ステップS15)、上記のような操作を再度行う。
【0140】
現像されたレジストパターンのCD値が規格を満足するようになった場合には、レジストパターンをマスクとして、ウェハ(図示せず)上に存在する導電膜(図示せず)等をエッチングする(ステップS24)。こうして、導電膜等より成る回路パターンが形成される。
【0141】
なお、図13には示されていないが、回路パターンを形成した後には、回路パターンに対する検査が行われる。この際、回路パターンのCD値が規格を満たしていない場合には、光近接効果補正のパラメータ等に原因があると考えられるため、光近接効果補正の処理等について更なる見直しが行われる。この場合には、上記の回路パターンが形成されたウェハを再度用いることはできないため、別個のウェハが新たに用いられることとなる。
【0142】
こうして、半導体装置が製造される。
【0143】
このように本実施形態によれば、光近接効果補正を行う際に、第1乃至第4実施形態のいずれかのシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本実施形態によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
【0144】
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
【0145】
例えば、上記実施形態では、ウェハ上における寸法を用いてシミュレーションを行う場合を例に説明したが、シミュレーションはウェハ上における寸法を用いて行うことに限定されるものではない。縮小投影露光の場合には、ウェハ上における寸法とフォトマスク上における寸法とが異なる。例えば、フォトマスク上における寸法を用いてシミュレーションを行ってもよい。
【0146】
また、第4実施形態では、開口部16,18の設計寸法のみに基づいてバイアス値を設定したが、第1の開口部16と第2の開口部18との間隔をも考慮してバイアス値を設定してもよい。
【0147】
また、第5実施形態では、光近接効果補正を行う際に第1乃至第4実施形態のいずれかによるシミュレーション方法を用いる場合を例に説明したが、第1乃至第4実施形態によるシミュレーション方法は、光近接効果補正を行う際のみならず、他の処理の際にも適宜用いることが可能である。
【図面の簡単な説明】
【0148】
【図1】配線間隔とフィッティング誤差との関係を示すグラフである。
【図2】フォトマスクに形成されたパターンを示す平面図(その1)である。
【図3】フォトマスクの表面において生じる電磁気的な現象を示す概念図である。
【図4】フォトマスクに形成されたパターンを示す平面図(その2)である。
【図5】配線間隔とフィッティング誤差との関係を示すグラフである。
【図6】データテーブルの形成方法を示すフローチャートである。
【図7】フォトマスクに形成されたパターンを示す平面図(その3)である。
【図8】バイアス値のデータテーブルを示す図(その1)である。
【図9】フォトマスクに形成されたパターンを示す平面図(その4)である。
【図10】バイアス値のデータテーブルを示す図(その2)である。
【図11】フォトマスクに形成されたパターンを示す平面図(その5)である。
【図12】バイアス値のデータテーブルを示す図(その3)である。
【図13】本発明の第5実施形態による半導体装置の製造方法を示すフローチャートである。
【符号の説明】
【0149】
2…基板
8、8a…フォトマスク
10…主パターン、遮光部
12…補助パターン
14…位相シフタ
16…第1の開口部
18…第2の開口部
【特許請求の範囲】
【請求項1】
主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、
前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いてシミュレーションを行う
ことを特徴とするシミュレーション方法。
【請求項2】
請求項1記載のシミュレーション方法において、
前記バイアス値は、前記補助パターンの寸法に基づいてそれぞれ設定されている
ことを特徴とするシミュレーション方法。
【請求項3】
請求項2記載のシミュレーション方法において、
前記バイアス値は、前記補助パターンの寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項4】
請求項1記載のシミュレーション方法において、
前記バイアス値は、前記主パターンと前記補助パターンとの間隔、及び、前記補助パターンの寸法に基づいて、それぞれ設定されている
ことを特徴とするシミュレーション方法。
【請求項5】
請求項4記載のシミュレーション方法において、
前記バイアス値は、前記主パターンと前記補助パターンとの間隔が狭くなるに伴って大きく設定されており、前記補助パターンの寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項6】
第1の開口部と、位相シフタが設けられた第2の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、
前記第1の開口部の設計寸法のデータに第1のバイアス値が加えられたデータを前記第1の開口部の寸法のデータとして用い、前記第2の開口部の設計寸法のデータに第2のバイアス値が加えられたデータを前記第2の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートする
ことを特徴とするシミュレーション方法。
【請求項7】
請求項6記載のシミュレーション方法において、
前記第1のバイアス値は、前記第1の開口部の寸法に基づいて設定されており、
前記第2のバイアス値は、前記第2の開口部の寸法に基づいて設定されている
ことを特徴とするシミュレーション方法。
【請求項8】
請求項7記載のシミュレーション方法において、
前記第1のバイアス値の絶対値は、前記第1の開口部の寸法が小さくなるに伴って大きく設定されており、
前記第2のバイアス値の絶対値は、前記第2の開口部の寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項9】
請求項6記載のシミュレーション方法において、
前記第1のバイアス値は、前記第1の開口部と前記第2の開口部との間隔に基づいて設定されており、
前記第2のバイアス値は、前記第1の開口部と前記第2の開口部との間隔に基づいて設定されている
ことを特徴とするシミュレーション方法。
【請求項10】
主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いて行うシミュレーション方法を、光近接効果補正の際に用いる
ことを特徴とする半導体装置の製造方法。
【請求項1】
主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、
前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いてシミュレーションを行う
ことを特徴とするシミュレーション方法。
【請求項2】
請求項1記載のシミュレーション方法において、
前記バイアス値は、前記補助パターンの寸法に基づいてそれぞれ設定されている
ことを特徴とするシミュレーション方法。
【請求項3】
請求項2記載のシミュレーション方法において、
前記バイアス値は、前記補助パターンの寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項4】
請求項1記載のシミュレーション方法において、
前記バイアス値は、前記主パターンと前記補助パターンとの間隔、及び、前記補助パターンの寸法に基づいて、それぞれ設定されている
ことを特徴とするシミュレーション方法。
【請求項5】
請求項4記載のシミュレーション方法において、
前記バイアス値は、前記主パターンと前記補助パターンとの間隔が狭くなるに伴って大きく設定されており、前記補助パターンの寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項6】
第1の開口部と、位相シフタが設けられた第2の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、
前記第1の開口部の設計寸法のデータに第1のバイアス値が加えられたデータを前記第1の開口部の寸法のデータとして用い、前記第2の開口部の設計寸法のデータに第2のバイアス値が加えられたデータを前記第2の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートする
ことを特徴とするシミュレーション方法。
【請求項7】
請求項6記載のシミュレーション方法において、
前記第1のバイアス値は、前記第1の開口部の寸法に基づいて設定されており、
前記第2のバイアス値は、前記第2の開口部の寸法に基づいて設定されている
ことを特徴とするシミュレーション方法。
【請求項8】
請求項7記載のシミュレーション方法において、
前記第1のバイアス値の絶対値は、前記第1の開口部の寸法が小さくなるに伴って大きく設定されており、
前記第2のバイアス値の絶対値は、前記第2の開口部の寸法が小さくなるに伴って大きく設定されている
ことを特徴とするシミュレーション方法。
【請求項9】
請求項6記載のシミュレーション方法において、
前記第1のバイアス値は、前記第1の開口部と前記第2の開口部との間隔に基づいて設定されており、
前記第2のバイアス値は、前記第1の開口部と前記第2の開口部との間隔に基づいて設定されている
ことを特徴とするシミュレーション方法。
【請求項10】
主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法にバイアス値が加えられたデータを前記補助パターンの寸法のデータとして用いて行うシミュレーション方法を、光近接効果補正の際に用いる
ことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2007−225924(P2007−225924A)
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願番号】特願2006−47254(P2006−47254)
【出願日】平成18年2月23日(2006.2.23)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願日】平成18年2月23日(2006.2.23)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]