スイッチトキャパシタ
【課題】デジタル切替機構とアナログ切替機構とを一体化した新規なスイッチトキャパシタを提供する。
【解決手段】本願のスイッチトキャパシタは、少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、駆動アームの一部に形成されたキャパシタ部と、少なくとも一端が基板に固定された信号線とを有する。そして、信号線が、駆動アームの一部に形成されたキャパシタ部上に延伸しており、キャパシタ部を介して駆動アームと接することができるようになっているものである。これにより、デジタル切替機構とアナログ切替機構とを一体化でき、特性の向上、実装コスト低減が可能になる。
【解決手段】本願のスイッチトキャパシタは、少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、駆動アームの一部に形成されたキャパシタ部と、少なくとも一端が基板に固定された信号線とを有する。そして、信号線が、駆動アームの一部に形成されたキャパシタ部上に延伸しており、キャパシタ部を介して駆動アームと接することができるようになっているものである。これにより、デジタル切替機構とアナログ切替機構とを一体化でき、特性の向上、実装コスト低減が可能になる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチトキャパシタに関し、より詳しくは電気式微少機械スイッチ(MEMS(Micro Electro Mechanical Systems)スイッチ)を利用するスイッチトキャパシタに関する。
【背景技術】
【0002】
例えば、特開2004−214408号公報には、高周波C−V特性を任意に選択できる電圧制御可変容量素子が開示されている。具体的には、当該電圧制御可変容量素子は、相互に並列に接続された夫々1又は複数の第1のバラクタ素子及び第2のバラクタ素子を有し、第1及び第2のバラクタ素子は、夫々第1の端子に接続された第1の導電領域と、第2の端子に接続され第1の導電領域と共に容量を形成する第2の導電領域とを有する。そして、第1のバラクタ素子における第2の導電領域を形成する材料の仕事関数は、第2のバラクタ素子における第2の導電領域を形成する材料の仕事関数と異なり、第1及び第2のバラクタ素子の個数は、第1の端子と第2の端子との間に印加される電圧と、第1の導電領域と第2の導電領域との間の容量との所望の相関関係に応じて設定されるようになっている。
【0003】
また、特開2005−313274号公報及び特開2005−313276号公報には、圧電薄膜を駆動する圧電駆動機構を有する圧電駆動型MEMS素子が開示されている。具体的には、特開2005−313274号公報記載の圧電駆動型MEMS素子は、開口を有する基板上に開口を跨ぐように設けられた圧電膜、圧電膜の両側に設けられ圧電膜を駆動する圧電駆動機構、および基板と反対側の圧電膜の面の中央部に設けられた第1電極を有する可動梁と、少なくとも一端が基板上に接し、可動梁を跨ぐように設けられ、可動梁の第1電極と対向する側に第2電極を有する固定梁とを備える。一方、特開2005−313276号公報記載の圧電駆動型MEMS素子は、凹部を有する基板上に凹部を跨ぐように設けられた圧電膜、圧電膜の両端に設けられ圧電膜を駆動する圧電駆動機構、および圧電膜の基板側の面の中央部に設けられた第1電極を有する可動梁と、基板の凹部の平坦部に設けられ、可動梁の第1電極と対向する第2電極とを備える。
【0004】
従来技術では、スイッチのON/OFFを利用して容量をデジタル的に切り替える機構(以下、デジタル切替機構と呼ぶ)と、材料のC−V特性を利用してキャパシタの容量をアナログ的に変化させる機構(以下、アナログ切替機構と呼ぶ)とを一体化した構成は存在せず、両機構を個別に実装し、組み合わせて実現している。このように従来技術では、両機構を異なる作製プロセスで製作して実装もしくは接合等しなければならず、形状が大きくなるとともに、コストがかかる。
【0005】
なお、CMOS−FETスイッチとMOS型のバラクタを一括形成する技術が知られているが、CMOS−FETスイッチでは数GHz以上のスイッチの特性が悪く、高周波回路で使用するときの特性劣化が問題になる。また、一括形成できるMOS型のバラクタは、構造上、直列抵抗成分が大きく高周波特性が劣化してしまう。
【特許文献1】特開2004−214408号公報
【特許文献2】特開2005−313274号公報
【特許文献3】特開2005−313276号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
従って、本発明の目的は、デジタル切替機構とアナログ切替機構とを一体化した新規なスイッチトキャパシタを提供することである。
【課題を解決するための手段】
【0007】
本発明に係るスイッチトキャパシタは、少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、駆動アームの一部に形成されたキャパシタ部と、少なくとも一端が基板に固定された信号線とを有する。そして、信号線が、駆動アームの一部に形成されたキャパシタ部上に延伸しており、キャパシタ部を介して駆動アームと接することができるようになっているものである。
【0008】
このように、駆動アームと信号線とが接する部分にキャパシタ部を形成することにより、例えば、駆動アームを信号線と接するように駆動させることでデジタル切替機構を実現でき、駆動アームと信号線とが接した状態で信号線を介して直流バイアス電圧を印加することでアナログ切替機構を実現できる。すなわち、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。また、一体化することで実装コストを抑えることができるようになる。また、スイッチの機能を上記のような構造で実現することにより、トランジスタスイッチに比べ、直列抵抗を低減させることができる。
【0009】
また、駆動アームにおける圧電体層と上部電極層と下部電極層とが、キャパシタ部が形成されている第1の部分と、第1の部分以外の第2の部分とに切断されており、第1の部分における下部電極層と、第2の部分における下部電極層との間に高抵抗部が設けられるようにしてもよい。
【0010】
このように高抵抗部を設けることで、信号電流が第1の部分から第2の部分へ流れないようにすることができる。
【0011】
さらに、上で述べた駆動アームが、上部電極層及び下部電極層に印加される電圧によって圧電体層に従って信号線に接するように駆動されるようにしてもよい。
【0012】
また、上で述べたキャパシタ部が、駆動アームと信号線とが接している状態で、信号線を介して上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである場合もある。
【0013】
さらに、上で述べた信号線が、駆動アームとねじれの位置関係になるように駆動アーム上に延伸する場合もある。
【発明の効果】
【0014】
本発明によれば、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。
【発明を実施するための最良の形態】
【0015】
図1に本発明の一実施の形態に係るスイッチトキャパシタの構成を示す上面図を示す。具体的には、Siの基板1には矩形の切り欠き部9が設けられており、切り欠き部9の一部を覆うように駆動アーム8が延伸している。また、基板1の表面には、SiO2の絶縁層が形成され、その上には、下部電極層となるグランド2a及び2bが形成されている。このグランド2a及び2bは、駆動アーム8上に形成されており、グランド2aとグランド2bとの間には、TaN等の高抵抗率を有する高抵抗部5が設けられている。なお、同じハッチングは同じ層を示している。グランド2aの上にはPZT(Pb(ZrTi)O3)等の誘電体層4aが形成されており、さらに誘電体層4aの上には上部電極層6aが形成されている。また、グランド2bの上にはPZT等の誘電体層4bが形成されており、さらに誘電体層4bの上には上部電極層6b及び6cが左右対称に形成されている。
【0016】
信号線3aは、一端が基板1に支持され、切り欠き部9とグランド2bと誘電体層4bと上部電極層6bとの一部を覆うように延伸している。同様に、信号線3bは、一端が基板1に支持され、切り欠き部9とグランド2bと誘電体層4bと上部電極層6cとの一部を覆うように延伸している。信号線3a及び3bは、駆動アーム8とねじれの関係になるように形成されている。そして、信号線3aと信号線3bとは、駆動アーム8上で切断されており、左右対称になっている。
【0017】
図2(a)に、上面図(図1)のA−A’線での断面図を示す。駆動アーム8は、一端が基板1に支持されており、基板1の一部の層と、グランド2a及び2bと、高抵抗部5と、誘電体層4a及び4bと、上部電極層6a、6b及び6c(上部電極層6bはA−A’線での断面図では示されない)とを有する。また、駆動アーム8は、高抵抗部5を挟んで、基板1の一部の層とグランド2aと誘電体層4aと上部電極層6aとで構成されるカンチレバー8aと、基板1の一部の層とグランド2bと誘電体層4bと上部電極層6b及び6cとで構成されるキャパシタ部8bとに分けられる。
【0018】
図2(b)に、上面図(図1)のB−B’線での断面図を示す。駆動アーム8のキャパシタ部8bは、基板1の一部の層とグランド2bと誘電体層4bと上部電極層6b及び6cとで構成される。また、信号線3aは、一端が基板1に支持され、先端が上部電極層6bを覆うように形成されている。同様に、信号線3bは、一端が基板1に支持され、先端が上部電極層6cを覆うように形成されている。
【0019】
次に、図3を用いて本実施の形態に係るスイッチトキャパシタの原理を説明する。なお、図3は、上面図(図1)のA−A’線での断面図である。図3に示すように、第1の可変直流電源10aの正極端子はカンチレバー8aの上部電極層6aに接続されており、第1の可変直流電源10aの負極端子はカンチレバー8aのグランド2aに接続されている。また、第2の可変直流電源10bの正極端子は信号線3bに接続されており、第2の可変直流電源10bの負極端子はカンチレバー8aのグランド2aに接続されている。
【0020】
まず、第1の可変直流電源10aを用いてカンチレバー8aに電圧を印加することにより、駆動アーム8を引き上げ、信号線3bとキャパシタ部8bの上部電極層6cとを接触させる。これにより、キャパシタ部8bの容量は増加して、最大容量が得られる。
【0021】
そして、信号線3bと上部電極層6cとが接している状態で、第2の可変直流電源10bを用いて、信号線3bを介して上部電極層6cに直流バイアス電圧を印加する。そうすると、キャパシタ部8bの誘電体層4bの比誘電率εrが減少し、キャパシタ部8bの容量も減少する。なお、直流バイアス電圧は、信号線3bからカンチレバー8aの方へかかるようになっているため、信号線3bを流れる信号電流に重畳される。そして、キャパシタ部8bが信号線3bに接すると、直流バイアス電圧とともに信号電流もカンチレバー8aの方へ流れようとする。そこで、本実施の形態では、キャパシタ部8bとカンチレバー8aの間に高抵抗部5を設け、信号電流がカンチレバー8aの方へ流れるのを阻止している。
【0022】
このように、信号線3bとキャパシタ部8bの上部電極層6とを接触させるように駆動アーム8を駆動させることで、デジタル切替機構を実現する。そして、信号線3bと上部電極層6cとが接している状態で、信号線3bを介して上部電極層6cに直流バイアス電圧を印加することで、アナログ切替機構を実現する。
【0023】
なお、図1及び図2に示した構成は一例であって、例えば図4に示すような構造に変形することも可能である。図4は上面図である。具体的には、基板11の上には下部電極層となるグランド12a、12b及び12dが形成されている。なお、同じハッチングは同じ層を示している。グランド12aの上にはPZT等の誘電体層14aが形成されており、さらに誘電体層14aの上には上部電極層16aが形成されている。また、グランド12aにはGSG(Ground Signal Ground)パッド22a及び22bが形成されている。グランド12bの上にはPZT等の誘電体層14bが形成されており、さらに誘電体層14bの上には上部電極層16bが形成されている。また、グランド12bにはGSGパッド22c及び22dが形成されている。グランド12dは、高抵抗部20aを介して信号線13aに接続され、高抵抗部20bを介して信号線13bに接続されている。また、グランド12dには、信号線バイアス21が形成されている。
【0024】
駆動アーム18は、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cと、ヒンジ部18d及び18eとを有しており、穴19を架橋するように設けられている。ヒンジ部18d及び18eにおいては、ヒンジの機能を有効に果たすために穴が形成されている。また、ヒンジ部18d及び18eには、高抵抗部15a及び15bが形成されている。
【0025】
信号線13aは、一端が基板11に支持され、駆動アーム18のキャパシタ部18cと穴19との一部を覆うように延伸している。そして、信号線13aは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。同様に、信号線13bは、一端が基板11に支持され、駆動アーム18のキャパシタ部18cと穴19との一部を覆うように延伸している。そして、信号線13bは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。信号線13aと信号線13bとは、駆動アーム18のキャパシタ部18c上において切断されており、上下対称になっている。
【0026】
図5(a)に、図4のC−C’線での断面図を示す。駆動アーム18は、両端が基板11に支持されており、基板11の一部の層と、グランド12a、12b及び12cと、高抵抗部15a及び15bと、誘電体層14a、14b及び14cと、上部電極層16a、16b、16c及び16d(上部電極層16dはC−C’線での断面図では示されない)とを有する。第1のカンチレバー18aは、基板11の一部の層と、グランド12aと、誘電体層14aと、上部電極層16aとで構成される。同様に、第2のカンチレバー18bは、基板11の一部の層と、グランド12bと、誘電体層14bと、上部電極層16bとで構成される。また、キャパシタ部18cは、基板11の一部の層と、グランド12cと、誘電体層14cと、上部電極層16c及び16dとで構成される。また、グランド層、誘電体層及び上部電極層は、第1のカンチレバー18aとキャパシタ部18cとの間で切断されており、グランド12aとグランド12cとの間には高抵抗部15aが形成されている。同様に、グランド層、誘電体層及び上部電極層は、第2のカンチレバー18bとキャパシタ部18cとの間でも切断されており、グランド12bとグランド12cとの間には高抵抗部15bが形成されている。
【0027】
図5(b)に、図4のD−D’線での断面図を示す。駆動アーム18のキャパシタ部18cは、基板11の一部の層と、グランド12cと、誘電体層14cと、上部電極層16c及び16dとで構成される。また、信号線13aは、一端が基板11に支持され、先端が上部電極層16cを覆うように形成されている。同様に、信号線13bは、一端が基板11に支持され、先端が上部電極層16dを覆うように形成されている。
【0028】
次に、図6及び図9を用いて、図4及び図5に示したようなスイッチトキャパシタの製造方法を説明する。なお、図6乃至図9において、左側に示す断面図Cは図4のC−C’線での断面図を示し、右側に示す断面図Dは図4のD−D’線での断面図を示す。
【0029】
図6(a)に示すように、表面にSi層101、当該表面のSi層101より下にSiO2層102、そしてSiO2層102の下にSi層103が形成されているSOI(Silicon On Insulator)ウエハを用いる。そして、図6(b)に示すように、水又は酸素雰囲気中で、SOIウエハの上下面の表面を熱酸化させてSiO2層104及び105を形成する。このSiO2層104は、図4に示した、基板11の表面の絶縁層である。その後、図6(c)に示すように、スパッタによって圧電体層の下部電極層となるPt/Ti層106をSiO2層104の上に形成する。
【0030】
そして、図6(d)に示すように、SOIウエハ上に、ゾルゲル法などを用いて1μm程度のPZT圧電体層107を下部電極層となるPt/Ti層106の上に形成する。この際700℃程度の熱を加えることとなるので、下部電極層にはPtのような融点の高い材料を用いなければならない。次に、図6(e)に示すように、再度スパッタによって圧電体層の上部電極層となるPt/Ti層108をPZT圧電体層107の上に形成する。ここまでは、断面図C及び断面図D共に変わりない。
【0031】
次に、フォトレジストをスピンコート法等により塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去するフォトリソグラフィーにより、図7(a)に示すように、Pt/Ti層108と、PZT圧電体層107と、Pt/Ti層106とをエッチングするためのレジスト層109を形成する。なお、使用するフォトレジストが、ポジ型レジストの場合は感光した部分、ネガ型レジストの場合は感光しなかった部分を不要部分として除去する。断面図Cでは、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cとを切断するため、2つの溝110a及び110bが形成される。一方、断面図Dでは、駆動アーム18の部分のみを残すように、一カ所のみレジスト層109が形成される。
【0032】
そして、図7(b)に示すように、エッチングでレジスト層109が形成されていない部分のPt/Ti層108と、PZT圧電体層107と、Pt/Ti層106とが削られ、その後レジスト層109が除去される。次に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図7(c)に示すように、Pt/Ti層108をエッチングするためのレジスト層120を形成する。なお、断面図Cでは、上部全面にレジスト層120が形成されるが、断面図Dでは、上部電極層16aと上部電極層16bとを分離するために、溝121が形成される。
【0033】
そして、図7(d)に示すように、エッチングでレジスト層120が形成されていない部分のPt/Ti層108が削られ、その後レジスト層120が除去される。そして、図7(d)に示すように、溝110a及び110bに対して、スパッタによって高抵抗材料TaNの成膜を行い、TaN層122を形成する。
【0034】
次に、SiO2層104と、Si層101と、SiO2層102とを加工するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図7(e)に示すように、レジスト層111を形成する。なお、断面図Cでは、上部全面にレジスト層111が形成されるが、断面図Dでは、駆動アーム18を分離するために、2つの溝112a及び112bが形成される。
【0035】
その後、図8(a)に示すように、エッチングで、レジスト層111が形成されていない部分のSiO2層104と、Si層101と、SiO2層102とが削られ、その後レジスト層111が除去される。なお、ヒンジ部18d及び18eについてはここでは説明を省略している。このヒンジ部18d及び18eを形成するためには、図7(e)の段階で断面図Cにもレジストが形成されない部分が適切に形成される必要がある。
【0036】
次に、Auの信号線13a及び13bを形成する前段階として、図8(b)に示すように、溝110a及び110bと、溝112a及び112bとに埋め込み用レジスト113を塗布する。そして、信号線13a及び13bを形成するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図8(c)に示すように、犠牲層114を形成する。犠牲層114の厚みは、信号線13a及び13bと、上部電極層16c及び16dとの間の空間の距離となる。その後、図8(d)に示すように、犠牲層114の上に、スパッタで、Au層115を形成する。
【0037】
そして、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図8(e)に示すように、レジスト層116を形成する。断面図Cでは、Au層115のうちAu層115aのみが信号線として用いられるため、Au層115aの上部にのみレジスト層116を形成する。一方、断面図Dでは、信号線13aと信号線13bとに分離するために、溝117が形成される。その後、図9(a)に示すように、エッチングで、レジスト層116が形成されていない部分のAu層115を削り取る。
【0038】
次に、裏面のSiO2層105の下に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図9(b)に示すように、レジスト層118を形成する。そして、下部からエッチングを行って、図9(c)に示すように、レジスト層118が形成されていない部分における、SiO2層105、Si層103と、SiO2層102とを削り取る。その後、埋め込み用レジスト113と、犠牲層114と、レジスト層116と、レジスト層118とを除去し、超臨界乾燥を実施すると、図9(d)に示すように、完成する。
【0039】
以上、一例として述べた製造プロセスを実施することによって、図4及び図5に示したようなスイッチトキャパシタを製造することができる。すなわち、デジタル切替機構を実装するための製造プロセスと、アナログ切替機構を実装するための製造プロセスとを別々に実施する必要がないため、実装コストを抑えることができる。また、一体化することで、小型化も可能となる。
【0040】
また、例えば図10に示すように、図4及び図5に示したスイッチトキャパシタを並列化することも可能である。なお、図10の例は、4つのスイッチトキャパシタ(C1、C2、C3及びC4)を並列化したものである。このように、並列化することにより、より容量変化幅の広い可変容量キャパシタが得られる。なお、前述のように、個々のスイッチトキャパシタはアナログ的に容量を可変できるキャパシタを内蔵しており、微少な容量変化も可能で、無段階に所望の容量値を得ることができる。
【0041】
以上本発明の一実施の形態について説明したが、本発明はこれに限定されるものではない。例えば細かい構造は、全て同じでなければならないわけではない。ヒンジ部の構造は、他のヒンジ構造を採用することも可能である。
【0042】
また、上では、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cとの誘電体層にPZTを用いる例を説明したが、必ずしも同じ材料を使用しなければならないわけではない。例えば、キャパシタ部18cの誘電体層には、例えばBST(BrSrTiO3)などを用いることも可能である。また、第1及び第2のカンチレバー18a及び18bの誘電体層には、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を用いることも可能である。但し、異なる材料を用いる場合には、製造プロセスを適宜変更する必要がある。
【0043】
また、上では、信号線と駆動アームとがねじれの関係になるような構造を例に説明したが、信号線と駆動アームとの位置関係はこれに限定されない。信号線の先端が、駆動アームと重なるような関係であれば、他の構造を採用することも可能である。
【図面の簡単な説明】
【0044】
【図1】本発明の一実施の形態に係るスイッチトキャパシタの上面図である。
【図2】(a)及び(b)は、スイッチトキャパシタの断面図である。
【図3】本発明の一実施の形態に係るスイッチトキャパシタの原理を説明するための図である。
【図4】本実施の形態に係るスイッチトキャパシタ(変形例)の上面図である。
【図5】(a)及び(b)は、スイッチトキャパシタ(変形例)の断面図である。
【図6】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図7】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図8】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図9】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図10】スイッチトキャパシタの並列化の一例を示す図である。
【符号の説明】
【0045】
1 基板
2a,2b グランド
3a,3b 信号線
4a,4b 誘電体層
5 高抵抗部
6a,6b,6c 上部電極層
8 駆動アーム
8a カンチレバー
8b キャパシタ部
9 切り欠き部
10a 第1の可変直流電源
10b 第2の可変直流電源
【技術分野】
【0001】
本発明は、スイッチトキャパシタに関し、より詳しくは電気式微少機械スイッチ(MEMS(Micro Electro Mechanical Systems)スイッチ)を利用するスイッチトキャパシタに関する。
【背景技術】
【0002】
例えば、特開2004−214408号公報には、高周波C−V特性を任意に選択できる電圧制御可変容量素子が開示されている。具体的には、当該電圧制御可変容量素子は、相互に並列に接続された夫々1又は複数の第1のバラクタ素子及び第2のバラクタ素子を有し、第1及び第2のバラクタ素子は、夫々第1の端子に接続された第1の導電領域と、第2の端子に接続され第1の導電領域と共に容量を形成する第2の導電領域とを有する。そして、第1のバラクタ素子における第2の導電領域を形成する材料の仕事関数は、第2のバラクタ素子における第2の導電領域を形成する材料の仕事関数と異なり、第1及び第2のバラクタ素子の個数は、第1の端子と第2の端子との間に印加される電圧と、第1の導電領域と第2の導電領域との間の容量との所望の相関関係に応じて設定されるようになっている。
【0003】
また、特開2005−313274号公報及び特開2005−313276号公報には、圧電薄膜を駆動する圧電駆動機構を有する圧電駆動型MEMS素子が開示されている。具体的には、特開2005−313274号公報記載の圧電駆動型MEMS素子は、開口を有する基板上に開口を跨ぐように設けられた圧電膜、圧電膜の両側に設けられ圧電膜を駆動する圧電駆動機構、および基板と反対側の圧電膜の面の中央部に設けられた第1電極を有する可動梁と、少なくとも一端が基板上に接し、可動梁を跨ぐように設けられ、可動梁の第1電極と対向する側に第2電極を有する固定梁とを備える。一方、特開2005−313276号公報記載の圧電駆動型MEMS素子は、凹部を有する基板上に凹部を跨ぐように設けられた圧電膜、圧電膜の両端に設けられ圧電膜を駆動する圧電駆動機構、および圧電膜の基板側の面の中央部に設けられた第1電極を有する可動梁と、基板の凹部の平坦部に設けられ、可動梁の第1電極と対向する第2電極とを備える。
【0004】
従来技術では、スイッチのON/OFFを利用して容量をデジタル的に切り替える機構(以下、デジタル切替機構と呼ぶ)と、材料のC−V特性を利用してキャパシタの容量をアナログ的に変化させる機構(以下、アナログ切替機構と呼ぶ)とを一体化した構成は存在せず、両機構を個別に実装し、組み合わせて実現している。このように従来技術では、両機構を異なる作製プロセスで製作して実装もしくは接合等しなければならず、形状が大きくなるとともに、コストがかかる。
【0005】
なお、CMOS−FETスイッチとMOS型のバラクタを一括形成する技術が知られているが、CMOS−FETスイッチでは数GHz以上のスイッチの特性が悪く、高周波回路で使用するときの特性劣化が問題になる。また、一括形成できるMOS型のバラクタは、構造上、直列抵抗成分が大きく高周波特性が劣化してしまう。
【特許文献1】特開2004−214408号公報
【特許文献2】特開2005−313274号公報
【特許文献3】特開2005−313276号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
従って、本発明の目的は、デジタル切替機構とアナログ切替機構とを一体化した新規なスイッチトキャパシタを提供することである。
【課題を解決するための手段】
【0007】
本発明に係るスイッチトキャパシタは、少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、駆動アームの一部に形成されたキャパシタ部と、少なくとも一端が基板に固定された信号線とを有する。そして、信号線が、駆動アームの一部に形成されたキャパシタ部上に延伸しており、キャパシタ部を介して駆動アームと接することができるようになっているものである。
【0008】
このように、駆動アームと信号線とが接する部分にキャパシタ部を形成することにより、例えば、駆動アームを信号線と接するように駆動させることでデジタル切替機構を実現でき、駆動アームと信号線とが接した状態で信号線を介して直流バイアス電圧を印加することでアナログ切替機構を実現できる。すなわち、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。また、一体化することで実装コストを抑えることができるようになる。また、スイッチの機能を上記のような構造で実現することにより、トランジスタスイッチに比べ、直列抵抗を低減させることができる。
【0009】
また、駆動アームにおける圧電体層と上部電極層と下部電極層とが、キャパシタ部が形成されている第1の部分と、第1の部分以外の第2の部分とに切断されており、第1の部分における下部電極層と、第2の部分における下部電極層との間に高抵抗部が設けられるようにしてもよい。
【0010】
このように高抵抗部を設けることで、信号電流が第1の部分から第2の部分へ流れないようにすることができる。
【0011】
さらに、上で述べた駆動アームが、上部電極層及び下部電極層に印加される電圧によって圧電体層に従って信号線に接するように駆動されるようにしてもよい。
【0012】
また、上で述べたキャパシタ部が、駆動アームと信号線とが接している状態で、信号線を介して上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである場合もある。
【0013】
さらに、上で述べた信号線が、駆動アームとねじれの位置関係になるように駆動アーム上に延伸する場合もある。
【発明の効果】
【0014】
本発明によれば、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。
【発明を実施するための最良の形態】
【0015】
図1に本発明の一実施の形態に係るスイッチトキャパシタの構成を示す上面図を示す。具体的には、Siの基板1には矩形の切り欠き部9が設けられており、切り欠き部9の一部を覆うように駆動アーム8が延伸している。また、基板1の表面には、SiO2の絶縁層が形成され、その上には、下部電極層となるグランド2a及び2bが形成されている。このグランド2a及び2bは、駆動アーム8上に形成されており、グランド2aとグランド2bとの間には、TaN等の高抵抗率を有する高抵抗部5が設けられている。なお、同じハッチングは同じ層を示している。グランド2aの上にはPZT(Pb(ZrTi)O3)等の誘電体層4aが形成されており、さらに誘電体層4aの上には上部電極層6aが形成されている。また、グランド2bの上にはPZT等の誘電体層4bが形成されており、さらに誘電体層4bの上には上部電極層6b及び6cが左右対称に形成されている。
【0016】
信号線3aは、一端が基板1に支持され、切り欠き部9とグランド2bと誘電体層4bと上部電極層6bとの一部を覆うように延伸している。同様に、信号線3bは、一端が基板1に支持され、切り欠き部9とグランド2bと誘電体層4bと上部電極層6cとの一部を覆うように延伸している。信号線3a及び3bは、駆動アーム8とねじれの関係になるように形成されている。そして、信号線3aと信号線3bとは、駆動アーム8上で切断されており、左右対称になっている。
【0017】
図2(a)に、上面図(図1)のA−A’線での断面図を示す。駆動アーム8は、一端が基板1に支持されており、基板1の一部の層と、グランド2a及び2bと、高抵抗部5と、誘電体層4a及び4bと、上部電極層6a、6b及び6c(上部電極層6bはA−A’線での断面図では示されない)とを有する。また、駆動アーム8は、高抵抗部5を挟んで、基板1の一部の層とグランド2aと誘電体層4aと上部電極層6aとで構成されるカンチレバー8aと、基板1の一部の層とグランド2bと誘電体層4bと上部電極層6b及び6cとで構成されるキャパシタ部8bとに分けられる。
【0018】
図2(b)に、上面図(図1)のB−B’線での断面図を示す。駆動アーム8のキャパシタ部8bは、基板1の一部の層とグランド2bと誘電体層4bと上部電極層6b及び6cとで構成される。また、信号線3aは、一端が基板1に支持され、先端が上部電極層6bを覆うように形成されている。同様に、信号線3bは、一端が基板1に支持され、先端が上部電極層6cを覆うように形成されている。
【0019】
次に、図3を用いて本実施の形態に係るスイッチトキャパシタの原理を説明する。なお、図3は、上面図(図1)のA−A’線での断面図である。図3に示すように、第1の可変直流電源10aの正極端子はカンチレバー8aの上部電極層6aに接続されており、第1の可変直流電源10aの負極端子はカンチレバー8aのグランド2aに接続されている。また、第2の可変直流電源10bの正極端子は信号線3bに接続されており、第2の可変直流電源10bの負極端子はカンチレバー8aのグランド2aに接続されている。
【0020】
まず、第1の可変直流電源10aを用いてカンチレバー8aに電圧を印加することにより、駆動アーム8を引き上げ、信号線3bとキャパシタ部8bの上部電極層6cとを接触させる。これにより、キャパシタ部8bの容量は増加して、最大容量が得られる。
【0021】
そして、信号線3bと上部電極層6cとが接している状態で、第2の可変直流電源10bを用いて、信号線3bを介して上部電極層6cに直流バイアス電圧を印加する。そうすると、キャパシタ部8bの誘電体層4bの比誘電率εrが減少し、キャパシタ部8bの容量も減少する。なお、直流バイアス電圧は、信号線3bからカンチレバー8aの方へかかるようになっているため、信号線3bを流れる信号電流に重畳される。そして、キャパシタ部8bが信号線3bに接すると、直流バイアス電圧とともに信号電流もカンチレバー8aの方へ流れようとする。そこで、本実施の形態では、キャパシタ部8bとカンチレバー8aの間に高抵抗部5を設け、信号電流がカンチレバー8aの方へ流れるのを阻止している。
【0022】
このように、信号線3bとキャパシタ部8bの上部電極層6とを接触させるように駆動アーム8を駆動させることで、デジタル切替機構を実現する。そして、信号線3bと上部電極層6cとが接している状態で、信号線3bを介して上部電極層6cに直流バイアス電圧を印加することで、アナログ切替機構を実現する。
【0023】
なお、図1及び図2に示した構成は一例であって、例えば図4に示すような構造に変形することも可能である。図4は上面図である。具体的には、基板11の上には下部電極層となるグランド12a、12b及び12dが形成されている。なお、同じハッチングは同じ層を示している。グランド12aの上にはPZT等の誘電体層14aが形成されており、さらに誘電体層14aの上には上部電極層16aが形成されている。また、グランド12aにはGSG(Ground Signal Ground)パッド22a及び22bが形成されている。グランド12bの上にはPZT等の誘電体層14bが形成されており、さらに誘電体層14bの上には上部電極層16bが形成されている。また、グランド12bにはGSGパッド22c及び22dが形成されている。グランド12dは、高抵抗部20aを介して信号線13aに接続され、高抵抗部20bを介して信号線13bに接続されている。また、グランド12dには、信号線バイアス21が形成されている。
【0024】
駆動アーム18は、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cと、ヒンジ部18d及び18eとを有しており、穴19を架橋するように設けられている。ヒンジ部18d及び18eにおいては、ヒンジの機能を有効に果たすために穴が形成されている。また、ヒンジ部18d及び18eには、高抵抗部15a及び15bが形成されている。
【0025】
信号線13aは、一端が基板11に支持され、駆動アーム18のキャパシタ部18cと穴19との一部を覆うように延伸している。そして、信号線13aは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。同様に、信号線13bは、一端が基板11に支持され、駆動アーム18のキャパシタ部18cと穴19との一部を覆うように延伸している。そして、信号線13bは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。信号線13aと信号線13bとは、駆動アーム18のキャパシタ部18c上において切断されており、上下対称になっている。
【0026】
図5(a)に、図4のC−C’線での断面図を示す。駆動アーム18は、両端が基板11に支持されており、基板11の一部の層と、グランド12a、12b及び12cと、高抵抗部15a及び15bと、誘電体層14a、14b及び14cと、上部電極層16a、16b、16c及び16d(上部電極層16dはC−C’線での断面図では示されない)とを有する。第1のカンチレバー18aは、基板11の一部の層と、グランド12aと、誘電体層14aと、上部電極層16aとで構成される。同様に、第2のカンチレバー18bは、基板11の一部の層と、グランド12bと、誘電体層14bと、上部電極層16bとで構成される。また、キャパシタ部18cは、基板11の一部の層と、グランド12cと、誘電体層14cと、上部電極層16c及び16dとで構成される。また、グランド層、誘電体層及び上部電極層は、第1のカンチレバー18aとキャパシタ部18cとの間で切断されており、グランド12aとグランド12cとの間には高抵抗部15aが形成されている。同様に、グランド層、誘電体層及び上部電極層は、第2のカンチレバー18bとキャパシタ部18cとの間でも切断されており、グランド12bとグランド12cとの間には高抵抗部15bが形成されている。
【0027】
図5(b)に、図4のD−D’線での断面図を示す。駆動アーム18のキャパシタ部18cは、基板11の一部の層と、グランド12cと、誘電体層14cと、上部電極層16c及び16dとで構成される。また、信号線13aは、一端が基板11に支持され、先端が上部電極層16cを覆うように形成されている。同様に、信号線13bは、一端が基板11に支持され、先端が上部電極層16dを覆うように形成されている。
【0028】
次に、図6及び図9を用いて、図4及び図5に示したようなスイッチトキャパシタの製造方法を説明する。なお、図6乃至図9において、左側に示す断面図Cは図4のC−C’線での断面図を示し、右側に示す断面図Dは図4のD−D’線での断面図を示す。
【0029】
図6(a)に示すように、表面にSi層101、当該表面のSi層101より下にSiO2層102、そしてSiO2層102の下にSi層103が形成されているSOI(Silicon On Insulator)ウエハを用いる。そして、図6(b)に示すように、水又は酸素雰囲気中で、SOIウエハの上下面の表面を熱酸化させてSiO2層104及び105を形成する。このSiO2層104は、図4に示した、基板11の表面の絶縁層である。その後、図6(c)に示すように、スパッタによって圧電体層の下部電極層となるPt/Ti層106をSiO2層104の上に形成する。
【0030】
そして、図6(d)に示すように、SOIウエハ上に、ゾルゲル法などを用いて1μm程度のPZT圧電体層107を下部電極層となるPt/Ti層106の上に形成する。この際700℃程度の熱を加えることとなるので、下部電極層にはPtのような融点の高い材料を用いなければならない。次に、図6(e)に示すように、再度スパッタによって圧電体層の上部電極層となるPt/Ti層108をPZT圧電体層107の上に形成する。ここまでは、断面図C及び断面図D共に変わりない。
【0031】
次に、フォトレジストをスピンコート法等により塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去するフォトリソグラフィーにより、図7(a)に示すように、Pt/Ti層108と、PZT圧電体層107と、Pt/Ti層106とをエッチングするためのレジスト層109を形成する。なお、使用するフォトレジストが、ポジ型レジストの場合は感光した部分、ネガ型レジストの場合は感光しなかった部分を不要部分として除去する。断面図Cでは、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cとを切断するため、2つの溝110a及び110bが形成される。一方、断面図Dでは、駆動アーム18の部分のみを残すように、一カ所のみレジスト層109が形成される。
【0032】
そして、図7(b)に示すように、エッチングでレジスト層109が形成されていない部分のPt/Ti層108と、PZT圧電体層107と、Pt/Ti層106とが削られ、その後レジスト層109が除去される。次に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図7(c)に示すように、Pt/Ti層108をエッチングするためのレジスト層120を形成する。なお、断面図Cでは、上部全面にレジスト層120が形成されるが、断面図Dでは、上部電極層16aと上部電極層16bとを分離するために、溝121が形成される。
【0033】
そして、図7(d)に示すように、エッチングでレジスト層120が形成されていない部分のPt/Ti層108が削られ、その後レジスト層120が除去される。そして、図7(d)に示すように、溝110a及び110bに対して、スパッタによって高抵抗材料TaNの成膜を行い、TaN層122を形成する。
【0034】
次に、SiO2層104と、Si層101と、SiO2層102とを加工するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図7(e)に示すように、レジスト層111を形成する。なお、断面図Cでは、上部全面にレジスト層111が形成されるが、断面図Dでは、駆動アーム18を分離するために、2つの溝112a及び112bが形成される。
【0035】
その後、図8(a)に示すように、エッチングで、レジスト層111が形成されていない部分のSiO2層104と、Si層101と、SiO2層102とが削られ、その後レジスト層111が除去される。なお、ヒンジ部18d及び18eについてはここでは説明を省略している。このヒンジ部18d及び18eを形成するためには、図7(e)の段階で断面図Cにもレジストが形成されない部分が適切に形成される必要がある。
【0036】
次に、Auの信号線13a及び13bを形成する前段階として、図8(b)に示すように、溝110a及び110bと、溝112a及び112bとに埋め込み用レジスト113を塗布する。そして、信号線13a及び13bを形成するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図8(c)に示すように、犠牲層114を形成する。犠牲層114の厚みは、信号線13a及び13bと、上部電極層16c及び16dとの間の空間の距離となる。その後、図8(d)に示すように、犠牲層114の上に、スパッタで、Au層115を形成する。
【0037】
そして、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図8(e)に示すように、レジスト層116を形成する。断面図Cでは、Au層115のうちAu層115aのみが信号線として用いられるため、Au層115aの上部にのみレジスト層116を形成する。一方、断面図Dでは、信号線13aと信号線13bとに分離するために、溝117が形成される。その後、図9(a)に示すように、エッチングで、レジスト層116が形成されていない部分のAu層115を削り取る。
【0038】
次に、裏面のSiO2層105の下に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図9(b)に示すように、レジスト層118を形成する。そして、下部からエッチングを行って、図9(c)に示すように、レジスト層118が形成されていない部分における、SiO2層105、Si層103と、SiO2層102とを削り取る。その後、埋め込み用レジスト113と、犠牲層114と、レジスト層116と、レジスト層118とを除去し、超臨界乾燥を実施すると、図9(d)に示すように、完成する。
【0039】
以上、一例として述べた製造プロセスを実施することによって、図4及び図5に示したようなスイッチトキャパシタを製造することができる。すなわち、デジタル切替機構を実装するための製造プロセスと、アナログ切替機構を実装するための製造プロセスとを別々に実施する必要がないため、実装コストを抑えることができる。また、一体化することで、小型化も可能となる。
【0040】
また、例えば図10に示すように、図4及び図5に示したスイッチトキャパシタを並列化することも可能である。なお、図10の例は、4つのスイッチトキャパシタ(C1、C2、C3及びC4)を並列化したものである。このように、並列化することにより、より容量変化幅の広い可変容量キャパシタが得られる。なお、前述のように、個々のスイッチトキャパシタはアナログ的に容量を可変できるキャパシタを内蔵しており、微少な容量変化も可能で、無段階に所望の容量値を得ることができる。
【0041】
以上本発明の一実施の形態について説明したが、本発明はこれに限定されるものではない。例えば細かい構造は、全て同じでなければならないわけではない。ヒンジ部の構造は、他のヒンジ構造を採用することも可能である。
【0042】
また、上では、第1及び第2のカンチレバー18a及び18bと、キャパシタ部18cとの誘電体層にPZTを用いる例を説明したが、必ずしも同じ材料を使用しなければならないわけではない。例えば、キャパシタ部18cの誘電体層には、例えばBST(BrSrTiO3)などを用いることも可能である。また、第1及び第2のカンチレバー18a及び18bの誘電体層には、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を用いることも可能である。但し、異なる材料を用いる場合には、製造プロセスを適宜変更する必要がある。
【0043】
また、上では、信号線と駆動アームとがねじれの関係になるような構造を例に説明したが、信号線と駆動アームとの位置関係はこれに限定されない。信号線の先端が、駆動アームと重なるような関係であれば、他の構造を採用することも可能である。
【図面の簡単な説明】
【0044】
【図1】本発明の一実施の形態に係るスイッチトキャパシタの上面図である。
【図2】(a)及び(b)は、スイッチトキャパシタの断面図である。
【図3】本発明の一実施の形態に係るスイッチトキャパシタの原理を説明するための図である。
【図4】本実施の形態に係るスイッチトキャパシタ(変形例)の上面図である。
【図5】(a)及び(b)は、スイッチトキャパシタ(変形例)の断面図である。
【図6】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図7】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図8】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図9】(a)乃至(e)は、アクチュエータの製造方法を示す図である。
【図10】スイッチトキャパシタの並列化の一例を示す図である。
【符号の説明】
【0045】
1 基板
2a,2b グランド
3a,3b 信号線
4a,4b 誘電体層
5 高抵抗部
6a,6b,6c 上部電極層
8 駆動アーム
8a カンチレバー
8b キャパシタ部
9 切り欠き部
10a 第1の可変直流電源
10b 第2の可変直流電源
【特許請求の範囲】
【請求項1】
少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、
前記駆動アームの一部に形成されたキャパシタ部と、
少なくとも一端が前記基板に固定された信号線と、
を有し、
前記信号線が、前記駆動アームの一部に形成された前記キャパシタ部上に延伸しており、前記キャパシタ部を介して前記駆動アームと接することができるようになっている
ことを特徴とするスイッチトキャパシタ。
【請求項2】
前記駆動アームにおける前記圧電体層と前記上部電極層と前記下部電極層とが、前記キャパシタ部が形成されている第1の部分と、前記第1の部分以外の第2の部分とに切断されており、
前記第1の部分における前記下部電極層と、前記第2の部分における前記下部電極層との間に高抵抗部が設けられる
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項3】
前記駆動アームが、前記上部電極層及び前記下部電極層に印加される電圧によって前記圧電体層に従って前記信号線に接するように駆動される
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項4】
前記キャパシタ部が、前記駆動アームと前記信号線とが接している状態で、前記信号線を介して前記上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項5】
前記信号線が、前記駆動アームとねじれの位置関係になるように前記駆動アーム上に延伸する
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項1】
少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、
前記駆動アームの一部に形成されたキャパシタ部と、
少なくとも一端が前記基板に固定された信号線と、
を有し、
前記信号線が、前記駆動アームの一部に形成された前記キャパシタ部上に延伸しており、前記キャパシタ部を介して前記駆動アームと接することができるようになっている
ことを特徴とするスイッチトキャパシタ。
【請求項2】
前記駆動アームにおける前記圧電体層と前記上部電極層と前記下部電極層とが、前記キャパシタ部が形成されている第1の部分と、前記第1の部分以外の第2の部分とに切断されており、
前記第1の部分における前記下部電極層と、前記第2の部分における前記下部電極層との間に高抵抗部が設けられる
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項3】
前記駆動アームが、前記上部電極層及び前記下部電極層に印加される電圧によって前記圧電体層に従って前記信号線に接するように駆動される
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項4】
前記キャパシタ部が、前記駆動アームと前記信号線とが接している状態で、前記信号線を介して前記上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【請求項5】
前記信号線が、前記駆動アームとねじれの位置関係になるように前記駆動アーム上に延伸する
ことを特徴とする請求項1記載のスイッチトキャパシタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2009−290153(P2009−290153A)
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願番号】特願2008−144150(P2008−144150)
【出願日】平成20年6月2日(2008.6.2)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願日】平成20年6月2日(2008.6.2)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
[ Back to top ]