スイッチング制御回路及びスイッチング電源装置
【課題】選択可能な機能の制約を小さくし、既存の端子に機能を併用させる(隠し機能を持たせる)ことで、端子数の増加を抑えたスイッチング制御回路及び小型・低コストなスイッチング電源装置を構成する。
【解決手段】スイッチング制御用IC202のフィードバック端子FBには、帰還回路12から帰還信号が入力される。このフィードバック端子FBとグランド端子との間にはコンデンサC4及びツェナーダイオードD4が接続されている。ツェナーダイオードD4は選択的に接続される外部回路であり、この外部回路の有無によって、過電流動作時のフィードバック端子FBの電圧が変化する。復帰/ラッチ判別回路26は、フィードバック端子FBの電圧を検知して、過電流動作状態での自動復帰方式とラッチ方式を切り替える。
【解決手段】スイッチング制御用IC202のフィードバック端子FBには、帰還回路12から帰還信号が入力される。このフィードバック端子FBとグランド端子との間にはコンデンサC4及びツェナーダイオードD4が接続されている。ツェナーダイオードD4は選択的に接続される外部回路であり、この外部回路の有無によって、過電流動作時のフィードバック端子FBの電圧が変化する。復帰/ラッチ判別回路26は、フィードバック端子FBの電圧を検知して、過電流動作状態での自動復帰方式とラッチ方式を切り替える。
【発明の詳細な説明】
【技術分野】
【0001】
この発明はスイッチング電源装置に用いられるIC化されたスイッチング制御回路及びそれを備えたスイッチング電源装置に関するものである。
【背景技術】
【0002】
スイッチング電源装置においてスイッチング制御用ICには、出力制御動作、起動動作、過電流保護動作、過電圧保護動作、待機動作、力率改善動作など、各種機能を実現するための回路を備えている。これらの機能が増加することによって、スイッチング制御用ICの高機能化が図られている。
【0003】
スイッチング制御用ICの各機能をアプリケーションの動作仕様に対応させるように設定するには、機能ごとに外部回路とのインターフェイス用の複数の端子が必要となる。このため、搭載する機能の数が増えると、自ずと端子数が増加してしまう。端子の数が増加すると、スイッチング制御用ICのパッケージが大きくなり、ICのコスト単価の増大につながる。
【0004】
一方、スイッチング制御用ICの小型化及びその実装面積の縮小化の要請に応じて、端子数の少ないスイッチング制御用ICも必要となっている。スイッチング制御用ICとしてよく採用される端子数は16ピンであり、小型になると8ピンが主流である。これより更に小型化されたものは4ピンである。
【0005】
スイッチング制御用ICの端子数を制限する場合、搭載できる機能が制約されることから、各機能に応じてICの品種を揃えて準備し、仕様や用途によってこれらを使い分ける必要がある。この場合、ICの品種数は増加してしまい、製造プロセスだけでなくICの管理が複雑化し、結果としてICのコスト単価が増大するという課題がある。
【0006】
一般に多機能性が要求されるほど大型になることはやむを得ないが、近年、小型のスイッチング制御回路であっても必要な機能が増している。現状では、ICなどの半導体のコスト単価を低減するには、少ない品種を大量に生産することが効果的である。さらに、ICのパッケージとしては、少ない端子数でサイズの小さなICとして構成するほうがICのコスト単価を下げることができる。
【0007】
特許文献1には、端子数の削減を目的としたスイッチング制御用ICに関する発明が記載されている。
図1は特許文献1に示されているスイッチング電源装置の回路図である。図1において、スイッチング電源装置101は、1次巻線127と2次巻線129を有するトランス105、ダイオード117とコンデンサ119による整流平滑回路、ツェナーダイオード121とフォトカプラ113、及び抵抗123による帰還回路と、集積回路103を備えている。
【0008】
集積回路103は1次巻線127に接続されている。集積回路103は、その集積回路103のドレインD端子とソースS端子との間に結合される内部スイッチを含むスイッチングレギュレータである。
【0009】
動作中、集積回路103内のスイッチが、トランス105を通る入力107から出力109へのエネルギーの伝達を調整する。集積回路103には前記帰還回路からのフィードバック信号が入力される。
【0010】
多機能キャパシタ111は集積回路103のバイパスBP端子に接続されている。多機能キャパシタ111は、通常動作中に集積回路103の電源デカップリング機能をもたせるために用いられる。集積回路103内の内部回路は、多機能キャパシタ111から電力又はバイアス電流を受け取り、出力109を調整しながら通常動作中に回路を作動させる。
【0011】
集積回路103の初期化期間中に集積回路103のパラメータ/モードを選択するために多機能キャパシタ111が使用される。この初期化期間中に集積回路のパラメータ/モードが選択される。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2007−73954号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
特許文献1に示されているスイッチング電源装置は、ある必要な機能を実現するための端子を、初期化期間中に別機能の設定判別用に利用するものである。そのために多機能キャパシタの容量を設定することによって初期化期間中の充電電圧の上昇率の違いに応じて集積回路103のパラメータ/モードを選択するようにしている。
【0014】
このように、スイッチング制御用ICのパラメータ/モードの設定判別を初期化期間中に行う構成では選択可能な機能に制約が大きい。また、パラメータ/モードを設定するための部品もキャパシタのみであるため、選択機能が制限される。
【0015】
この発明の目的は、キャパシタの充電電圧の上昇率の違いによってパラメータ/モードを設定する従来の方式に比べて、選択可能な機能の制約を小さくし、既存の端子に機能を併用させる(隠し機能を持たせる)ことで、端子数の増加を抑えたスイッチング制御回路及び小型・低コストなスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【0016】
(1)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0017】
上記、第1の動作パラメータ及び第2の動作パラメータは、所定動作を制御する為に与える信号、情報又は電力である。また、第1の動作モード情報及び第2の動作モード情報は、主に動作モードを設定するための情報である。
【0018】
(2)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0019】
(3)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0020】
(4)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0021】
(5)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0022】
(6)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0023】
(7)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0024】
(8)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0025】
(9)この発明のスイッチング電源装置は、前記スイッチング制御回路を電力変換回路に備える。
【発明の効果】
【0026】
この発明によれば、既存端子の通常動作の機能への影響を与えることなく、既存端子を他の機能の設定のために併用できる。そのため、ICの端子数の削減ができ、ICの小型化、低コスト化を図ることができる。また、ICを多機能とすることで、幅広い仕様や用途の電源に適用可能になる。
【図面の簡単な説明】
【0027】
【図1】特許文献1に示されているスイッチング電源装置の回路図である。
【図2】第1の実施形態に係るPFCコンバータの回路図である。
【図3】図2に示した駆動信号生成回路21の具体的な回路図の例である。
【図4】入力電圧検出端子Vdetに入力される信号の波形とVCOの発振周波数との関係を示す図である。
【図5】第2の実施形態に係るDC−DCコンバータの回路図である。
【図6】帰還回路12の回路図である。
【図7】スイッチング制御用ICの出力端子OUT及びフィードバック端子FBの波形図である。
【図8】フィードバック端子FBの外部に接続する別の外部回路の例を示す図である。
【図9】第3の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。
【図10】第4の実施形態に係るDC−DCコンバータの回路図である。
【図11】第5の実施形態に係るDC−DCコンバータの回路図である。
【図12】第6の実施形態に係るDC−DCコンバータの回路図である。
【図13】第7の実施形態に係るDC−DCコンバータの回路図である。
【図14】SYNC端子に入力される三角波の下限値の変化の様子を示す図である。
【図15】第8の実施形態に係るPFCコンバータの回路図である。
【図16】スイッチング制御用ICの内部の構成をブロック化して表した図である。
【図17】第9の実施形態に係るDC−DCコンバータの回路図である。
【図18】第9の実施形態に係るDC−DCコンバータの動作モードの遷移を示す図である。
【図19】第10の実施形態に係るDC−DCコンバータの回路図である。
【図20】第10の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用ICの内部の構成を示すブロック図である。
【図21】第11の実施形態に係るDC−DCコンバータの回路図である。
【図22】第11の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用ICの内部の構成を示すブロック図である。
【発明を実施するための形態】
【0028】
本発明の各実施形態について、それらに対応する図面番号、請求項番号、対象の端子名、及びその機能の関係を表1〜表3に示す。
【0029】
【表1】
【0030】
【表2】
【0031】
【表3】
【0032】
《第1の実施形態》
図2は第1の実施形態に係るPFCコンバータ301の回路図である。
このPFCコンバータ301は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC201を備えている。
【0033】
PFCコンバータ301は入力端子P11,P12、出力端子P21,P22を備えている。入力端子P11−P12には商用交流電源である交流入力電源Vacが入力され、出力端子P21−P22には負荷回路が接続される。
【0034】
前記負荷回路は例えばDC−DCコンバータおよびそのDC−DCコンバータによって電源供給を受ける電子機器の回路である。
【0035】
PFCコンバータ301の入力段には、交流入力電源Vacの交流電圧を全波整流する整流回路であるダイオードブリッジB1が設けられている。このダイオードブリッジB1の出力側にはインダクタL1およびスイッチング素子Q1、さらに電流検出用抵抗R1の直列回路が接続されている。スイッチング素子Q1の両端にはダイオードD1および平滑コンデンサC1で構成される整流平滑回路が並列接続されている。このインダクタL1、スイッチング素子Q1、ダイオードD1および平滑コンデンサC1によって昇圧型チョッパー回路が構成される。
【0036】
スイッチング制御用IC201は電源端子VCC、グランド端子GND、スイッチング制御信号の出力端子OUT、入力電圧検出端子Vdet、フィードバック端子FB、電流検出端子ISを備えている。
スイッチング制御用IC201の電源端子VCCとグランド端子GND間にはノイズ除去用及び電圧安定化用のコンデンサC2が接続されている。
【0037】
ダイオードブリッジB1の出力側の両端間には、抵抗R2,R3による入力電圧検出回路が設けられている。この入力電圧検出回路の出力電圧はスイッチング制御用IC201の入力電圧検出端子Vdetに入力される。また出力端子P21−P22間には、抵抗R4,R5による出力電圧検出回路が設けられている。この出力電圧検出回路の出力電圧はスイッチング制御用IC201のフィードバック端子FBに入力される。
【0038】
スイッチング素子Q1のゲートとスイッチング制御用IC201の出力端子OUT端子との間には抵抗R6が接続されている。
【0039】
スイッチング制御用IC201は、内部に駆動信号生成回路21を備えている。この駆動信号生成回路21は、入力電圧検出端子Vdetの入力信号によって交流入力電源の瞬時電圧を検知する。またフィーバック端子FBの入力信号によって出力電圧を検知する。さらにスイッチング素子Q1を所定のスイッチング周波数でオン/オフする。これにより、PFCコンバータ301をPFCコンバータとして作用させる。
【0040】
図3は図2に示した駆動信号生成回路21の具体的な回路図の例である。図3において、コンデンサCd及び抵抗Rdは入力電圧検出端子Vdetの電圧を平滑する。コンパレータCMP1,CMP2はコンデンサCdの電圧と参照電圧Vr1,Vr2とを比較し、高低関係に応じてハイレベルまたはローレベルの信号を出力する。オペアンプOP1と抵抗R11,R12,Roによって加算回路が構成されている。VCOは前記加算回路の出力電圧に応じた周波数の三角波信号を発生する。
【0041】
誤差増幅器EA1はPFCコンバータの出力電圧の比例値と基準電圧Vrとの誤差を表す誤差電圧信号を発生する。乗算器MUは、誤差電圧信号とダイオードブリッジB1による整流電圧とを乗算する。ダイオードDdはコンデンサCdから乗算器MUへの逆流を防止する。誤差増幅器EA2は、乗算器MUによる乗算結果とダイオードブリッジB1に流れる電流信号との誤差を生成してPWMコンパレータCMP3へ出力する。
【0042】
PWMコンパレータCMP3は、VCOからの三角波信号が−端子に入力され、誤差増幅器EA2からの信号が+端子に入力される。すなわち、PWMコンパレータCMP3は、ダイオードブリッジB1に流れる電流と出力電圧とに応じたデューティパルスをスイッチング素子Q1に与える。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、インダクタL1の電流の平均値が入力電圧の全波整流波形と相似形になるように制御されて、PFCコンバータとして作用する。
【0043】
第1の実施形態では、スイッチング制御用IC201の入力電圧検出端子Vdetが本発明に係る機能兼用外部端子である。この入力電圧検出端子Vdetの電圧に応じてVCOへの制御電圧が段階的に変化するので、入力電圧検出端子Vdetの電圧に応じて、前記三角波信号の周波数が切り替わる。
【0044】
図4は、前記入力電圧検出端子Vdetに入力される信号の波形と前記VCOの発振周波数との関係を示す図である。コンデンサCdの充電電圧がVr1を超えない状態では、VCOの発振周波数は60kHz、コンデンサCdの充電電圧がVr1を超え且つVr2を超えない状態では、VCOの発振周波数は70kHz、コンデンサCdの充電電圧がVr2を超える状態では、VCOの発振周波数は80kHzである。
【0045】
このような関係となるように、図3に示したコンパレータCMP1,CMP2の参照電圧Vr1,Vr2を定め、前記加算回路の抵抗R11,R12,Roの値を定めておく。
前記入力電圧検出端子Vdetに入力される電圧は、入力電圧検出端子Vdetに接続される、抵抗R2,R3による入力電圧検出回路の抵抗分圧比で変化する。したがって、入力電圧検出端子Vdetに接続される抵抗R2又はR3の値を選定することによって、スイッチング周波数を選択できる。すなわち、入力電圧検出端子VdetがPFCコンバータへの入力電圧波形の入力端子とスイッチング周波数の設定端子を兼ねることになる。
【0046】
なお、インダクタ電流を検出する端子(Idet)を備えるスイッチング制御用ICにも同様に適用できる。すなわち、インダクタ電流検出端子(Idet)の本来の機能は、インダクタ電流を検知する回路からの電圧信号を入力し、その平均値と基準電圧(平均インダクタ電流に相当する値)との比較に応じてスイッチング素子のオン時間を制御するものである。このインダクタ電流検出端子(Idet)に入力される電圧信号の値が所定のしきい値を超えるか否かによって、例えばスイッチング周波数を切り替えるように構成する。
【0047】
また、スイッチング周波数を切り替えること以外に、端子に入力される電圧のピーク値で過電流/過負荷/過電圧の何れかの保護動作状態になるしきい値を定めるようにしてもよい。さらには、通常動作から上記保護動作へ移行するしきい値と、保護動作から通常動作へ移行するしきい値とをそれぞれ定めるようにしてもよい。
【0048】
《第2の実施形態》
図5は第2の実施形態に係るDC−DCコンバータ302の回路図である。
このDC−DCコンバータ302は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC202を備えている。
【0049】
このDC−DCコンバータ302の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ302の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0050】
入力端子PI(+)−PI(G)間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗R7が直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0051】
トランスTの1次巻線npの両端には、第2のスイッチング素子Q2とキャパシタCr及びインダクタLrが直列に接続された第2の直列回路が構成されている。
【0052】
トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0053】
トランスTの駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC202のGND端子及びVCC端子間に電源電圧として供給される。
【0054】
スイッチング制御用IC202は、そのOUT端子から駆動回路11へ矩形波信号を出力する。駆動回路11は第1のスイッチング素子Q1及び第2のスイッチング素子Q2を交互にオン・オフ制御する。但し、Q1,Q2が同時オンしないようにデッドタイム期間を設ける。
【0055】
スイッチング制御用IC202の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力されるように、抵抗R8が接続されている。
【0056】
出力端子PO(+),PO(G)及びスイッチング制御用IC202の間には帰還回路12が設けられている。この帰還回路12は出力端子PO(+)−PO(G)間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用IC202のフィードバック端子FBへフィードバック電圧を入力する回路である。
【0057】
フィードバック端子FBとグランド端子との間にはコンデンサC4及びツェナーダイオードD4が接続されている。ツェナーダイオードD4は選択的に接続される外部回路である。
【0058】
図6は前記帰還回路12の回路図である。出力端子PO(+)−PO(G)間には、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路とが接続されている。また、スイッチング制御用IC202のフィードバック端子FBとグランド端子GNDとの間にフォトカプラPCの受光素子が接続されている。スイッチング制御用IC202の内部で、フィードバック端子FBには定電流回路が接続されている。
【0059】
帰還回路12は、出力端子PO(+),PO(G)への出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。
【0060】
図7はスイッチング制御用ICの出力端子OUT及びフィードバック端子FBの波形図である。図5中のスイッチング制御用IC202内部の構成と作用を、図5・図7を参照して説明する。
駆動信号生成回路22は、駆動回路11を介して第1のスイッチング素子Q1及び第2のスイッチング素子Q2を所定のスイッチング周波数でオン/オフする。これにより、DC−DCコンバータ302は電流共振コンバータとして動作する。
【0061】
過電流動作時でない通常動作時には、前記帰還回路12からフィードバックされる電圧はツェナーダイオードD4のツェナー電圧を超えない。そのため、通常操作時には、駆動信号生成回路22はフィーバック端子FBの入力信号によって出力電圧を検知し、この電圧が一定となるように出力端子OUTへ出力する矩形波信号の周波数を制御する。これにより、DC−DCコンバータ302の出力電圧を安定化する。
【0062】
過電流検出回路23は、800msを超える時間にわたってフィードバック端子FBの電圧が3.3Vを超えると、過電流動作状態(過負荷状態)と見なす。前記800msの経過後、遅延回路24はスイッチング制御用IC202内部のスイッチSWをオンして、フィードバック端子FBの電圧を0Vにする。これにより駆動信号生成回路22はスイッチング素子Q1,Q2のスイッチングを停止する。
【0063】
その後、3200msが経過すれば、遅延回路24はスイッチSWをオフし、フィードバック端子FBの電圧を0Vクランプから開放する。定電流回路25が抵抗Rcを介してフィードバック端子FBに接続されているので、フィードバック端子FBにツェナーダイオードD4が接続されていない場合、外部のコンデンサC4が電源電圧端子VCCの電圧5.3Vまで上昇し、フィードバック端子FBの電圧は5Vを超えることになる。一方、フィードバック端子FBに、例えばツェナー電圧3.9VのツェナーダイオードD4が接続されていれば、フィードバック端子FBの電圧がツェナー電圧3.9Vを超えない。
【0064】
復帰/ラッチ判別回路26は、スイッチSWのオフから50μs後にフィードバック端子FBの電圧を検知して、その電圧が5Vよりも高い場合には駆動信号生成回路22を停止する。すなわちスイッチング動作を停止させたままラッチする。一方、5Vよりも低い場合は駆動信号生成回路22が作動してスイッチング動作状態に自動復帰する。
【0065】
上記の動作により、フィードバック端子FBにツェナーダイオードD4が接続されない場合はラッチ動作モードとなり、フィードバック端子FBにツェナーダイオードD4が接続されている場合は自動復帰動作モードとなる。
【0066】
例えば、フィードバック端子FBの電圧を検出して、以下のように動作するように設定すれば、自動復帰方式とラッチ方式を切り替えることができる。
【0067】
0.4V〜3.3V: 帰還電圧による制御動作の範囲
3.3V〜 : 過電流保護動作の範囲(自動復帰(ヒカップ)方式)
5.0V〜 : 過電流保護動作の範囲(ラッチ方式)
このようにして、DC−DCコンバータ302の過電流保護機能として、ラッチ方式と自動復帰方式の二つの方式のスイッチング制御用ICを備える必要がない。そのため、在庫数が低減し、部品の標準化を推進でき、コスト低減を図ることができる。
【0068】
また、ラッチ方式と自動復帰方式を切り替える専用のIC端子を持つ必要がないので、ICの小型化を図ることができる。また、ICの端子を有効に利用することにより、ICの高機能化を図ることができる。
【0069】
また、ICの端子に周辺回路としてツェナーダイオードを接続するのみで、ラッチ方式と自動復帰方式を切り替えることができる。このため、ICの通常動作に影響を与える悪影響が発生しない。
【0070】
さらに、ICの端子に関わる機能を複合化することにより機能を隠すことができ、ICの模倣を防止することができる。
【0071】
図8は、フィードバック端子FBの外部に接続する別の外部回路の例を示す図である。図8の例では、オペアンプOP1、基準電圧発生回路Vr、抵抗R13、コンデンサC13、トランジスタQ3による外部回路がフィードバック端子FBに接続されている。このオペアンプOP1、基準電圧発生回路Vr及びトランジスタQ3によって定電圧回路として動作する。抵抗R13及びコンデンサC13はフィードバック端子FBの電圧に重畳されるノイズ成分による誤動作を防止するためのフィルタ回路として作用する。
このように、オペアンプやトランジスタのような能動素子を外部回路に備えていてもよい。
【0072】
なお、過電流動作時だけでなく、過電圧状態で、自動復帰方式とラッチ方式の切り替えを選択する場合にも同様に適用できる。
【0073】
《第3の実施形態》
図9は、第3の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。この図9は、後に示す別の実施形態でも参照する。
【0074】
図9において、最大ブランキング周波数設定回路230は、待機モードがONのとき(待機モードON/OFFの隠し機能は、後述のZT端子で行われる。)フィードバック端子FBの電圧に応じて、最大ブランキング周波数を設定する。また、最大ブランキング周波数設定回路230は、コンバータの起動時にフィードバック端子FBの電圧を読み取る。ここでは読み取り値が所定の電圧以下であった場合について説明する。
【0075】
ZT電圧検知回路226は、ZT端子の電圧に基づいて、トランスTの駆動巻線nbの電圧が反転したことを検知してワンショット回路240にトリガーを与えるが、最大ブランキング周波数設定回路230がその出力をローレベルにすることによって、ANDゲート231の出力がローレベルとなって、OUT端子がローレベルを維持するブランキング時間が決定され、結果、スイッチング周波数が決定される。
【0076】
フィードバック端子FB電圧が1Vを超えるとき上限周波数は例えば250kHzであり、この周波数以下のスイッチング周波数がフィードバック端子FBの電圧に応じて決定される。フィードバック端子FBの電圧が1V以下では、ブランキング時間に応じて、上限周波数である250kHz以下のスイッチング周波数に設定される。本実施形態では、フィードバック端子FBの電圧が0.4Vで1kHzとしている。
【0077】
フィードバック端子FBの電圧が1V以下のときに、図9において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、ブランキング時間により決定されるブランキング周波数が、250kHzから1kHzまで線形的に変化するように設定されている。このため、負荷が軽くなり、フィードバック端子FBの電圧が低下するに伴いスイッチング周波数は低下し、スイッチング周波数低減の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【0078】
一方、最大ブランキング周波数設定回路230がコンバータの起動時にフィードバック端子FBの電圧を読み取った値が所定電圧以下であった場合は次のようになる。
フィードバック端子FBの電圧が1V以下のときに、図9において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、発振を継続する発振期間とスイッチング動作が停止する停止期間の割合を変化させ、発振期間の割合を1から0まで線形的に変化するように設定されている。このため、負荷が軽くなってフィードバック端子FBの電圧が低下するに伴い、発振期間の割合は減少し、間欠発振の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【0079】
《第4の実施形態》
図10は第4の実施形態に係るDC−DCコンバータ304の回路図である。
このDC−DCコンバータ304は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0080】
このDC−DCコンバータ304の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ304の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0081】
図5に示した第2の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用IC200の構成、及びそのソフトスタート端子SSとグランドGNDとの間に、抵抗Rss及びコンデンサCssによる外部回路を接続した点である。
【0082】
図10において、スイッチング制御用IC200のソフトスタート端子SSの本来の機能は、ソフトスタート動作させるための端子である。ソフトスタートとは、コンバータの起動時に、スイッチング素子Q1,Q2を駆動するための出力パルスのオン幅を徐々に広げていく制御である。ソフトスタート端子SSに接続される外付け回路の時定数によってソフトスタートの速さを設定する。具体的にはソフトスタート端子SSの内部には定電流回路が接続されていて、ソフトスタート端子SSに対する外付けのコンデンサCssの容量によって、コンデンサCssに対する充電時定数が定められる。
【0083】
スイッチング制御用IC200の内部の構成は図9に示したとおりである。図9において、ワンショット回路240がフリップフロップ213をセットすると、フリップフロップ213のQ出力信号がANDゲート214を経由し、ドライバ215を介してOUT端子へハイレベルのゲート制御電圧として出力される。
【0084】
CTジェネレータ回路241は、ANDゲート214の出力がハイレベルになってから、ランプ波形電圧を出力する。コンパレータ212は、CTジェネレータ回路241の出力電圧が、3つの(−)端子に入力される電圧のうち最も低い電圧を超えた時点で、フリップフロップ213をリセットする。これによりOUT端子の電圧をローレベルに戻す。
以上の繰り返しによって、OUT端子の出力電圧を矩形波状に変化させる。
【0085】
ソフトスタート端子SSには定電流回路CCC1が接続されている。図10に示したように、ソフトスタート端子SSにコンデンサCssを接続することによって、ソフトスタート端子SSの電圧はコンデンサCssの充電電圧に等しくなる。ソフトスタート端子SSの電圧上昇にともなって、コンパレータ212の出力が反転するタイミングが遅くなり、スイッチング素子のオン時間が徐々に長くなる。このことによってソフトスタート動作する。
【0086】
図10に示したように、ソフトスタート端子SSに抵抗Rssを外付けすることで、コンデンサCssがフル充電された状態で、ソフトスタート端子SSの電圧は抵抗Rssの抵抗値に応じて定まる。
【0087】
ソフトスタート期間中、コンパレータ212の3つの(−)端子に入力される電圧のうち、抵抗分圧回路216の出力電圧が最も低いので、上述のとおりソフトスタート動作がなされる。ソフトスタート動作が完了すると、コンパレータ212の3つの(−)端子に入力される電圧のうち、抵抗分圧回路224の出力電圧が最も低い状態となるので、フィードバック端子FBに掛かる電圧に応じてスイッチング素子のオン時間が定められる。フィードバック端子FBの電圧が外付け抵抗Rssの抵抗値で決定されるSS端子に印加される電圧(抵抗分圧回路225での電圧値3.3V以下の電圧)を超える状態になると、コンパレータ212の3つの(−)端子に入力される電圧のうち、SS端子に印加される電圧が最も低い状態となるので、それ以上はオン時間が長くならないように制御され、最大のオン時間、若しくは最大の時比率が設定される。
【0088】
第1過電流保護選択回路217は、例えば4Vをしきい値とし、ソフトスタート端子SSの電圧が4Vを超える電圧であれば、ANDゲート218を有効にすることで第1過電流検出回路222の出力を有効にする。第1過電流検出回路222はIS端子の電圧が0.3Vを超えたとき出力をハイレベルにし、過電流保護タイマー219のタイマー動作をスタートさせる。過電流保護タイマー219は、第1過電流検出回路222の出力がハイレベルになって、それが50ms持続したとき、ORゲート220を介してタイマーラッチ221をラッチさせる。タイマーラッチ221は3.2sだけスイッチング素子のスイッチングを停止させる。これにより第1の過電流保護がなされる。
【0089】
以上の構成により、外付け抵抗Rssの抵抗値で最大のオン時間、若しくは最大の時比率が設定される。
【0090】
なお、IS端子の電圧が0.4Vを超えるほどの大きな過電流状態となると、第2過電流検出回路223の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【0091】
《第5の実施形態》
図11は第5の実施形態に係るDC−DCコンバータ305の回路図である。
このDC−DCコンバータ305は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0092】
このDC−DCコンバータ305の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ305の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0093】
図5に示した第2の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用IC200の構成、及びその極性検出端子ZTとグランドGNDとの間にコンデンサCzによる外部回路を接続した点である。
【0094】
通常、極性検出端子ZTは、トランスTの巻線電圧の極性が反転することを検出するために用いられる。トランスTの駆動巻線nbから極性検出端子ZTに入力される信号はON/OFFのパルス電圧である。これは巻線電圧の極性反転に基づくものである。
【0095】
ここで極性検出端子ZTに入力されるパルス電圧の電圧波高値は、トランスTの1次巻線npと駆動巻線nbとの巻数比を定めたり、抵抗分圧回路を設けたりすることによって設定される。
【0096】
図9に示したように、スイッチング制御用IC200のZT端子にはZT電圧検知回路226が接続されている。このZT電圧検知回路226は、ZT端子の電圧に基づいて、トランスTの駆動巻線nbの電圧が反転したことを検知してワンショット回路240にトリガーを与える。
【0097】
また、スイッチング制御用IC200のZT端子には待機モード選択回路227が接続されている。この待機モード選択回路227は、ZT端子の電圧が、しきい値(例えば3.3V)以上であれば、ANDゲート229へローレベルの信号を出力することによってOUT端子からの出力信号を停止する。このことにより待機モードにする。3.3V未満であれば、待機モードを解除する。
【0098】
また、極性検出端子ZTに入力される信号はパルス信号であるので、3.3V以上のパルスを4カウント数えたときに待機モードがONとなるように構成してもよい。これによりノイズによる誤動作を防止することができる。
【0099】
《第6の実施形態》
図12は第6の実施形態に係るDC−DCコンバータ306の回路図である。
このDC−DCコンバータ306は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0100】
第6の実施形態に係るDC−DCコンバータは、スイッチング制御用IC200のIS端子に電流検出(過電流検出)以外の機能を持たせるものである。
【0101】
スイッチング制御用IC200の内部の構成は図9に示したとおりである。図9において、IS端子に接続されている第2過電流検出回路223はIS端子の電圧が過電流状態に相当する電圧になったとき過電流保護を行う。Q1オフ時電圧検知回路228は、スイッチング素子Q1のオフ時にIS端子の電圧がしきい値を超えるか否かを検知して、第2の機能を作用させる。
【0102】
図9において、IS端子の電圧が0.4Vを超える過電流状態になると、第2過電流検出回路223の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【0103】
IS端子には定電流回路CCC2及び抵抗R228が接続されている。スイッチング素子Q1がオフ状態であるとき、内部の抵抗R228、外部の抵抗R8,R7に電流が流れる。そのため、IS端子の電圧は抵抗R7,R8の降下電圧となる。
【0104】
Q1オフ時電圧検知回路228は、ZT電圧検知回路226の出力信号Sztをタイミング信号として入力し、Q1のオフ状態である期間にIS端子の電圧をしきい値と比較する。例えばしきい値を超えたとき、ANDゲート218へハイレベルを出力し、第1の過電流保護モードを有効にする。
【0105】
したがって、外部の抵抗R8,R7の一方または両方の抵抗値を定めることによって、Q1オフ時電圧検知回路228の状態を定めることができる。
【0106】
なお、同様に、過電圧保護端子(OVP)を備えるスイッチング制御用ICについても同様に適用できる。過電圧保護端子(OVP)の本来の機能は、負荷への出力電圧が過電圧になったことを検知して、出力電圧の上昇を抑制するものである。この過電圧保護端子(OVP)の端子電圧が通常範囲よりさらに高い設定電圧を超えたとき、OUT端子をローレベルに保持して、過電圧の出力を直ちに停止する、といった回路をスイッチング制御用IC内に設ける。
【0107】
《第7の実施形態》
図13は第7の実施形態に係るDC−DCコンバータ307の回路図である。
このDC−DCコンバータ307は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC207を備えている。
【0108】
第7の実施形態に係るDC−DCコンバータは、スイッチング制御用IC207のSYNC端子に発振同期機能以外の機能を持たせるものである。
【0109】
SYNC端子には、同期信号発生回路13から周波数同期信号を入力する。この例では三角波が入力される。内部の発振回路27は、三角波のピークに同期して発振する。この発振回路27から出力される矩形波信号の立ち上がりでスイッチング素子Q1がターンオンし、所定のオン時間が経過した後、スイッチング素子Q2がターンオンされるように制御される。
【0110】
内部の選択回路28はSYNC端子に入力される電圧(三角波信号)の下限値が所定のしきい値を超えるか否かによって他の機能の有効/無効を選択する。例えば、待機モードのON/OFFを選択する。下限値がしきい値電圧以上であれば、選択回路28は待機モード動作回路29を有効にする。待機モード動作回路29は、軽負荷時のFB電圧が低いときには、第3の実施形態で示したような待機モードの動作を行う。
【0111】
図14は、SYNC端子に入力される三角波の下限値の変化の様子を示す図である。三角波(1)の下限値はしきい値電圧Vthを超えているので、待機モードが有効になる。また、三角波(2)の下限値はしきい値電圧Vthに達していないので、待機モードが無効になる。
【0112】
SYNC端子に入力される三角波の下限値電圧は外付け抵抗R9,R10の抵抗値によって定める。すなわち外付け抵抗R9,R10の抵抗値によって待機モードのON/OFFを選択する。
【0113】
なお、SYNC端子の三角波の周波数帯域に応じて、他の機能を選択するように構成してもよい。例えば、図13に示した選択回路28は三角波の周期をクロックでカウントし、そのカウント値がしきい値を超えるか否かによって他の機能を選択する。
【0114】
他の機能としては待機モードのON/OFF選択に限らず、例えば保護動作時のラッチ/自動復帰の選択を行うように構成してもよい。
【0115】
《第8の実施形態》
図15は第8の実施形態に係るPFCコンバータ308の回路図である。
このスイッチング制御装置308は、本発明のスイッチング制御回路に相当するスイッチング制御用IC208を備えている。
【0116】
スイッチング制御装置308は、ダイオードブリッジDB、スイッチング素子Q1、ダイオードD1、コンデンサCoによる昇圧チョッパー回路を備えている。スイッチング制御用IC208は、抵抗R21,R22による出力電圧検出回路からの検出電圧をフィードバック端子FBで受け、OUT端子から出力する矩形波信号でスイッチング素子Q1をオン/オフ制御する。COMP端子には、フィードバックの利得と位相を補償するための外付けの抵抗R24及びコンデンサC24が接続されている。
【0117】
図16は、スイッチング制御用IC208の内部の構成をブロック化して表した図である。
スイッチング制御用IC208の内部には、出力電圧を安定化するために、フィードバック端子FBに入力される出力電圧検出信号の電圧と基準電圧との差分を増幅する誤差増幅器411が設けられている。COMP端子は誤差増幅器411の出力に接続されていて、COMP端子に外付けされる抵抗R24及びコンデンサC24によって、誤差増幅器411の利得と出力信号の位相が設定される。
【0118】
COMP端子には待機モード動作回路412が接続されている。また、スイッチ413を介して定電流回路CCC3が接続されている。スイッチ413は起動時にオンする。待機モード動作回路412はCOMP端子の電圧が所定のしきい値電圧以上であれば、待機モードになる。すなわち、OUT端子からの矩形波の出力を停止する。
【0119】
《第9の実施形態》
図17は第9の実施形態に係るDC−DCコンバータ309の回路図である。
このDC−DCコンバータ309は、本発明のスイッチング制御回路に相当するスイッチング制御用IC209を備えている。
【0120】
このDC−DCコンバータ309の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ309の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0121】
入力端子PI(+)−PI(G)間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗R7が直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0122】
トランスTの1次巻線npの両端には、第2のスイッチング素子Q2とキャパシタCr及びインダクタLrが直列に接続された第2の直列回路が構成されている。
【0123】
トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0124】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC209のGND端子及びVCC端子間に電源電圧として供給される。
【0125】
スイッチング制御用IC209は、そのOUT端子から駆動回路11へ矩形波信号を出力する。駆動回路11は第1のスイッチング素子Q1及び第2のスイッチング素子Q2を交互にオン・オフ制御する。但し、Q1,Q2が同時オンしないようにデッドタイム期間を設ける。
【0126】
スイッチング制御用IC209の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力されるように、抵抗R8が接続されている。
【0127】
出力端子PO(+),PO(G)及びスイッチング制御用IC202の間には帰還回路12が設けられている。この帰還回路12は出力端子PO(+)−PO(G)間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用IC202のフィードバック端子FBへフィードバック電圧を入力する回路である。
【0128】
帰還回路12の構成は、第2の実施形態で図6に示したものと同一である。帰還回路12は、出力端子PO(+),PO(G)への出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。
【0129】
スイッチング制御用IC209の内部には、出力電圧を安定化するために、フィードバック端子FBに入力される帰還信号に応じた駆動信号を生成する駆動信号生成回路22が設けられている。また、フィードバック端子FBに入力される帰還信号の電圧を検出し、その電圧に基づいて制御方式を選択する制御方式選択回路30を備えている。例えば、フィードバック端子FBへ入力される帰還信号の電圧が通常負荷に対応する電圧であれば、制御方式選択回路30は、駆動信号生成回路22を制御して、定電圧制御モードで動作させる。フィードバック端子FBの電圧が過負荷に対応する電圧であれば、制御方式選択回路30は、駆動信号生成回路22を制御して、定電力制御モードで動作させる。さらに過負荷となれば定電流制御モードへ移行する。
【0130】
図18は上記動作モードの遷移を示す図である。出力電流が0〜Idの範囲であれば、出力電圧が一定電圧Vcを保つように定電圧制御を行う。出力電流がId〜Icの範囲では出力電力が一定となるように定電力制御を行う。出力電圧がVdに達し、出力電流がIcに達したなら、出力電流が一定電流Icとなるように定電流制御を行う。
【0131】
出力電流が0〜Idの範囲で変動すると、フィードバック端子FBに入力される電圧(帰還信号の電圧)が0.4V〜3.3Vの範囲であれば、出力電圧はVcに保たれる。フィードバック端子FBの電圧が3.3Vを超えると、すなわち出力電流がIdを超える状態となれば、最大のオン時間が制限され出力電力が一定に制限されて出力電圧が抑制される。フィードバック端子FBの電圧が3.5Vを超えると、出力電流がIcに保たれるようにオン時間が縮小するように制御される。
【0132】
《第10の実施形態》
図19は第10の実施形態に係るDC−DCコンバータ310の回路図である。
このDC−DCコンバータ310は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC210を備えている。
【0133】
このDC−DCコンバータ310の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ310の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0134】
入力端子PI(+)−PI(G)間には、トランスTの1次巻線np、スイッチング素子Q1及び電流検出用抵抗R7が直列に接続されている。スイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0135】
トランスTの2次巻線nsには、ダイオードDs及びキャパシタCoからなる整流平滑回路が構成されている。この整流平滑回路は2次巻線nsから出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0136】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC210のGND端子及びVC端子間に電源電圧として供給される。
【0137】
スイッチング制御用IC210は、そのOUT端子からスイッチング素子Q1へ矩形波信号を出力する。
【0138】
スイッチング制御用IC210の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力される。
【0139】
出力端子PO(+),PO(G)及びスイッチング制御用IC210の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路と、スイッチング制御用IC210のフィードバック端子FBとグランド端子GNDとの間に接続されたフォトカプラPCの受光素子とで構成されている。
【0140】
図20は第10の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC210の内部の構成を示すブロック図である。
図20において、発振回路512の出力信号はANDゲート513及び出力ドライバ514を介してOUT端子から出力される。コンパレータ511はOUT端子の電圧が所定値以上であることを検出した場合に、発振回路512へ制御信号を出力して、スイッチング周波数を切り替える。例えば、OUT端子の電圧が所定値以上であるとき、所定値未満である場合よりもスイッチング周波数を10kHz低下させる。
【0141】
したがって、OUT端子に外部回路を接続し、この外部回路の切替によってOUT端子の電圧を変更するように回路を構成しておけばよい。その外部回路の切替によってスイッチング周波数を選択できるようになる。
【0142】
OUT端子の電圧は、出力ドライバ514へ印加される電源電圧で定まるので、その電源電圧を他の端子に接続される外部回路で切り替えるようにしてもよい。また、このようにOUT端子の電圧でスイッチング周波数を選択するように構成することに限らず、他の端子の電圧によってスイッチング周波数を選択するようにしてもよい。例えば、電源端子VCに印加される電圧によってスイッチング周波数を選択する場合には、入力電圧の仕様範囲内で、所定のしきい値電圧を超えるか否かを検出するコンパレータを設けておき、このコンパレータの出力によって発振回路512に制御信号を与えるように構成する。
【0143】
また、同様にして、ON/OFF端子でも同じようにスイッチング周波数の選択機能を構成することができる。さらには、Valm端子でも同様にスイッチング周波数の選択機能を構成することができる。
【0144】
図20では、ON/OFF端子及びValm端子の表記は省略している。ON/OFF端子は、ON/OFF端子電位をグランドレベルに引き下げることによりOUT端子からパルスが出力されるのを停止する機能を備えた端子である。また、Valm端子は、例えば、ICの動作が過電圧状態または過電流状態であった場合に、Valm端子の電位をハイレベルに引き上げて、電源の動作が異常状態であることを知らせることができる端子である。
【0145】
《第11の実施形態》
図21は第11の実施形態に係るDC−DCコンバータ311の回路図である。
このDC−DCコンバータ311は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC211を備えている。
【0146】
このDC−DCコンバータ311の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ311の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0147】
入力端子PI(+)−PI(G)間には、トランスTの1次巻線np、スイッチング素子Q1及び電流検出用抵抗R7が直列に接続されている。スイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0148】
トランスTの2次巻線nsには、ダイオードDs及びキャパシタCoからなる整流平滑回路が構成されている。この整流平滑回路は2次巻線nsから出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0149】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC210のGND端子及びVC端子間に電源電圧として供給される。
【0150】
スイッチング制御用IC211は、そのOUT端子からスイッチング素子Q1へ矩形波信号を出力する。
【0151】
スイッチング制御用IC211の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力される。
【0152】
出力端子PO(+),PO(G)及びスイッチング制御用IC211の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路と、スイッチング制御用IC210のフィードバック端子FBとグランド端子GNDとの間に接続されたフォトカプラPCの受光素子とで構成されている。
VREF端子には、VC電圧検出回路14及びトランジスタQ4からなる外付け回路が接続されている。
【0153】
図22は第11の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC211の内部の構成を示すブロック図である。
図22において、VREF端子の第1の機能は基準電圧を外部へ出力することである。このVREF端子の第2の機能は、過電流検知時にラッチ動作させるか、自動復帰させるかを選択する機能である。
【0154】
選択回路515は、起動回路517から起動時信号が出力されたとき、VREF端子の電圧を読み取る。この電圧が所定のしきい値を超えていれば、過電流自動復帰回路を有効にし、しきい値以下であれば過電流ラッチ回路を有効にする。
【0155】
例えばスイッチング制御用IC211の動作開始電圧は10V、定格電圧は15Vである。起動直後のVREF端子電圧を検出すると、このときのVC端子電圧は10V付近である。図21に示したVC電圧検出回路14は、VC端子電圧が12V以下であればトランジスタQ4をオンする。したがってVC端子電圧が12V以下のときVREF端子はGND電位である。起動直後はVC端子の電圧は10V付近であるので、VREF端子はGND電位であって、自動復帰モードが選択される。VREF端子に上記外付け回路が接続されていなければ、スイッチング制御用IC211の起動直後でもVREF端子には基準電圧が出力されるので、ラッチ動作モードが選択される。すなわち、外付け回路の有無でラッチ動作モードと自動復帰モードの何れかを選択できる。
【0156】
《他の実施形態》
以上に示した各実施形態で幾つかのタイプのコンバータを示したが、コンバータの1次側は電流共振型に限らない。また、2次側はフライバック型以外にフォワード型であってもよい。また、ハーフブリッジ型、フルブリッジ型等に適用することもできる。
【符号の説明】
【0157】
OUT…出力端子
Q1,Q2…スイッチング素子
Q3,Q4…トランジスタ
SR…シャントレギュレータ
SS…ソフトスタート端子
SW…スイッチ
T…トランス
Vdet…入力電圧検出端子
ZT…極性検出端子
11…駆動回路
12…帰還回路
13…同期信号発生回路
14…VC電圧検出回路
21,22…駆動信号生成回路
23…過電流検出回路
24…遅延回路
25…定電流回路
26…ラッチ判別回路
27…発振回路
28…選択回路
29…待機モード動作回路
30…制御方式選択回路
200〜202…スイッチング制御用IC
204…スイッチング制御用IC
207〜211…スイッチング制御用IC
227…待機モード選択回路
301,302…PFCコンバータ
304〜311…DC−DCコンバータ
【技術分野】
【0001】
この発明はスイッチング電源装置に用いられるIC化されたスイッチング制御回路及びそれを備えたスイッチング電源装置に関するものである。
【背景技術】
【0002】
スイッチング電源装置においてスイッチング制御用ICには、出力制御動作、起動動作、過電流保護動作、過電圧保護動作、待機動作、力率改善動作など、各種機能を実現するための回路を備えている。これらの機能が増加することによって、スイッチング制御用ICの高機能化が図られている。
【0003】
スイッチング制御用ICの各機能をアプリケーションの動作仕様に対応させるように設定するには、機能ごとに外部回路とのインターフェイス用の複数の端子が必要となる。このため、搭載する機能の数が増えると、自ずと端子数が増加してしまう。端子の数が増加すると、スイッチング制御用ICのパッケージが大きくなり、ICのコスト単価の増大につながる。
【0004】
一方、スイッチング制御用ICの小型化及びその実装面積の縮小化の要請に応じて、端子数の少ないスイッチング制御用ICも必要となっている。スイッチング制御用ICとしてよく採用される端子数は16ピンであり、小型になると8ピンが主流である。これより更に小型化されたものは4ピンである。
【0005】
スイッチング制御用ICの端子数を制限する場合、搭載できる機能が制約されることから、各機能に応じてICの品種を揃えて準備し、仕様や用途によってこれらを使い分ける必要がある。この場合、ICの品種数は増加してしまい、製造プロセスだけでなくICの管理が複雑化し、結果としてICのコスト単価が増大するという課題がある。
【0006】
一般に多機能性が要求されるほど大型になることはやむを得ないが、近年、小型のスイッチング制御回路であっても必要な機能が増している。現状では、ICなどの半導体のコスト単価を低減するには、少ない品種を大量に生産することが効果的である。さらに、ICのパッケージとしては、少ない端子数でサイズの小さなICとして構成するほうがICのコスト単価を下げることができる。
【0007】
特許文献1には、端子数の削減を目的としたスイッチング制御用ICに関する発明が記載されている。
図1は特許文献1に示されているスイッチング電源装置の回路図である。図1において、スイッチング電源装置101は、1次巻線127と2次巻線129を有するトランス105、ダイオード117とコンデンサ119による整流平滑回路、ツェナーダイオード121とフォトカプラ113、及び抵抗123による帰還回路と、集積回路103を備えている。
【0008】
集積回路103は1次巻線127に接続されている。集積回路103は、その集積回路103のドレインD端子とソースS端子との間に結合される内部スイッチを含むスイッチングレギュレータである。
【0009】
動作中、集積回路103内のスイッチが、トランス105を通る入力107から出力109へのエネルギーの伝達を調整する。集積回路103には前記帰還回路からのフィードバック信号が入力される。
【0010】
多機能キャパシタ111は集積回路103のバイパスBP端子に接続されている。多機能キャパシタ111は、通常動作中に集積回路103の電源デカップリング機能をもたせるために用いられる。集積回路103内の内部回路は、多機能キャパシタ111から電力又はバイアス電流を受け取り、出力109を調整しながら通常動作中に回路を作動させる。
【0011】
集積回路103の初期化期間中に集積回路103のパラメータ/モードを選択するために多機能キャパシタ111が使用される。この初期化期間中に集積回路のパラメータ/モードが選択される。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2007−73954号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
特許文献1に示されているスイッチング電源装置は、ある必要な機能を実現するための端子を、初期化期間中に別機能の設定判別用に利用するものである。そのために多機能キャパシタの容量を設定することによって初期化期間中の充電電圧の上昇率の違いに応じて集積回路103のパラメータ/モードを選択するようにしている。
【0014】
このように、スイッチング制御用ICのパラメータ/モードの設定判別を初期化期間中に行う構成では選択可能な機能に制約が大きい。また、パラメータ/モードを設定するための部品もキャパシタのみであるため、選択機能が制限される。
【0015】
この発明の目的は、キャパシタの充電電圧の上昇率の違いによってパラメータ/モードを設定する従来の方式に比べて、選択可能な機能の制約を小さくし、既存の端子に機能を併用させる(隠し機能を持たせる)ことで、端子数の増加を抑えたスイッチング制御回路及び小型・低コストなスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【0016】
(1)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0017】
上記、第1の動作パラメータ及び第2の動作パラメータは、所定動作を制御する為に与える信号、情報又は電力である。また、第1の動作モード情報及び第2の動作モード情報は、主に動作モードを設定するための情報である。
【0018】
(2)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0019】
(3)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0020】
(4)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0021】
(5)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0022】
(6)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0023】
(7)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0024】
(8)この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【0025】
(9)この発明のスイッチング電源装置は、前記スイッチング制御回路を電力変換回路に備える。
【発明の効果】
【0026】
この発明によれば、既存端子の通常動作の機能への影響を与えることなく、既存端子を他の機能の設定のために併用できる。そのため、ICの端子数の削減ができ、ICの小型化、低コスト化を図ることができる。また、ICを多機能とすることで、幅広い仕様や用途の電源に適用可能になる。
【図面の簡単な説明】
【0027】
【図1】特許文献1に示されているスイッチング電源装置の回路図である。
【図2】第1の実施形態に係るPFCコンバータの回路図である。
【図3】図2に示した駆動信号生成回路21の具体的な回路図の例である。
【図4】入力電圧検出端子Vdetに入力される信号の波形とVCOの発振周波数との関係を示す図である。
【図5】第2の実施形態に係るDC−DCコンバータの回路図である。
【図6】帰還回路12の回路図である。
【図7】スイッチング制御用ICの出力端子OUT及びフィードバック端子FBの波形図である。
【図8】フィードバック端子FBの外部に接続する別の外部回路の例を示す図である。
【図9】第3の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。
【図10】第4の実施形態に係るDC−DCコンバータの回路図である。
【図11】第5の実施形態に係るDC−DCコンバータの回路図である。
【図12】第6の実施形態に係るDC−DCコンバータの回路図である。
【図13】第7の実施形態に係るDC−DCコンバータの回路図である。
【図14】SYNC端子に入力される三角波の下限値の変化の様子を示す図である。
【図15】第8の実施形態に係るPFCコンバータの回路図である。
【図16】スイッチング制御用ICの内部の構成をブロック化して表した図である。
【図17】第9の実施形態に係るDC−DCコンバータの回路図である。
【図18】第9の実施形態に係るDC−DCコンバータの動作モードの遷移を示す図である。
【図19】第10の実施形態に係るDC−DCコンバータの回路図である。
【図20】第10の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用ICの内部の構成を示すブロック図である。
【図21】第11の実施形態に係るDC−DCコンバータの回路図である。
【図22】第11の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用ICの内部の構成を示すブロック図である。
【発明を実施するための形態】
【0028】
本発明の各実施形態について、それらに対応する図面番号、請求項番号、対象の端子名、及びその機能の関係を表1〜表3に示す。
【0029】
【表1】
【0030】
【表2】
【0031】
【表3】
【0032】
《第1の実施形態》
図2は第1の実施形態に係るPFCコンバータ301の回路図である。
このPFCコンバータ301は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC201を備えている。
【0033】
PFCコンバータ301は入力端子P11,P12、出力端子P21,P22を備えている。入力端子P11−P12には商用交流電源である交流入力電源Vacが入力され、出力端子P21−P22には負荷回路が接続される。
【0034】
前記負荷回路は例えばDC−DCコンバータおよびそのDC−DCコンバータによって電源供給を受ける電子機器の回路である。
【0035】
PFCコンバータ301の入力段には、交流入力電源Vacの交流電圧を全波整流する整流回路であるダイオードブリッジB1が設けられている。このダイオードブリッジB1の出力側にはインダクタL1およびスイッチング素子Q1、さらに電流検出用抵抗R1の直列回路が接続されている。スイッチング素子Q1の両端にはダイオードD1および平滑コンデンサC1で構成される整流平滑回路が並列接続されている。このインダクタL1、スイッチング素子Q1、ダイオードD1および平滑コンデンサC1によって昇圧型チョッパー回路が構成される。
【0036】
スイッチング制御用IC201は電源端子VCC、グランド端子GND、スイッチング制御信号の出力端子OUT、入力電圧検出端子Vdet、フィードバック端子FB、電流検出端子ISを備えている。
スイッチング制御用IC201の電源端子VCCとグランド端子GND間にはノイズ除去用及び電圧安定化用のコンデンサC2が接続されている。
【0037】
ダイオードブリッジB1の出力側の両端間には、抵抗R2,R3による入力電圧検出回路が設けられている。この入力電圧検出回路の出力電圧はスイッチング制御用IC201の入力電圧検出端子Vdetに入力される。また出力端子P21−P22間には、抵抗R4,R5による出力電圧検出回路が設けられている。この出力電圧検出回路の出力電圧はスイッチング制御用IC201のフィードバック端子FBに入力される。
【0038】
スイッチング素子Q1のゲートとスイッチング制御用IC201の出力端子OUT端子との間には抵抗R6が接続されている。
【0039】
スイッチング制御用IC201は、内部に駆動信号生成回路21を備えている。この駆動信号生成回路21は、入力電圧検出端子Vdetの入力信号によって交流入力電源の瞬時電圧を検知する。またフィーバック端子FBの入力信号によって出力電圧を検知する。さらにスイッチング素子Q1を所定のスイッチング周波数でオン/オフする。これにより、PFCコンバータ301をPFCコンバータとして作用させる。
【0040】
図3は図2に示した駆動信号生成回路21の具体的な回路図の例である。図3において、コンデンサCd及び抵抗Rdは入力電圧検出端子Vdetの電圧を平滑する。コンパレータCMP1,CMP2はコンデンサCdの電圧と参照電圧Vr1,Vr2とを比較し、高低関係に応じてハイレベルまたはローレベルの信号を出力する。オペアンプOP1と抵抗R11,R12,Roによって加算回路が構成されている。VCOは前記加算回路の出力電圧に応じた周波数の三角波信号を発生する。
【0041】
誤差増幅器EA1はPFCコンバータの出力電圧の比例値と基準電圧Vrとの誤差を表す誤差電圧信号を発生する。乗算器MUは、誤差電圧信号とダイオードブリッジB1による整流電圧とを乗算する。ダイオードDdはコンデンサCdから乗算器MUへの逆流を防止する。誤差増幅器EA2は、乗算器MUによる乗算結果とダイオードブリッジB1に流れる電流信号との誤差を生成してPWMコンパレータCMP3へ出力する。
【0042】
PWMコンパレータCMP3は、VCOからの三角波信号が−端子に入力され、誤差増幅器EA2からの信号が+端子に入力される。すなわち、PWMコンパレータCMP3は、ダイオードブリッジB1に流れる電流と出力電圧とに応じたデューティパルスをスイッチング素子Q1に与える。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、インダクタL1の電流の平均値が入力電圧の全波整流波形と相似形になるように制御されて、PFCコンバータとして作用する。
【0043】
第1の実施形態では、スイッチング制御用IC201の入力電圧検出端子Vdetが本発明に係る機能兼用外部端子である。この入力電圧検出端子Vdetの電圧に応じてVCOへの制御電圧が段階的に変化するので、入力電圧検出端子Vdetの電圧に応じて、前記三角波信号の周波数が切り替わる。
【0044】
図4は、前記入力電圧検出端子Vdetに入力される信号の波形と前記VCOの発振周波数との関係を示す図である。コンデンサCdの充電電圧がVr1を超えない状態では、VCOの発振周波数は60kHz、コンデンサCdの充電電圧がVr1を超え且つVr2を超えない状態では、VCOの発振周波数は70kHz、コンデンサCdの充電電圧がVr2を超える状態では、VCOの発振周波数は80kHzである。
【0045】
このような関係となるように、図3に示したコンパレータCMP1,CMP2の参照電圧Vr1,Vr2を定め、前記加算回路の抵抗R11,R12,Roの値を定めておく。
前記入力電圧検出端子Vdetに入力される電圧は、入力電圧検出端子Vdetに接続される、抵抗R2,R3による入力電圧検出回路の抵抗分圧比で変化する。したがって、入力電圧検出端子Vdetに接続される抵抗R2又はR3の値を選定することによって、スイッチング周波数を選択できる。すなわち、入力電圧検出端子VdetがPFCコンバータへの入力電圧波形の入力端子とスイッチング周波数の設定端子を兼ねることになる。
【0046】
なお、インダクタ電流を検出する端子(Idet)を備えるスイッチング制御用ICにも同様に適用できる。すなわち、インダクタ電流検出端子(Idet)の本来の機能は、インダクタ電流を検知する回路からの電圧信号を入力し、その平均値と基準電圧(平均インダクタ電流に相当する値)との比較に応じてスイッチング素子のオン時間を制御するものである。このインダクタ電流検出端子(Idet)に入力される電圧信号の値が所定のしきい値を超えるか否かによって、例えばスイッチング周波数を切り替えるように構成する。
【0047】
また、スイッチング周波数を切り替えること以外に、端子に入力される電圧のピーク値で過電流/過負荷/過電圧の何れかの保護動作状態になるしきい値を定めるようにしてもよい。さらには、通常動作から上記保護動作へ移行するしきい値と、保護動作から通常動作へ移行するしきい値とをそれぞれ定めるようにしてもよい。
【0048】
《第2の実施形態》
図5は第2の実施形態に係るDC−DCコンバータ302の回路図である。
このDC−DCコンバータ302は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC202を備えている。
【0049】
このDC−DCコンバータ302の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ302の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0050】
入力端子PI(+)−PI(G)間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗R7が直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0051】
トランスTの1次巻線npの両端には、第2のスイッチング素子Q2とキャパシタCr及びインダクタLrが直列に接続された第2の直列回路が構成されている。
【0052】
トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0053】
トランスTの駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC202のGND端子及びVCC端子間に電源電圧として供給される。
【0054】
スイッチング制御用IC202は、そのOUT端子から駆動回路11へ矩形波信号を出力する。駆動回路11は第1のスイッチング素子Q1及び第2のスイッチング素子Q2を交互にオン・オフ制御する。但し、Q1,Q2が同時オンしないようにデッドタイム期間を設ける。
【0055】
スイッチング制御用IC202の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力されるように、抵抗R8が接続されている。
【0056】
出力端子PO(+),PO(G)及びスイッチング制御用IC202の間には帰還回路12が設けられている。この帰還回路12は出力端子PO(+)−PO(G)間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用IC202のフィードバック端子FBへフィードバック電圧を入力する回路である。
【0057】
フィードバック端子FBとグランド端子との間にはコンデンサC4及びツェナーダイオードD4が接続されている。ツェナーダイオードD4は選択的に接続される外部回路である。
【0058】
図6は前記帰還回路12の回路図である。出力端子PO(+)−PO(G)間には、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路とが接続されている。また、スイッチング制御用IC202のフィードバック端子FBとグランド端子GNDとの間にフォトカプラPCの受光素子が接続されている。スイッチング制御用IC202の内部で、フィードバック端子FBには定電流回路が接続されている。
【0059】
帰還回路12は、出力端子PO(+),PO(G)への出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。
【0060】
図7はスイッチング制御用ICの出力端子OUT及びフィードバック端子FBの波形図である。図5中のスイッチング制御用IC202内部の構成と作用を、図5・図7を参照して説明する。
駆動信号生成回路22は、駆動回路11を介して第1のスイッチング素子Q1及び第2のスイッチング素子Q2を所定のスイッチング周波数でオン/オフする。これにより、DC−DCコンバータ302は電流共振コンバータとして動作する。
【0061】
過電流動作時でない通常動作時には、前記帰還回路12からフィードバックされる電圧はツェナーダイオードD4のツェナー電圧を超えない。そのため、通常操作時には、駆動信号生成回路22はフィーバック端子FBの入力信号によって出力電圧を検知し、この電圧が一定となるように出力端子OUTへ出力する矩形波信号の周波数を制御する。これにより、DC−DCコンバータ302の出力電圧を安定化する。
【0062】
過電流検出回路23は、800msを超える時間にわたってフィードバック端子FBの電圧が3.3Vを超えると、過電流動作状態(過負荷状態)と見なす。前記800msの経過後、遅延回路24はスイッチング制御用IC202内部のスイッチSWをオンして、フィードバック端子FBの電圧を0Vにする。これにより駆動信号生成回路22はスイッチング素子Q1,Q2のスイッチングを停止する。
【0063】
その後、3200msが経過すれば、遅延回路24はスイッチSWをオフし、フィードバック端子FBの電圧を0Vクランプから開放する。定電流回路25が抵抗Rcを介してフィードバック端子FBに接続されているので、フィードバック端子FBにツェナーダイオードD4が接続されていない場合、外部のコンデンサC4が電源電圧端子VCCの電圧5.3Vまで上昇し、フィードバック端子FBの電圧は5Vを超えることになる。一方、フィードバック端子FBに、例えばツェナー電圧3.9VのツェナーダイオードD4が接続されていれば、フィードバック端子FBの電圧がツェナー電圧3.9Vを超えない。
【0064】
復帰/ラッチ判別回路26は、スイッチSWのオフから50μs後にフィードバック端子FBの電圧を検知して、その電圧が5Vよりも高い場合には駆動信号生成回路22を停止する。すなわちスイッチング動作を停止させたままラッチする。一方、5Vよりも低い場合は駆動信号生成回路22が作動してスイッチング動作状態に自動復帰する。
【0065】
上記の動作により、フィードバック端子FBにツェナーダイオードD4が接続されない場合はラッチ動作モードとなり、フィードバック端子FBにツェナーダイオードD4が接続されている場合は自動復帰動作モードとなる。
【0066】
例えば、フィードバック端子FBの電圧を検出して、以下のように動作するように設定すれば、自動復帰方式とラッチ方式を切り替えることができる。
【0067】
0.4V〜3.3V: 帰還電圧による制御動作の範囲
3.3V〜 : 過電流保護動作の範囲(自動復帰(ヒカップ)方式)
5.0V〜 : 過電流保護動作の範囲(ラッチ方式)
このようにして、DC−DCコンバータ302の過電流保護機能として、ラッチ方式と自動復帰方式の二つの方式のスイッチング制御用ICを備える必要がない。そのため、在庫数が低減し、部品の標準化を推進でき、コスト低減を図ることができる。
【0068】
また、ラッチ方式と自動復帰方式を切り替える専用のIC端子を持つ必要がないので、ICの小型化を図ることができる。また、ICの端子を有効に利用することにより、ICの高機能化を図ることができる。
【0069】
また、ICの端子に周辺回路としてツェナーダイオードを接続するのみで、ラッチ方式と自動復帰方式を切り替えることができる。このため、ICの通常動作に影響を与える悪影響が発生しない。
【0070】
さらに、ICの端子に関わる機能を複合化することにより機能を隠すことができ、ICの模倣を防止することができる。
【0071】
図8は、フィードバック端子FBの外部に接続する別の外部回路の例を示す図である。図8の例では、オペアンプOP1、基準電圧発生回路Vr、抵抗R13、コンデンサC13、トランジスタQ3による外部回路がフィードバック端子FBに接続されている。このオペアンプOP1、基準電圧発生回路Vr及びトランジスタQ3によって定電圧回路として動作する。抵抗R13及びコンデンサC13はフィードバック端子FBの電圧に重畳されるノイズ成分による誤動作を防止するためのフィルタ回路として作用する。
このように、オペアンプやトランジスタのような能動素子を外部回路に備えていてもよい。
【0072】
なお、過電流動作時だけでなく、過電圧状態で、自動復帰方式とラッチ方式の切り替えを選択する場合にも同様に適用できる。
【0073】
《第3の実施形態》
図9は、第3の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。この図9は、後に示す別の実施形態でも参照する。
【0074】
図9において、最大ブランキング周波数設定回路230は、待機モードがONのとき(待機モードON/OFFの隠し機能は、後述のZT端子で行われる。)フィードバック端子FBの電圧に応じて、最大ブランキング周波数を設定する。また、最大ブランキング周波数設定回路230は、コンバータの起動時にフィードバック端子FBの電圧を読み取る。ここでは読み取り値が所定の電圧以下であった場合について説明する。
【0075】
ZT電圧検知回路226は、ZT端子の電圧に基づいて、トランスTの駆動巻線nbの電圧が反転したことを検知してワンショット回路240にトリガーを与えるが、最大ブランキング周波数設定回路230がその出力をローレベルにすることによって、ANDゲート231の出力がローレベルとなって、OUT端子がローレベルを維持するブランキング時間が決定され、結果、スイッチング周波数が決定される。
【0076】
フィードバック端子FB電圧が1Vを超えるとき上限周波数は例えば250kHzであり、この周波数以下のスイッチング周波数がフィードバック端子FBの電圧に応じて決定される。フィードバック端子FBの電圧が1V以下では、ブランキング時間に応じて、上限周波数である250kHz以下のスイッチング周波数に設定される。本実施形態では、フィードバック端子FBの電圧が0.4Vで1kHzとしている。
【0077】
フィードバック端子FBの電圧が1V以下のときに、図9において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、ブランキング時間により決定されるブランキング周波数が、250kHzから1kHzまで線形的に変化するように設定されている。このため、負荷が軽くなり、フィードバック端子FBの電圧が低下するに伴いスイッチング周波数は低下し、スイッチング周波数低減の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【0078】
一方、最大ブランキング周波数設定回路230がコンバータの起動時にフィードバック端子FBの電圧を読み取った値が所定電圧以下であった場合は次のようになる。
フィードバック端子FBの電圧が1V以下のときに、図9において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、発振を継続する発振期間とスイッチング動作が停止する停止期間の割合を変化させ、発振期間の割合を1から0まで線形的に変化するように設定されている。このため、負荷が軽くなってフィードバック端子FBの電圧が低下するに伴い、発振期間の割合は減少し、間欠発振の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【0079】
《第4の実施形態》
図10は第4の実施形態に係るDC−DCコンバータ304の回路図である。
このDC−DCコンバータ304は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0080】
このDC−DCコンバータ304の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ304の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0081】
図5に示した第2の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用IC200の構成、及びそのソフトスタート端子SSとグランドGNDとの間に、抵抗Rss及びコンデンサCssによる外部回路を接続した点である。
【0082】
図10において、スイッチング制御用IC200のソフトスタート端子SSの本来の機能は、ソフトスタート動作させるための端子である。ソフトスタートとは、コンバータの起動時に、スイッチング素子Q1,Q2を駆動するための出力パルスのオン幅を徐々に広げていく制御である。ソフトスタート端子SSに接続される外付け回路の時定数によってソフトスタートの速さを設定する。具体的にはソフトスタート端子SSの内部には定電流回路が接続されていて、ソフトスタート端子SSに対する外付けのコンデンサCssの容量によって、コンデンサCssに対する充電時定数が定められる。
【0083】
スイッチング制御用IC200の内部の構成は図9に示したとおりである。図9において、ワンショット回路240がフリップフロップ213をセットすると、フリップフロップ213のQ出力信号がANDゲート214を経由し、ドライバ215を介してOUT端子へハイレベルのゲート制御電圧として出力される。
【0084】
CTジェネレータ回路241は、ANDゲート214の出力がハイレベルになってから、ランプ波形電圧を出力する。コンパレータ212は、CTジェネレータ回路241の出力電圧が、3つの(−)端子に入力される電圧のうち最も低い電圧を超えた時点で、フリップフロップ213をリセットする。これによりOUT端子の電圧をローレベルに戻す。
以上の繰り返しによって、OUT端子の出力電圧を矩形波状に変化させる。
【0085】
ソフトスタート端子SSには定電流回路CCC1が接続されている。図10に示したように、ソフトスタート端子SSにコンデンサCssを接続することによって、ソフトスタート端子SSの電圧はコンデンサCssの充電電圧に等しくなる。ソフトスタート端子SSの電圧上昇にともなって、コンパレータ212の出力が反転するタイミングが遅くなり、スイッチング素子のオン時間が徐々に長くなる。このことによってソフトスタート動作する。
【0086】
図10に示したように、ソフトスタート端子SSに抵抗Rssを外付けすることで、コンデンサCssがフル充電された状態で、ソフトスタート端子SSの電圧は抵抗Rssの抵抗値に応じて定まる。
【0087】
ソフトスタート期間中、コンパレータ212の3つの(−)端子に入力される電圧のうち、抵抗分圧回路216の出力電圧が最も低いので、上述のとおりソフトスタート動作がなされる。ソフトスタート動作が完了すると、コンパレータ212の3つの(−)端子に入力される電圧のうち、抵抗分圧回路224の出力電圧が最も低い状態となるので、フィードバック端子FBに掛かる電圧に応じてスイッチング素子のオン時間が定められる。フィードバック端子FBの電圧が外付け抵抗Rssの抵抗値で決定されるSS端子に印加される電圧(抵抗分圧回路225での電圧値3.3V以下の電圧)を超える状態になると、コンパレータ212の3つの(−)端子に入力される電圧のうち、SS端子に印加される電圧が最も低い状態となるので、それ以上はオン時間が長くならないように制御され、最大のオン時間、若しくは最大の時比率が設定される。
【0088】
第1過電流保護選択回路217は、例えば4Vをしきい値とし、ソフトスタート端子SSの電圧が4Vを超える電圧であれば、ANDゲート218を有効にすることで第1過電流検出回路222の出力を有効にする。第1過電流検出回路222はIS端子の電圧が0.3Vを超えたとき出力をハイレベルにし、過電流保護タイマー219のタイマー動作をスタートさせる。過電流保護タイマー219は、第1過電流検出回路222の出力がハイレベルになって、それが50ms持続したとき、ORゲート220を介してタイマーラッチ221をラッチさせる。タイマーラッチ221は3.2sだけスイッチング素子のスイッチングを停止させる。これにより第1の過電流保護がなされる。
【0089】
以上の構成により、外付け抵抗Rssの抵抗値で最大のオン時間、若しくは最大の時比率が設定される。
【0090】
なお、IS端子の電圧が0.4Vを超えるほどの大きな過電流状態となると、第2過電流検出回路223の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【0091】
《第5の実施形態》
図11は第5の実施形態に係るDC−DCコンバータ305の回路図である。
このDC−DCコンバータ305は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0092】
このDC−DCコンバータ305の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ305の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0093】
図5に示した第2の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用IC200の構成、及びその極性検出端子ZTとグランドGNDとの間にコンデンサCzによる外部回路を接続した点である。
【0094】
通常、極性検出端子ZTは、トランスTの巻線電圧の極性が反転することを検出するために用いられる。トランスTの駆動巻線nbから極性検出端子ZTに入力される信号はON/OFFのパルス電圧である。これは巻線電圧の極性反転に基づくものである。
【0095】
ここで極性検出端子ZTに入力されるパルス電圧の電圧波高値は、トランスTの1次巻線npと駆動巻線nbとの巻数比を定めたり、抵抗分圧回路を設けたりすることによって設定される。
【0096】
図9に示したように、スイッチング制御用IC200のZT端子にはZT電圧検知回路226が接続されている。このZT電圧検知回路226は、ZT端子の電圧に基づいて、トランスTの駆動巻線nbの電圧が反転したことを検知してワンショット回路240にトリガーを与える。
【0097】
また、スイッチング制御用IC200のZT端子には待機モード選択回路227が接続されている。この待機モード選択回路227は、ZT端子の電圧が、しきい値(例えば3.3V)以上であれば、ANDゲート229へローレベルの信号を出力することによってOUT端子からの出力信号を停止する。このことにより待機モードにする。3.3V未満であれば、待機モードを解除する。
【0098】
また、極性検出端子ZTに入力される信号はパルス信号であるので、3.3V以上のパルスを4カウント数えたときに待機モードがONとなるように構成してもよい。これによりノイズによる誤動作を防止することができる。
【0099】
《第6の実施形態》
図12は第6の実施形態に係るDC−DCコンバータ306の回路図である。
このDC−DCコンバータ306は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
【0100】
第6の実施形態に係るDC−DCコンバータは、スイッチング制御用IC200のIS端子に電流検出(過電流検出)以外の機能を持たせるものである。
【0101】
スイッチング制御用IC200の内部の構成は図9に示したとおりである。図9において、IS端子に接続されている第2過電流検出回路223はIS端子の電圧が過電流状態に相当する電圧になったとき過電流保護を行う。Q1オフ時電圧検知回路228は、スイッチング素子Q1のオフ時にIS端子の電圧がしきい値を超えるか否かを検知して、第2の機能を作用させる。
【0102】
図9において、IS端子の電圧が0.4Vを超える過電流状態になると、第2過電流検出回路223の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【0103】
IS端子には定電流回路CCC2及び抵抗R228が接続されている。スイッチング素子Q1がオフ状態であるとき、内部の抵抗R228、外部の抵抗R8,R7に電流が流れる。そのため、IS端子の電圧は抵抗R7,R8の降下電圧となる。
【0104】
Q1オフ時電圧検知回路228は、ZT電圧検知回路226の出力信号Sztをタイミング信号として入力し、Q1のオフ状態である期間にIS端子の電圧をしきい値と比較する。例えばしきい値を超えたとき、ANDゲート218へハイレベルを出力し、第1の過電流保護モードを有効にする。
【0105】
したがって、外部の抵抗R8,R7の一方または両方の抵抗値を定めることによって、Q1オフ時電圧検知回路228の状態を定めることができる。
【0106】
なお、同様に、過電圧保護端子(OVP)を備えるスイッチング制御用ICについても同様に適用できる。過電圧保護端子(OVP)の本来の機能は、負荷への出力電圧が過電圧になったことを検知して、出力電圧の上昇を抑制するものである。この過電圧保護端子(OVP)の端子電圧が通常範囲よりさらに高い設定電圧を超えたとき、OUT端子をローレベルに保持して、過電圧の出力を直ちに停止する、といった回路をスイッチング制御用IC内に設ける。
【0107】
《第7の実施形態》
図13は第7の実施形態に係るDC−DCコンバータ307の回路図である。
このDC−DCコンバータ307は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC207を備えている。
【0108】
第7の実施形態に係るDC−DCコンバータは、スイッチング制御用IC207のSYNC端子に発振同期機能以外の機能を持たせるものである。
【0109】
SYNC端子には、同期信号発生回路13から周波数同期信号を入力する。この例では三角波が入力される。内部の発振回路27は、三角波のピークに同期して発振する。この発振回路27から出力される矩形波信号の立ち上がりでスイッチング素子Q1がターンオンし、所定のオン時間が経過した後、スイッチング素子Q2がターンオンされるように制御される。
【0110】
内部の選択回路28はSYNC端子に入力される電圧(三角波信号)の下限値が所定のしきい値を超えるか否かによって他の機能の有効/無効を選択する。例えば、待機モードのON/OFFを選択する。下限値がしきい値電圧以上であれば、選択回路28は待機モード動作回路29を有効にする。待機モード動作回路29は、軽負荷時のFB電圧が低いときには、第3の実施形態で示したような待機モードの動作を行う。
【0111】
図14は、SYNC端子に入力される三角波の下限値の変化の様子を示す図である。三角波(1)の下限値はしきい値電圧Vthを超えているので、待機モードが有効になる。また、三角波(2)の下限値はしきい値電圧Vthに達していないので、待機モードが無効になる。
【0112】
SYNC端子に入力される三角波の下限値電圧は外付け抵抗R9,R10の抵抗値によって定める。すなわち外付け抵抗R9,R10の抵抗値によって待機モードのON/OFFを選択する。
【0113】
なお、SYNC端子の三角波の周波数帯域に応じて、他の機能を選択するように構成してもよい。例えば、図13に示した選択回路28は三角波の周期をクロックでカウントし、そのカウント値がしきい値を超えるか否かによって他の機能を選択する。
【0114】
他の機能としては待機モードのON/OFF選択に限らず、例えば保護動作時のラッチ/自動復帰の選択を行うように構成してもよい。
【0115】
《第8の実施形態》
図15は第8の実施形態に係るPFCコンバータ308の回路図である。
このスイッチング制御装置308は、本発明のスイッチング制御回路に相当するスイッチング制御用IC208を備えている。
【0116】
スイッチング制御装置308は、ダイオードブリッジDB、スイッチング素子Q1、ダイオードD1、コンデンサCoによる昇圧チョッパー回路を備えている。スイッチング制御用IC208は、抵抗R21,R22による出力電圧検出回路からの検出電圧をフィードバック端子FBで受け、OUT端子から出力する矩形波信号でスイッチング素子Q1をオン/オフ制御する。COMP端子には、フィードバックの利得と位相を補償するための外付けの抵抗R24及びコンデンサC24が接続されている。
【0117】
図16は、スイッチング制御用IC208の内部の構成をブロック化して表した図である。
スイッチング制御用IC208の内部には、出力電圧を安定化するために、フィードバック端子FBに入力される出力電圧検出信号の電圧と基準電圧との差分を増幅する誤差増幅器411が設けられている。COMP端子は誤差増幅器411の出力に接続されていて、COMP端子に外付けされる抵抗R24及びコンデンサC24によって、誤差増幅器411の利得と出力信号の位相が設定される。
【0118】
COMP端子には待機モード動作回路412が接続されている。また、スイッチ413を介して定電流回路CCC3が接続されている。スイッチ413は起動時にオンする。待機モード動作回路412はCOMP端子の電圧が所定のしきい値電圧以上であれば、待機モードになる。すなわち、OUT端子からの矩形波の出力を停止する。
【0119】
《第9の実施形態》
図17は第9の実施形態に係るDC−DCコンバータ309の回路図である。
このDC−DCコンバータ309は、本発明のスイッチング制御回路に相当するスイッチング制御用IC209を備えている。
【0120】
このDC−DCコンバータ309の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ309の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0121】
入力端子PI(+)−PI(G)間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗R7が直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0122】
トランスTの1次巻線npの両端には、第2のスイッチング素子Q2とキャパシタCr及びインダクタLrが直列に接続された第2の直列回路が構成されている。
【0123】
トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0124】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC209のGND端子及びVCC端子間に電源電圧として供給される。
【0125】
スイッチング制御用IC209は、そのOUT端子から駆動回路11へ矩形波信号を出力する。駆動回路11は第1のスイッチング素子Q1及び第2のスイッチング素子Q2を交互にオン・オフ制御する。但し、Q1,Q2が同時オンしないようにデッドタイム期間を設ける。
【0126】
スイッチング制御用IC209の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力されるように、抵抗R8が接続されている。
【0127】
出力端子PO(+),PO(G)及びスイッチング制御用IC202の間には帰還回路12が設けられている。この帰還回路12は出力端子PO(+)−PO(G)間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用IC202のフィードバック端子FBへフィードバック電圧を入力する回路である。
【0128】
帰還回路12の構成は、第2の実施形態で図6に示したものと同一である。帰還回路12は、出力端子PO(+),PO(G)への出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。
【0129】
スイッチング制御用IC209の内部には、出力電圧を安定化するために、フィードバック端子FBに入力される帰還信号に応じた駆動信号を生成する駆動信号生成回路22が設けられている。また、フィードバック端子FBに入力される帰還信号の電圧を検出し、その電圧に基づいて制御方式を選択する制御方式選択回路30を備えている。例えば、フィードバック端子FBへ入力される帰還信号の電圧が通常負荷に対応する電圧であれば、制御方式選択回路30は、駆動信号生成回路22を制御して、定電圧制御モードで動作させる。フィードバック端子FBの電圧が過負荷に対応する電圧であれば、制御方式選択回路30は、駆動信号生成回路22を制御して、定電力制御モードで動作させる。さらに過負荷となれば定電流制御モードへ移行する。
【0130】
図18は上記動作モードの遷移を示す図である。出力電流が0〜Idの範囲であれば、出力電圧が一定電圧Vcを保つように定電圧制御を行う。出力電流がId〜Icの範囲では出力電力が一定となるように定電力制御を行う。出力電圧がVdに達し、出力電流がIcに達したなら、出力電流が一定電流Icとなるように定電流制御を行う。
【0131】
出力電流が0〜Idの範囲で変動すると、フィードバック端子FBに入力される電圧(帰還信号の電圧)が0.4V〜3.3Vの範囲であれば、出力電圧はVcに保たれる。フィードバック端子FBの電圧が3.3Vを超えると、すなわち出力電流がIdを超える状態となれば、最大のオン時間が制限され出力電力が一定に制限されて出力電圧が抑制される。フィードバック端子FBの電圧が3.5Vを超えると、出力電流がIcに保たれるようにオン時間が縮小するように制御される。
【0132】
《第10の実施形態》
図19は第10の実施形態に係るDC−DCコンバータ310の回路図である。
このDC−DCコンバータ310は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC210を備えている。
【0133】
このDC−DCコンバータ310の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ310の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0134】
入力端子PI(+)−PI(G)間には、トランスTの1次巻線np、スイッチング素子Q1及び電流検出用抵抗R7が直列に接続されている。スイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0135】
トランスTの2次巻線nsには、ダイオードDs及びキャパシタCoからなる整流平滑回路が構成されている。この整流平滑回路は2次巻線nsから出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0136】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC210のGND端子及びVC端子間に電源電圧として供給される。
【0137】
スイッチング制御用IC210は、そのOUT端子からスイッチング素子Q1へ矩形波信号を出力する。
【0138】
スイッチング制御用IC210の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力される。
【0139】
出力端子PO(+),PO(G)及びスイッチング制御用IC210の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路と、スイッチング制御用IC210のフィードバック端子FBとグランド端子GNDとの間に接続されたフォトカプラPCの受光素子とで構成されている。
【0140】
図20は第10の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC210の内部の構成を示すブロック図である。
図20において、発振回路512の出力信号はANDゲート513及び出力ドライバ514を介してOUT端子から出力される。コンパレータ511はOUT端子の電圧が所定値以上であることを検出した場合に、発振回路512へ制御信号を出力して、スイッチング周波数を切り替える。例えば、OUT端子の電圧が所定値以上であるとき、所定値未満である場合よりもスイッチング周波数を10kHz低下させる。
【0141】
したがって、OUT端子に外部回路を接続し、この外部回路の切替によってOUT端子の電圧を変更するように回路を構成しておけばよい。その外部回路の切替によってスイッチング周波数を選択できるようになる。
【0142】
OUT端子の電圧は、出力ドライバ514へ印加される電源電圧で定まるので、その電源電圧を他の端子に接続される外部回路で切り替えるようにしてもよい。また、このようにOUT端子の電圧でスイッチング周波数を選択するように構成することに限らず、他の端子の電圧によってスイッチング周波数を選択するようにしてもよい。例えば、電源端子VCに印加される電圧によってスイッチング周波数を選択する場合には、入力電圧の仕様範囲内で、所定のしきい値電圧を超えるか否かを検出するコンパレータを設けておき、このコンパレータの出力によって発振回路512に制御信号を与えるように構成する。
【0143】
また、同様にして、ON/OFF端子でも同じようにスイッチング周波数の選択機能を構成することができる。さらには、Valm端子でも同様にスイッチング周波数の選択機能を構成することができる。
【0144】
図20では、ON/OFF端子及びValm端子の表記は省略している。ON/OFF端子は、ON/OFF端子電位をグランドレベルに引き下げることによりOUT端子からパルスが出力されるのを停止する機能を備えた端子である。また、Valm端子は、例えば、ICの動作が過電圧状態または過電流状態であった場合に、Valm端子の電位をハイレベルに引き上げて、電源の動作が異常状態であることを知らせることができる端子である。
【0145】
《第11の実施形態》
図21は第11の実施形態に係るDC−DCコンバータ311の回路図である。
このDC−DCコンバータ311は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC211を備えている。
【0146】
このDC−DCコンバータ311の入力端子PI(+)−PI(G)間に直流入力電源Viの電圧が入力される。そして、DC−DCコンバータ311の出力端子PO(+)−PO(G)間に接続される負荷へ所定の直流電圧が出力される。
【0147】
入力端子PI(+)−PI(G)間には、トランスTの1次巻線np、スイッチング素子Q1及び電流検出用抵抗R7が直列に接続されている。スイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗R7に接続されている。
【0148】
トランスTの2次巻線nsには、ダイオードDs及びキャパシタCoからなる整流平滑回路が構成されている。この整流平滑回路は2次巻線nsから出力される交流電圧を全波整流し、平滑して、出力端子PO(+)−PO(G)へ出力する。
【0149】
トランスTの第1の駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC210のGND端子及びVC端子間に電源電圧として供給される。
【0150】
スイッチング制御用IC211は、そのOUT端子からスイッチング素子Q1へ矩形波信号を出力する。
【0151】
スイッチング制御用IC211の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力される。
【0152】
出力端子PO(+),PO(G)及びスイッチング制御用IC211の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータSR、抵抗Rs及びフォトカプラPCの発光素子による直列回路と、抵抗Ro1,Ro2による分圧回路と、スイッチング制御用IC210のフィードバック端子FBとグランド端子GNDとの間に接続されたフォトカプラPCの受光素子とで構成されている。
VREF端子には、VC電圧検出回路14及びトランジスタQ4からなる外付け回路が接続されている。
【0153】
図22は第11の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC211の内部の構成を示すブロック図である。
図22において、VREF端子の第1の機能は基準電圧を外部へ出力することである。このVREF端子の第2の機能は、過電流検知時にラッチ動作させるか、自動復帰させるかを選択する機能である。
【0154】
選択回路515は、起動回路517から起動時信号が出力されたとき、VREF端子の電圧を読み取る。この電圧が所定のしきい値を超えていれば、過電流自動復帰回路を有効にし、しきい値以下であれば過電流ラッチ回路を有効にする。
【0155】
例えばスイッチング制御用IC211の動作開始電圧は10V、定格電圧は15Vである。起動直後のVREF端子電圧を検出すると、このときのVC端子電圧は10V付近である。図21に示したVC電圧検出回路14は、VC端子電圧が12V以下であればトランジスタQ4をオンする。したがってVC端子電圧が12V以下のときVREF端子はGND電位である。起動直後はVC端子の電圧は10V付近であるので、VREF端子はGND電位であって、自動復帰モードが選択される。VREF端子に上記外付け回路が接続されていなければ、スイッチング制御用IC211の起動直後でもVREF端子には基準電圧が出力されるので、ラッチ動作モードが選択される。すなわち、外付け回路の有無でラッチ動作モードと自動復帰モードの何れかを選択できる。
【0156】
《他の実施形態》
以上に示した各実施形態で幾つかのタイプのコンバータを示したが、コンバータの1次側は電流共振型に限らない。また、2次側はフライバック型以外にフォワード型であってもよい。また、ハーフブリッジ型、フルブリッジ型等に適用することもできる。
【符号の説明】
【0157】
OUT…出力端子
Q1,Q2…スイッチング素子
Q3,Q4…トランジスタ
SR…シャントレギュレータ
SS…ソフトスタート端子
SW…スイッチ
T…トランス
Vdet…入力電圧検出端子
ZT…極性検出端子
11…駆動回路
12…帰還回路
13…同期信号発生回路
14…VC電圧検出回路
21,22…駆動信号生成回路
23…過電流検出回路
24…遅延回路
25…定電流回路
26…ラッチ判別回路
27…発振回路
28…選択回路
29…待機モード動作回路
30…制御方式選択回路
200〜202…スイッチング制御用IC
204…スイッチング制御用IC
207〜211…スイッチング制御用IC
227…待機モード選択回路
301,302…PFCコンバータ
304〜311…DC−DCコンバータ
【特許請求の範囲】
【請求項1】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項2】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項3】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項4】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項5】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項6】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項7】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項8】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項9】
請求項1〜8のいずれかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。
【請求項1】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項2】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項3】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項4】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項5】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項6】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項7】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項8】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備えたスイッチング制御回路。
【請求項9】
請求項1〜8のいずれかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2012−139100(P2012−139100A)
【公開日】平成24年7月19日(2012.7.19)
【国際特許分類】
【出願番号】特願2012−92754(P2012−92754)
【出願日】平成24年4月16日(2012.4.16)
【分割の表示】特願2010−8274(P2010−8274)の分割
【原出願日】平成22年1月18日(2010.1.18)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
【公開日】平成24年7月19日(2012.7.19)
【国際特許分類】
【出願日】平成24年4月16日(2012.4.16)
【分割の表示】特願2010−8274(P2010−8274)の分割
【原出願日】平成22年1月18日(2010.1.18)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
[ Back to top ]