センサ素子アレイ及びその製造方法、撮像装置
【課題】１画素１バンプを実現しながら、感度を向上させる。
【解決手段】センサ素子アレイを、第１波長帯に対する第１活性層８と第２波長帯に対する第２活性層９とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄと、第１画素１０Ａの第１活性層と第２画素１０Ｂの第１活性層とに電気的に接続された第１バンプ６Ａと、第２画素の第２活性層に電気的に接続された第２バンプ６Ｂと、第１画素の第２活性層と第３画素１０Ｃの第２活性層とに電気的に接続された第３バンプ６Ｃと、第４画素１０Ｄの第１活性層に電気的に接続された第４バンプ６Ｄとを備えるものとし、第１〜第４バンプを、第１〜第４画素の上方にそれぞれ１つずつ設ける。
【解決手段】センサ素子アレイを、第１波長帯に対する第１活性層８と第２波長帯に対する第２活性層９とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄと、第１画素１０Ａの第１活性層と第２画素１０Ｂの第１活性層とに電気的に接続された第１バンプ６Ａと、第２画素の第２活性層に電気的に接続された第２バンプ６Ｂと、第１画素の第２活性層と第３画素１０Ｃの第２活性層とに電気的に接続された第３バンプ６Ｃと、第４画素１０Ｄの第１活性層に電気的に接続された第４バンプ６Ｄとを備えるものとし、第１〜第４バンプを、第１〜第４画素の上方にそれぞれ１つずつ設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ素子アレイ及びその製造方法、撮像装置に関する。
【背景技術】
【０００２】
従来、撮像装置に備えられ、２種類の波長帯に対する２つの活性層を積層した構造を有する複数の画素を二次元に配列したセンサ素子アレイを有するイメージセンサがある。
例えば、２種類の波長帯に感度を有する構造を持つ量子井戸型赤外線フォトディテクタ（２波長ＱＷＩＰ；Quantum Well Infrared Photodetector）によって各画素を構成した赤外線焦点面アレイ（ＩＲＦＰＡ；Infrared focal plane array）を有する赤外線イメージセンサがある。
【０００３】
このようなＩＲＦＰＡ１００の各画素を構成する２波長ＱＷＩＰは、例えば図２１に示すように、下部コンタクト層１０１、下部活性層１０２、中間コンタクト層１０３、上部活性層１０４、上部コンタクト層１０５を順に積層させた構造になっている。ここでは、下部活性層１０２は、一の波長帯（波長２）に対して感度を持つ活性層であり、上部活性層１０４は、他の波長帯（波長１）に対して感度を持つ活性層である。また、下部コンタクト層１０１、中間コンタクト層１０３、上部コンタクト層１０５は、ｎ−ＧａＡｓ層である。なお、２波長ＱＷＩＰを赤外線検知素子ともいう。
【０００４】
また、これらの３つのコンタクト層１０１、１０３、１０５のそれぞれに接続されるように、１画素当たり３つのバンプ１０６（金属バンプ；例えばＩｎバンプ）が設けられている。そして、中間コンタクト層１０３に接続されたバンプ１０６を介して上部及び下部活性層１０２、１０４にバイアスをかけるようになっている。また、下部コンタクト層１０１に接続されたバンプ１０６から下部活性層１０２からの出力信号を取り出し、上部コンタクト層１０５に接続されたバンプ１０６から上部活性層１０４からの出力信号を取り出すようになっている。
【０００５】
さらに、このような２波長ＱＷＩＰを備えるＩＲＦＰＡ１００は、図２２に示すように、フリップチップボンディング（ＦＣＢ：Flip Chip Bonding）によって、信号処理回路チップ１０７（例えばＳｉ信号処理回路チップ）に電気的かつ機械的に接続される。つまり、ＩＲＦＰＡ１００に複数の画素として備えられる２波長ＱＷＩＰは、１画素当たり３つ設けられたバンプ１０６を介して、信号処理回路チップ１０７に備えられる複数の素子のそれぞれに電気的かつ機械的に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１０７１２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、ＩＲＦＰＡの大規模化（多画素化）が進み、画素の数が多くなると、画素サイズを小さくする微細化が必要となり、バンプ間隔（バンプピッチ）が狭くなる。そうすると、図２３に示すように、ＦＣＢ時にバンプ１０６がずれて隣接するバンプ同士が接触し、ショートによる不良が発生しやすくなる。
このため、ＩＲＦＰＡの大規模化に対応するためには、１画素当たりのバンプ数を減らす必要がある。なお、バンプ間隔を変えずに（素子サイズを変えずに）大規模化することも考えられるが、この場合、チップサイズが大型化してしまうため、後述のような種々の問題が生じることになるため、現実的ではない。
【０００８】
そこで、図２４に示すように、下部コンタクト層１０１を全画素に共通とし、中間コンタクト層１０３を上下に分割し、これらの間に絶縁層１０８を設け、絶縁層１０８の上側の中間コンタクト層１０３Ａと下部コンタクト層１０１とを配線１０９によって接続する。そして、下部コンタクト層１０１を介して下部活性層１０２にバイアスをかけるとともに、下部コンタクト層１０１、配線１０９、中間コンタクト層１０３Ａを介して、上部活性層１０４にバイアスをかける。そして、絶縁層１０８の下側の中間コンタクト層１０３Ｂに配線１１０を介して接続されたバンプ１０６から下部活性層１０２からの出力信号を取り出し、上部コンタクト層１０５に接続されたバンプ１０６から上部活性層１０４からの出力信号を取り出す。これにより、バイアスをかけるためのバンプを設けずに、１画素当たり２つのバンプ１０６を設ければ良くなり、１画素当たりのバンプ数を減らすことが可能である。なお、ここでは、絶縁層１０８はｉ−ＧａＡｓ層である。
【０００９】
また、図２５に示すように、下部コンタクト層１０１を全画素に共通とし、全画素につながっている表面側の配線１１１を上部コンタクト層１０５に接続することで、上部及び下部活性層１０２、１０４にバイアスをかけることも考えられる。この場合、中間コンタクト層１０３に配線１１２を介して接続されたバンプ１０６から、下部活性層１０２からの出力信号を取り出すとともに、上部活性層１０４からの出力信号を取り出す。これにより、１画素当たり１つのバンプ１０６を設ければ良くなり、１画素当たりのバンプ数をさらに減らすことが可能である。
【００１０】
しかしながら、このようにして１画素当たりのバンプ数を１つに減らす場合、バイアスを切り替えることによって、上部活性層１０４からの出力信号と下部活性層１０２からの出力信号とを交互に取り出すことになるため、感度上不利にならざるを得ない。つまり、上部及び下部活性層１０２、１０４からの出力信号を取り出す際の積分時間を半分程度しか取ることができなくなるため、感度上不利にならざるを得ない。
【００１１】
そこで、１画素１バンプを実現しながら、感度を向上させたい。
【課題を解決するための手段】
【００１２】
本センサ素子アレイは、第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、第１画素の第１活性層と第２画素の第１活性層とに電気的に接続された第１バンプと、第２画素の第２活性層に電気的に接続された第２バンプと、第１画素の第２活性層と第３画素の第２活性層とに電気的に接続された第３バンプと、第４画素の第１活性層に電気的に接続された第４バンプとを備え、第１〜第４バンプは、第１〜第４画素の上方にそれぞれ１つずつ設けられていることを要件とする。
【００１３】
本撮像装置は、上記センサ素子アレイと、センサ素子アレイに少なくとも前記第１〜第４バンプを含む複数のバンプを介して接続された信号処理回路チップと、信号処理回路チップに接続された制御演算部とを備え、制御演算部は、第１バンプを介して第１画素及び第２画素の第１活性層から読み出された２画素分の出力信号を、第２画素の前記第２活性層から読み出された出力信号と第１画素の第２活性層から読み出された出力信号との比率に基づいて分配して、第１画素の第１活性層からの出力信号及び第２画素の第１活性層からの出力信号を求め、かつ、第３バンプを介して第１画素及び第３画素の第２活性層から読み出された２画素分の出力信号を、第１画素の第１活性層から読み出された出力信号と第３画素の第１活性層から読み出された出力信号との比率に基づいて分配して、第１画素の第２活性層からの出力信号及び第３画素の第２活性層からの出力信号を求めるように構成されていることを要件とする。
【００１４】
本センサ素子アレイは、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、下部活性層を２画素分の大きさに分断し、上部活性層を１画素分の大きさに分断する複数の分離溝と、１画素分の大きさを有する複数の上部活性層のうち、２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ電気的に接続する複数の配線と、２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに１画素分ずれて並ぶように、複数の画素の上方にそれぞれ１つずつ設けられた複数のバンプとを備えることを要件とする。
【００１５】
本センサ素子アレイの製造方法は、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、下部活性層を２画素分の大きさに分断し、上部活性層を１画素分の大きさに分断する複数の分離溝を形成し、１画素分の大きさを有する複数の上部活性層のうち、２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ配線によって電気的に接続し、２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに１画素分ずれて並ぶように、各画素の上方にそれぞれ１つずつバンプを形成することを要件とする。
【発明の効果】
【００１６】
したがって、本センサ素子アレイ及びその製造方法、撮像装置によれば、１画素１バンプを実現しながら、感度を向上させることができるという利点がある。
【図面の簡単な説明】
【００１７】
【図１】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの構成を示す模式図である。
【図２】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの構成を示す模式図である。
【図３】本実施形態の撮像装置の構成を示す模式図である。
【図４】（Ａ）〜（Ｃ）は、本実施形態の撮像装置に備えられる制御演算部における処理を説明するための図である。
【図５】本実施形態の撮像装置に備えられる制御演算部における処理を示すフローチャートである。
【図６】２波長ＱＷＩＰによって各画素が構成された赤外線検知素子アレイにおける各画素からの出力信号の強度分布を示す図である。
【図７】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図８】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図９】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１０】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１１】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１２】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１３】本実施形態の撮像装置におけるターゲットの輪郭部分における空間分解能について説明するための図である。
【図１４】１画素３バンプの場合のバンプの配置を示す模式図である。
【図１５】１画素２バンプの場合のバンプの配置を示す模式図である。
【図１６】（Ａ）〜（Ｃ）は、本実施形態のセンサ素子アレイの具体的な構造を示す模式図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｙ線に沿う断面図、（Ｃ）は（Ａ）のＹ−Ｚ線に沿う断面図である。
【図１７】本実施形態のセンサ素子アレイの動作を説明するための模式図である。
【図１８】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図１９】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図２０】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図２１】従来の１画素３バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【図２２】ＩＲＦＰＡと信号処理回路チップとのフリップチップボンディングを示す模式的断面図である。
【図２３】従来の１画素３バンプのＩＲＦＰＡと信号処理回路チップとをフリップチップボンディングする場合の課題を説明するための模式的断面図である。
【図２４】１画素２バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【図２５】１画素１バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【発明を実施するための形態】
【００１８】
以下、図面により、本発明の実施の形態にかかるセンサ素子アレイ及びその製造方法、撮像装置について、図１〜図１７を参照しながら説明する。
本実施形態にかかる撮像装置は、例えば赤外線撮像装置である。図３に示すように、本赤外線撮像装置１は、赤外線イメージセンサ２と、信号処理及び各種制御を行なう制御演算部３と、撮像された画像を表示するモニタ４とを備える。
【００１９】
ここで、赤外線イメージセンサ２は、複数の赤外線検知素子（画素）を備える赤外線検知素子アレイ５と、赤外線検知素子アレイ５にバンプ６を介して接続され、信号処理回路を含む信号処理回路チップ７とを備える。
このうち、赤外線検知素子アレイ５は、赤外線の入射量に応じて光電流を発生する赤外線検知素子によって構成される複数の画素１０が二次元に配列されている二次元赤外線検知素子アレイである（図１４参照）。
【００２０】
また、赤外線検知素子アレイ５は、異なる波長帯に対して感度を有する２つの多重量子井戸（ＭＱＷ；Multi Quantum Well）層を赤外線吸収層として用いた量子井戸型赤外線フォトディテクタによって各画素を構成した量子井戸型赤外線検知素子アレイである。つまり、赤外線検知素子アレイ５に備えられる各赤外線検知素子、即ち、各画素は、２種類の波長帯に対して感度を有する２波長ＱＷＩＰによって構成されている。そして、２波長ＱＷＩＰは、第１波長帯に対する第１ＭＱＷ層８と第２波長帯に対する第２ＭＱＷ層９とを積層した構造を有する（図１４参照）。なお、第１ＭＱＷ層８を、第１活性層、表面側活性層、上部活性層ともいう。また、第２ＭＱＷ層９を、第２活性層、基板側活性層、下部活性層ともいう。また、第１波長帯に含まれる波長を波長１ともいい、第２波長帯に含まれる波長を波長２ともいう。
【００２１】
なお、赤外線検知素子アレイ５を、センサ素子アレイ、センサアレイ、（二次元）検知素子アレイ、（二次元）撮像素子アレイ、（二次元）受光素子アレイ、量子型赤外線検知素子アレイ、二次元素子アレイ、（二次元二波長）赤外線焦点面アレイ（ＩＲＦＰＡ）、又は、ＱＷＩＰ焦点面アレイ（ＱＷＩＰ−ＦＰＡ）ともいう。また、赤外線検知素子を、量子型赤外線検知素子、受光素子、センサ素子、フォトセンサ、ＱＷＩＰ素子、２波長ＱＷＩＰ素子、２波長素子、ＱＷＩＰ、又は、２波長ＱＷＩＰともいう。
【００２２】
信号処理回路チップ７は、各画素１０から出力される電気信号が入力され、これを増幅する入力回路、入力回路の出力を外部に読み出す読出回路等の信号処理回路を備える。ここで、読出回路は、赤外線が入射して各赤外線検知素子に流れた電流量に応じた出力電圧を順次読み出す回路である。これをＲＯＩＣ（readout integrated circuit）ともいう。なお、入力回路と読出回路をまとめて読出回路と呼んでも良い。本実施形態では、信号処理回路チップ７は、例えばＳｉ系の半導体材料によって形成されている。なお、信号処理回路チップ７は、信号処理回路アレイ又は信号読出回路チップともいう。
【００２３】
そして、赤外線検知素子アレイ５と信号処理回路チップ７とは、各画素１０に設けられた複数のバンプ６（金属バンプ；例えばＩｎバンプ）を介して接続されている。つまり、異なる材料からなる赤外線検知素子アレイ５と信号処理回路チップ７とが、ハイブリッド接続された構造になっている。ここでは、複数のバンプ６は各画素１０の上方に一つずつ設けられており、これらのバンプ６を介して、各画素１０が対応する信号処理回路チップ７中の各セルに別個に電気的に接続されている。これにより、第１活性層８及び第２活性層９からの出力信号は、バンプ６を介して、信号処理回路チップ７中の各セルへ取り出されるようになっている。
【００２４】
また、本実施形態では、上述のように構成される赤外線検知素子アレイ５及び信号処理回路チップ７を含む赤外線イメージセンサ２は、赤外線が入射しうる窓を有する真空容器１１（検知器容器）内に設けられている。そして、赤外線イメージセンサ２は、冷却系（冷凍機）１２に接続されたコールドヘッド１３に取り付けられて冷却されるようになっている。つまり、本赤外線イメージセンサ２は、冷却型赤外線イメージセンサである。また、真空容器１１の窓にはレンズ１４が取り付けられており、撮像対象（ターゲット）からの赤外線は、レンズ１４によって赤外線検知素子アレイ５上に結像するようになっている。
【００２５】
また、上述の赤外線イメージセンサ２に備えられる信号処理回路チップ７には制御演算部３が接続されている。つまり、信号処理回路チップ７から真空容器１１の外部へ出力配線１５が引き出され、この出力配線１５を介して信号処理回路チップ７と制御演算部３（外部装置）とが接続されている。そして、信号処理回路チップ７からの出力信号は、制御演算部３へ送られ、制御演算部３で信号処理されるようになっている。
【００２６】
ここで、制御演算部３は、コンピュータやコントローラによって構成される。この制御演算部３は、駆動回路や信号処理回路を含み、赤外線検知素子アレイ５に含まれる各素子を駆動するための電力や駆動パルス等を出力するとともに、各素子からの出力信号の処理を行ない、モニタ４へ画像信号を出力するようになっている。
ところで、本実施形態では、１画素１バンプを実現しながら、感度を向上させるために、赤外線検知素子アレイ５を以下のように構成し、この構成に応じて、制御演算部３において以下のような処理を行なうようにしている。
【００２７】
まず、本赤外線検知素子アレイ５では、図１（Ａ）、（Ｂ）に示すように、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられている。つまり、本赤外線検知素子アレイ５の各画素１０を構成する２波長ＱＷＩＰは１画素１バンプの２波長ＱＷＩＰである。
【００２８】
なお、ここでは、隣接する４つの画素１０Ａ〜１０Ｄは、正方形状に配置されている。また、図１（Ａ）は、横方向に２画素分の第１活性層８が電気的に接続されている状態を模式的に示しており、図１（Ｂ）は、縦方向に２画素分の第２活性層９が電気的に接続されている状態を模式的に示しており、実際には、これらが積層された状態になっている。
そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続されている。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第４画素１０Ｄの第２活性層９とに電気的に接続されている。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続されている。また、第４バンプ６Ｄは、第３画素１０Ｃの第１活性層８と第４画素１０Ｄの第１活性層８とに電気的に接続されている。
【００２９】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第３画素１０Ｃと第４画素１０Ｄとで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【００３０】
また、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【００３１】
ここでは、隣接する４つの画素１０Ａ〜１０Ｄでは、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている２つの第１活性層８が配置されている。
これを赤外線検知素子アレイ５の全体で見ると、２種類の波長帯に対する２つの活性層８、９のうちの一方の第１活性層８は、図２（Ａ）に示すように、横方向に２画素分が電気的に接続されたものが二次元に配列された構造になっている。また、２種類の波長帯に対する２つの活性層８、９のうちの他方の第２活性層９は、図２（Ｂ）に示すように、縦方向に２画素分が電気的に接続されたものが二次元に配列された構造になっている。なお、図２（Ａ）は、横方向に２画素分が電気的に接続された複数の第１活性層８が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。また、図２（Ｂ）は、縦方向に２画素分が電気的に接続された複数の第２活性層９が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。実際には、これらは積層された状態になっている。
【００３２】
そして、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、図２（Ａ）に示すように、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、図２（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられている。
【００３３】
このような構造になっているため、２画素分が電気的に接続されている複数の活性層８、９のそれぞれから１つのバンプ６を介して読み出される出力信号は、２画素分の出力信号となる。
つまり、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄでは、第１バンプ６Ａを介して、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８からの２画素分の出力信号が出力されることになる。また、第２バンプ６Ｂを介して、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９からの２画素分の出力信号が出力されることになる。また、第３バンプ６Ｃを介して、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９からの２画素分の出力信号が出力されることになる。また、第４バンプ６Ｄを介して、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８からの２画素分の出力信号が出力されることになる。
【００３４】
このため、このような構成に応じて、制御演算部３において以下のような処理を行なうようになっている。
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【００３５】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【００３６】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【００３７】
また、制御演算部３は、第４バンプ６Ｄを介して第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【００３８】
このように、一方の活性層からの２画素分の出力信号、即ち、一方の波長帯の２画素分の出力信号を、一方の活性層に対応する位置に設けられた２つの他方の活性層からの２画素分の出力信号、即ち、２つの他方の波長帯の２画素分の出力信号の比率で分配して、各画素１０の各活性層８、９からの出力信号を求めるようになっている。
つまり、電気的に接続されている２つの画素１０の第１活性層８からバンプ６を介して読み出される２画素分の出力信号を、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第１活性層８からの出力信号及び他方の画素１０の第１活性層８からの出力信号を求めるようになっている。
【００３９】
同様に、電気的に接続されている２つの画素１０の第２活性層９からバンプ６を介して読み出される２画素分の出力信号を、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層の他方の側の上方の位置に設けられた第１活性層８から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第２活性層９からの出力信号及び他方の画素１０の第２活性層９からの出力信号を求めるようになっている。
【００４０】
例えば、図４（Ａ）に示すように、隣接する第１〜第４画素１０Ａ〜１０Ｄからの出力信号（出力；信号強度）を、それぞれ、ＵＬ，ＵＲ，ＤＬ，ＤＲとする。つまり、隣接する第１〜第４画素１０Ａ〜１０Ｄの第１活性層８からの出力信号を、それぞれ、ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１とし、第２活性層９からの出力信号を、それぞれ、ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２とする。また、図４（Ｂ）に示すように、電気的に接続されている第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号をＵとし、電気的に接続されている第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号をＤとする。また、図４（Ｃ）に示すように、電気的に接続されている第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号をＬとし、電気的に接続されている第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号をＲとする。
【００４１】
この場合、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕを、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌと、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒとの比（Ｌ：Ｒ）で分配して、第１画素１０Ａの第１活性層８からの出力信号ＵＬ１及び第２画素１０Ｂの第１活性層８からの出力信号ＵＲ１を求めるようになっている。
【００４２】
また、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄを、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌと、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒとの比（Ｌ：Ｒ）で分配して、第３画素１０Ｃの第１活性層８からの出力信号ＤＬ１及び第４画素１０Ｄの第１活性層８からの出力信号ＤＲ１を求めるようになっている。
【００４３】
また、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌを、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕと、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄとの比（Ｕ：Ｄ）で分配して、第１画素１０Ａの第２活性層９からの出力信号ＵＬ２及び第３画素１０Ｃの第２活性層９からの出力信号ＤＬ２を求めるようになっている。
【００４４】
また、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒを、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕと、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄとの比（Ｕ：Ｄ）で分配して、第２画素１０Ｂの第２活性層９からの出力信号ＵＲ２及び第４画素１０Ｄの第２活性層９からの出力信号ＤＲ２を求めるようになっている。
【００４５】
このようにして、制御演算部３は、第１〜第４画素１０Ａ〜１０Ｄの上方にそれぞれ１つずつ設けられた第１〜第４バンプ６Ａ〜６Ｄを介してそれぞれ読み出される２画素分の出力信号を分配することで、第１〜第４画素１０Ａ〜１０Ｄの第１及び第２活性層８、９からの出力信号を求めるようになっている。つまり、各画素１０の上方にそれぞれ１つずつ設けられたバンプ６を介してそれぞれ読み出される２画素分の出力信号を分配（分割・配分）することで、各画素１０の第１及び第２活性層８、９からの出力信号、即ち、各画素１０の各波長の出力信号を求めるようになっている。
【００４６】
具体的には、制御演算部３は、以下のような手順で、信号処理（演算処理）を行なうようになっている。
つまり、図５に示すように、まず、制御演算部３は、各バンプ６を介して、電気的に接続されている２つの画素１０の第１及び第２活性層８、９から、それぞれ、２画素分の出力信号を読み出す（ステップＳ１０）。
【００４７】
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１バンプ６Ａを介して、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から２画素分の出力信号を読み出す。また、制御演算部３は、第２バンプ６Ｂを介して、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から２画素分の出力信号を読み出す。また、制御演算部３は、第３バンプ６Ｃを介して、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から２画素分の出力信号を読み出す。また、制御演算部３は、第４バンプ６Ｄを介して、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から２画素分の出力信号を読み出す。
【００４８】
次に、制御演算部３は、読み出された２画素分の出力信号を分配する比率（分割比）を計算する（ステップＳ２０）。
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を分配する比率として、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率を計算する。
【００４９】
また、制御演算部３は、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率を計算する。
また、制御演算部３は、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率を計算する。
【００５０】
また、制御演算部３は、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率を計算する。
このように、制御演算部３は、電気的に接続されている２つの画素１０の第１活性層８から読み出された２画素分の出力信号を分配する比率として、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率を計算する。
【００５１】
同様に、制御演算部３は、電気的に接続されている２つの画素１０の第２活性層９から読み出された２画素分の出力信号を分配する比率として、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層９の他方の側の上方の位置に設けられた第１活性層８から読み出された出力信号との比率を計算する。
次に、制御演算部３は、上述のようにして求められた比率に基づいて、読み出された２画素分の出力信号を分割し、電気的に接続されている２つの画素１０の第１及び第２活性層８、９に配分することで、１画素分の出力信号、即ち、各画素１０の第１及び第２活性層８、９からの出力信号を求める（ステップＳ３０）。
【００５２】
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求める。
【００５３】
また、制御演算部３は、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求める。
【００５４】
また、制御演算部３は、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求める。
【００５５】
また、制御演算部３は、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求める。
【００５６】
このように、制御演算部３は、電気的に接続されている２つの画素１０の第１活性層８から読み出された２画素分の出力信号を、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第１活性層８からの出力信号及び他方の画素１０の第１活性層８からの出力信号を求める。
【００５７】
同様に、電気的に接続されている２つの画素１０の第２活性層９から読み出された２画素分の出力信号を、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層９の他方の側の下方の位置に設けられた第１活性層８から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第２活性層９からの出力信号及び他方の画素１０の第２活性層９からの出力信号を求める。
【００５８】
次に、制御演算部３は、上述のようにして求められた各画素１０の第１及び第２活性層８、９からの出力信号に基づいて、モニタ４へ信号を出力して、モニタ４に画像を表示させる（ステップＳ４０）。
ここで、２波長ＱＷＩＰによって各画素１０が構成された赤外線検知素子アレイ５の場合、同じターゲットを見ると、各画素１０からの出力信号の強度分布は図６に示すようになり、同一画素の各活性層８、９からの出力信号の信号強度、即ち、各波長１、２の信号強度は、互いに比例関係にある。
【００５９】
そこで、上述のように、電気的に接続されている２つの画素１０の一方の活性層から読み出された２画素分の出力信号を各画素１０の出力信号に分配する際の比率として、それらの画素１０の他方の活性層から読み出される出力信号の比率を用いるようにしている（図４参照）。
この場合、隣接する４つの画素１０Ａ〜１０Ｄで出力信号（出力；信号強度）の差が小さい場合、即ち、出力信号の変化が少ない場合は、以下のように、大きな誤差無く分配することが可能である。
【００６０】
まず、隣接する４つの画素１０Ａ〜１０Ｄに均等な光が入射した場合について、図７、図８を参照しながら説明する。
隣接する４つの画素に均等な光が入射した場合、図７の左側半分に示すように、各画素１０Ａ〜１０Ｄの第１活性層８（上層；波長１）からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１は等しくなり、第２活性層９（下層；波長２）からの出力信号ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２は等しくなるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「１」、「１」、「１」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０．５」、「０．５」、「０．５」という値が得られる。
【００６１】
これに対し、上述のように構成する場合（図４参照）、隣接する４つの画素１０Ａ〜１０Ｄにおいて、第１画素１０Ａと第２画素１０Ｂの第１活性層８は横方向に電気的に接続されている。このため、第１画素１０Ａの第１活性層８からの出力ＵＬ１と第２画素１０Ｂの第１活性層８からの出力ＵＲ１とを足した値（ＵＬ１＋ＵＲ１）が、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力Ｕとして得られる。ここでは、図７の右側半分に示すように、ＵＬ１、ＵＲ１は、いずれも「１」という値であるため、出力Ｕとして「２」という値が得られる。
【００６２】
同様に、第３画素１０Ｃと第４画素１０Ｄの第１活性層８は横方向に電気的に接続されている。このため、第３画素１０Ｃの第１活性層８からの出力ＤＬ１と第４画素１０Ｄの第１活性層８からの出力ＤＲ１とを足した値（ＤＬ１＋ＤＲ１）が、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力Ｄとして得られる。ここでは、図７の右側半分に示すように、ＤＬ１、ＤＲ１は、いずれも、「１」という値であるため、出力Ｄとして「２」という値が得られる。
【００６３】
また、第１画素１０Ａと第３画素１０Ｃの第２活性層９は縦方向に電気的に接続されている。このため、第１画素１０Ａの第２活性層９からの出力ＵＬ２と第３画素１０Ｃの第２活性層９からの出力ＤＬ２とを足した値（ＵＬ２＋ＤＬ２）が、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力Ｌとして得られる。ここでは、図７の右側半分に示すように、ＵＬ２、ＤＬ２は、いずれも「０．５」という値であるため、出力Ｌとして「１」という値が得られる。
【００６４】
同様に、第２画素１０Ｂと第４画素１０Ｄの第２活性層９は縦方向に電気的に接続されている。このため、第２画素１０Ｂの第２活性層９からの出力ＵＲ２と第４画素１０Ｄの第２活性層９からの出力ＤＲ２とを足した値（ＵＲ２＋ＤＲ２）が、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力Ｒとして得られる。ここでは、図７の右側半分に示すように、ＵＲ２、ＤＲ２は、いずれも、「０．５」という値であるため、出力Ｒとして「１」という値が得られる。
【００６５】
このため、出力Ｕとして得られた「２」という値を、出力Ｌとして得られた「１」という値と出力Ｒとして得られた「１」という値との比（１：１）で分配して、第１画素１０Ａの第１活性層８からの出力ＵＬ１、第２画素１０Ｂの第１活性層８からの出力ＵＲ１として、それぞれ、「１」という値が得られる。
同様に、出力Ｄとして得られた「２」という値を、出力Ｌとして得られた「１」という値と出力Ｒとして得られた「１」という値との比（１：１）で分配して、第３画素１０Ｃの第１活性層８からの出力ＤＬ１、第４画素１０Ｄの第１活性層８からの出力ＤＲ１として、それぞれ、「１」という値が得られる。
【００６６】
また、出力Ｌとして得られた「１」という値を、出力Ｕとして得られた「２」という値と出力Ｄとして得られた「２」という値との比（１：１）で分配して、第１画素１０Ａの第２活性層９からの出力ＵＬ２、第３画素１０Ｃの第２活性層９からの出力ＤＬ２として、それぞれ、「０．５」という値が得られる。
同様に、出力Ｒとして得られた「１」という値を、出力Ｕとして得られた「２」という値と出力Ｄとして得られた「２」という値との比（１：１）で分配して、第２画素１０Ｂの第２活性層９からの出力ＵＲ２、第４画素１０Ｄの第２活性層９からの出力ＤＲ２として、それぞれ、「０．５」という値が得られる。
【００６７】
このように、隣接する４つの画素１０Ａ〜１０Ｄに均等な光が入射した場合は、２画素分の出力を正確に分配することができ、本来得られるはずの出力が得られる。
ここで、図８はこの結果をグラフ化したものである。図８中、横軸は隣接する４つの画素１０Ａ〜１０Ｄから本来得られるはずの出力信号の値を表しており、縦軸は上述のような演算処理によって求められた出力信号の値を表している。
【００６８】
上述の場合、両者は一致するため、当然ながら、傾きが「１」の直線上にのる。
次に、隣接する４つの画素１０Ａ〜１０Ｄの中に入射光が無い画素（出力信号の値が「０」の画素）が存在する場合について、図９、図１０を参照しながら説明する。
隣接する４つの画素１０Ａ〜１０Ｄの中に入射光が無い画素が存在する場合、各画素１０の各活性層８、９からの出力信号（出力；信号強度）は図９の左側半分に示すようになるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「０」、「０」、「１」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０」、「０」、「０．５」という値が得られる。
【００６９】
しかしながら、上述のように構成する場合（図４参照）、上述のような演算処理によって求められる出力信号の値は、図９の右側半分に示すように、４つの画素１０Ａ〜１０Ｄでならされてしまい、均一な値となってしまう。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「０．５」、「０．５」、「０．５」、「０．５」という値が得られてしまい、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．２５」、「０．２５」、「０．２５」、「０．２５」という値が得られてしまう。
【００７０】
このため、これをグラフ化した場合、図１０に示すように、傾きが「１」の直線上にのらない。
次に、隣接する４つの画素１０Ａ〜１０Ｄで入射光が比較的滑らかに変化する場合について、図１１、図１２を参照しながら説明する。
隣接する４つの画素１０Ａ〜１０Ｄで入射光が比較的滑らかに変化する場合、各画素１０の各活性層８、９からの出力信号（出力；信号強度）は図１１の左側半分に示すようになるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「０．８」、「０．５」、「０．３」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０．４」、「０．２５」、「０．１５」という値が得られる。
【００７１】
しかしながら、上述のように構成する場合（図４参照）、上述のような演算処理によって求められる出力信号の値は、図１１の右側半分に示すように、比較的良好なものとなる。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１．０３８５」、「０．７６１５」、「０．４６１５」、「０．３３８５」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５１９２」、「０．３８０８」、「０．２３０８」、「０．１６９２」という値が得られる。
【００７２】
このため、これをグラフ化した場合、図１２に示すように、傾きが「１」の直線上にほぼのることになる。
したがって、例えば図１３に示すようなターゲットを見た場合、例えば輪郭線は４画素分に広がって見えてしまうようなことが起こる。しかし、それ以外の信号が大きく変動しない領域では、良好な近似値が得られる。
【００７３】
このように、１画素１バンプとし、画素サイズを１／４にして、４倍の画素数に多画素化することで、空間分解能（解像度）は完全に４倍とまではいかないが、信号が滑らかに変動する領域を見ている限りにおいてはほぼ４倍にすることができ、輪郭部分においても、多画素化前の空間分解能は補償される。
また、上述のように構成することで、１画素１バンプを実現することができる。また、１画素１バンプとすることで、１画素３バンプの場合（図１４参照）と同じバンプピッチで、画素サイズを１／４にし、チップサイズを大きくすることなく画素数を４倍に多画素化することが可能となる。また、１画素１バンプにしても、バイアスを切り替えることによって第１活性層８からの信号と第２活性層９からの信号とを交互に読み出す必要がないため、感度を向上させることができる。
【００７４】
つまり、１画素１バンプの場合、バンプピッチ（バンプの中心間距離）が同じであれば、１画素３バンプの場合（図１４参照）と比較して画素サイズを１／４にすることができる。これにより、同じサイズの赤外線検知素子アレイ５で画素数を４倍にすることができる。なお、１画素２バンプの場合（図１５参照）と比較しても画素サイズを１／２にすることができ、これにより、同じサイズの赤外線検知素子アレイ５で画素数を２倍にすることができる。
【００７５】
但し、同じサイズの赤外線検知素子アレイ５で画素数を４倍にすることができても、ターゲットの境界線付近などの出力信号の差が大きい領域では空間分解能が落ちるため、撮像された画像の全体にわたって空間分解能がそのまま４倍とはならない。しかしながら、出力信号の差が小さい領域では空間分解能はほぼ４倍になる。
また、１画素１バンプとし、画素サイズを１／４に小さくすることで画素数を４倍に多画素化する場合、チップサイズは小さいままで、バンプピッチも変わらないため、赤外線検知素子アレイ５を製造する上で大きな優位性を持つ。つまり、画素サイズを変えずに画素数を４倍にすると、チップサイズは長さで２倍、面積で４倍に増大する。このため、ウェハ内のチップ数が減少したり、フォトリソグラフィのショットサイズの制限を受けるなど、製造プロセス上の不利益を被ることになる。また、ＦＣＢでも必要加重の増大や傾きに対する許容度の減少等、困難さを増すことになる。これらの点を考慮すると、多少空間分解能を犠牲にしても、バンプ数を１つに減らして、画素サイズを１／４に小さくすることで、チップサイズを大きくせず、バンプピッチも変えないで画素数を４倍に多画素化する方が有利であると言える。
【００７６】
例えば、画素サイズ縦約４０μｍ×横約４０μｍの画素を縦に２５６個、横に２５６個配列した赤外線検知素子アレイ５では、１画素３バンプの場合、バンプの最小ピッチは約２０μｍとなる。このバンプピッチの大きさは、ＦＣＢを行なうことを考慮すると、ほぼ限界に近い数字である。また、チップサイズを変えずに画素を縦に５１２個、横に５１２個配列して画素数を４倍にした赤外線検知素子アレイ５では、バンプピッチはさらに小さくなり、ＦＣＢを行なうにはほぼ不可能な数字となる。一方、画素サイズを変えないで、即ち、バンプピッチを変えないで、縦に５１２個、横に５１２個配列して多画素化した場合、有効画素部分の面積だけで約２０．５ｍｍ角となり、画素周辺部分を加えると約２２ｍｍ角よりも小さくなることはない。このサイズは、露光装置によっては１ショットの限界を超えている。仮に露光が可能であったとしても、チップサイズが大きいため、ウェハ内に形成できるチップ数が限られてしまう。また、チップサイズが長さで２倍になると、ＦＣＢのアライメント時に許容される傾きの量は１／２になり、非常に厳しいアライメント精度が要求されることになる。このため、上述のように、１画素当たりのバンプ数を１つに減らして、画素サイズを小さくする（長さで１／２、面積で１／４）ことで、チップサイズを大きくせず、バンプピッチも変えないで画素数を４倍に多画素化する方が有利である。
【００７７】
次に、本実施形態の赤外線検知素子アレイ５の具体的な構造（素子構造）について、図１６を参照しながら説明する。
本実施形態では、赤外線検知素子アレイ５は、図１６に示すように、二次元に配列された複数の画素１０（赤外線検知素子）と、複数の画素１０を分離する複数の分離溝２０、２１とを備える。
【００７８】
ここでは、各画素１０は、半導体基板（図示せず）上に、下部コンタクト層２２、一の波長帯の赤外線を吸収する第２ＭＱＷ層（下部活性層）９、中間コンタクト層２３、他の波長帯の赤外線を吸収する第１ＭＱＷ層（上部活性層）８、上部コンタクト層２４を順に積層した構造になっている。つまり、一の波長帯に対する下部活性層９の上方に他の波長帯に対する上部活性層８が積層された構造になっている。また、半導体積層構造の表面全体を覆うようにパッシベーション膜（絶縁膜）２５が形成されている。
【００７９】
例えば、半導体基板は、ＧａＡｓ基板である。また、下部コンタクト層２２、中間コンタクト層２３、上部コンタクト層２４は、ＧａＡｓコンタクト層である。つまり、本実施形態では、赤外線検知素子アレイ５は、例えばＧａＡｓ系の半導体材料によって形成されている。また、パッシベーション膜２５は、ＳｉＮ膜等である。
さらに、各画素１０の表面側に、パッシベーション膜２５を介して、各画素１０の上方に一つずつバンプ６（金属バンプ；バンプ電極；ここではＩｎバンプ）が形成されている。
【００８０】
複数の分離溝２０、２１として、縦方向に延びる複数の分離溝２１（第１分離溝）と、これに直交する横方向に延びる複数の分離溝２０（第２分離溝）とが設けられている。なお、縦方向を、下部活性層９が延びる方向ともいい、横方向を、下部活性層９が延びる方向に直交する方向ともいう。
そして、縦方向の分離溝２１は、１画素分の間隔をあけて平行に設けられている。この縦方向の分離溝２１は、下部コンタクト層２２まで分断する深さを有する。つまり、縦方向の分離溝２１は、積層された２つの活性層８、９の両者を分断する深さを有する。
【００８１】
また、横方向の分離溝２０は、１画素分の間隔をあけて平行に設けられている。この横方向の分離溝２０としては、下部コンタクト層２２まで分断する深さを有する分離溝２０Ａと中間コンタクト層２３の表面に達する深さを有する分離溝２０Ｂとが交互に設けられている。つまり、横方向の分離溝２０としては、積層された２つの活性層８、９の両者を分断する深さを有する分離溝２０Ａと、積層された２つの活性層８、９のうちの１つのみを分断する深さを有する分離溝２０Ｂとが、交互に設けられている。
【００８２】
このような縦方向の分離溝２１と横方向の分離溝２０とを設けることで、下部活性層９としての第１ＭＱＷ層を２画素分の大きさに分断し、上部活性層８としての第２ＭＱＷ層を１画素分の大きさに分断するようにしている。つまり、下部活性層９を２画素分の大きさに分断し、上部活性層８を１画素分の大きさに分断する複数の分離溝２０、２１が設けられている。
【００８３】
これにより、縦方向に延び、２画素分の大きさを有する複数の下部活性層９と、１画素分の大きさを有する複数の上部活性層８とが設けられることになる。
この場合、上部コンタクト層２４は１画素分の大きさに分断され、１画素分の大きさを有する複数の上部コンタクト層２４となる。また、中間コンタクト層２３は２画素分の大きさに分断され、２画素分の大きさを有する複数の中間コンタクト層２３となる。
【００８４】
また、ここでは、下部コンタクト層２２は上下に分割されており、これらの間に絶縁層２６が設けられている。
この場合、絶縁層２６の上側の下部コンタクト層（第２下部コンタクト層）２２Ａは２画素分の大きさに分断され、２画素分の大きさを有する複数の第２下部コンタクト層２２Ａとなる。
【００８５】
これに対し、絶縁層２６の下側の下部コンタクト層（第１下部コンタクト層）２２Ｂは、分離溝２０、２１によって分断されておらず、全画素１０でつながっている。つまり、第１下部コンタクト層２２Ｂは、全画素１０に共通のコンタクト層（共通電極層）である。そして、第１下部コンタクト層２２Ｂは、各画素１０から素子外周部まで延びており、バンプを介して、素子外周部に設けられた信号処理回路チップ７のバイアス供給部に接続されている。また、第１下部コンタクト層２２Ｂは、配線２７（パッド２８を含む；引き出し配線）を介して、各画素１０の中間コンタクト層２３に電気的に接続されている。これにより、各画素１０に備えられる上部及び下部活性層８、９のそれぞれに、第１下部コンタクト層２２Ｂ、配線２７（パッドを含む）、中間コンタクト層２３を介して、バイアス電圧が印加されるようになっている。なお、配線２７を、金属配線又は配線金属ともいう。また、パッド２８を、コンタクト金属又はコンタクト電極ともいう。
【００８６】
具体的には、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、対角線上に、即ち、第１画素１０Ａの分離溝２０、２１に面している角部及び第４画素１０Ｄの分離溝２０、２１に面している角部に、バイアス電圧を印加するための配線２７（パッド２８を含む）が設けられている。つまり、第１画素１０Ａの分離溝２０、２１に面している角部及び第４画素１０Ｄの分離溝２０、２１に面している角部にコンタクト穴３３を設けることによって露出した中間コンタクト層２３の表面にパッド２８が設けられている。また、これらの角部の近傍の分離溝２０、２１が交差する部分の底面、即ち、絶縁層２６の開口部によって露出している第１下部コンタクト層２２Ｂの表面にパッド２８が設けられている。そして、これらのパッド２８は、これらの角部に沿ってパッシベーション膜２５を挟んで設けられた配線２７によって電気的に接続されている。
【００８７】
なお、これに限られるものではなく、複数の画素１０の全てが接続されるように表面側に配線を形成するようにしても良い。そして、各画素１０の上側に設けられている上部活性層８に金属配線を介してバイアス電圧が印加される一方、各画素１０の下側に設けられている下部活性層９に下部コンタクト層２２を介してバイアス電圧が印加されるようにしても良い。なお、配線を表面配線、金属配線又は配線金属ともいう。
【００８８】
また、上述のように、上部活性層８は１画素分の大きさを有するものとなるため、１画素分の大きさを有する複数の上部活性層８のうち、横方向に隣接する２つの上部活性層８をそれぞれ配線２９（パッド３０を含む）によって電気的に接続するようにしている。なお、横方向を、２画素分の大きさを有する下部活性層９が延びる方向に直交する方向ともいう。また、配線２９を、金属配線、表面配線又は配線金属ともいう。また、パッド３０を、コンタクト金属又はコンタクト電極ともいう。
【００８９】
この場合、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、縦方向に延び、２画素分の大きさを有する２つの下部活性層９が、それぞれ、第１画素１０Ａと第３画素１０Ｃの２画素分を電気的に接続する活性層、及び、第２画素１０Ｂと第４画素１０Ｄの２画素分を電気的に接続する活性層となる。そして、これらの下部活性層９のそれぞれに、下部コンタクト層２２及び配線３１（パッド３２を含む）を介して電気的に接続され、第２画素１０Ｂ及び第３画素１０Ｃの上方に設けられたバンプ６が、それぞれ、第２バンプ６Ｂ、第３バンプ６Ｃとなる。なお、配線３１を、金属配線又は配線金属ともいう。また、パッド３２を、コンタクト金属又はコンタクト電極ともいう。
【００９０】
また、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、配線２９（パッド３０を含む）によって接続された２つの上部活性層８が、第１画素１０Ａと第２画素１０Ｂの２画素分を電気的に接続する活性層、及び、第３画素１０Ｃと第４画素１０Ｄの２画素分を電気的に接続する活性層となる。そして、これらの上部活性層８のそれぞれに、上部コンタクト層２４及び配線２９（パッド３０を含む）を介して電気的に接続され、第１画素１０Ａ及び第４画素１０Ｄの上方に設けられたバンプ６が、それぞれ、第１バンプ６Ａ、第４バンプ６Ｄとなる。
【００９１】
具体的には、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、対角線上に、即ち、第２画素１０Ｂの分離溝２０、２１に面している角部及び第３画素１０Ｃの分離溝２０、２１に面している角部に、それぞれ、２画素分の大きさを有する下部活性層９から表面側に信号を引き出すための配線３１（パッド３２を含む；引き出し配線）が設けられている。つまり、第２画素１０Ｂの分離溝２０、２１に面している角部及び第３画素１０Ｃの分離溝２０、２１に面している角部にコンタクト穴３４を設けることによって露出した第２下部コンタクト層２２Ａの表面にパッド３２が設けられている。そして、これらのパッド３２は、これらの角部に沿ってパッシベーション膜２５を挟んで設けられた配線３１によって、それぞれ、第２画素１０Ｂの上方に設けられた第２バンプ６Ｂ及び第３画素１０Ｃの上方に設けられた第３バンプ６Ｃに電気的に接続されている。
【００９２】
また、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、分離溝２１によって分離されている第１画素１０Ａの上部活性層８と第２画素１０Ｂの上部活性層８とを電気的に接続するための配線２９（パッド３０を含む）が、第１画素１０Ａ、第２画素１０Ｂ及びこれらの間の分離溝２１の上方に設けられている。つまり、第１画素１０Ａの上部コンタクト層２４と第２画素１０Ｂの上部コンタクト層２４のそれぞれの表面にパッド３０が設けられている。そして、これらのパッド３０は、パッシベーション膜２５を挟んで設けられた配線２９によって電気的に接続されている。また、この配線２９は、第１画素１０Ａの上方に設けられた第１バンプ６Ａに電気的に接続されている。
【００９３】
同様に、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、分離溝２１によって分離されている第３画素１０Ｃの上部活性層８と第４画素１０Ｄの上部活性層８とを電気的に接続するための配線２９（パッド３０を含む）が、第３画素１０Ｃ、第４画素１０Ｄ及びこれらの間の分離溝２１の上方に設けられている。つまり、第３画素１０Ｃの上部コンタクト層２４と第４画素１０Ｄの上部コンタクト層２４のそれぞれの表面にパッド３０が設けられている。そして、これらのパッド３０は、パッシベーション膜２５を挟んで設けられた配線２９によって電気的に接続されている。また、この配線２９は、第４画素１０Ｄの上方に設けられた第４バンプ６Ｄに電気的に接続されている。
【００９４】
このようにして、２画素分の大きさを有する２つの下部活性層９から、１つの配線３１及びバンプ６Ｂ、６Ｃを介して、２画素分の信号を取り出し、２画素分が配線によって電気的に接続された２つの上部活性層８から、１つの配線２９及びバンプ６Ａ、６Ｄを介して、２画素分の信号を取り出すことができるようになっている。
つまり、隣接する４つの画素１０（第１〜第４画素１０Ａ〜１０Ｄ）において、それぞれの画素１０の上方に１つずつバンプ６（第１〜第４バンプ６Ａ〜６Ｄ）を設け、これらのバンプ６をそれぞれ２画素分が電気的に接続された上部活性層８及び下部活性層９に電気的に接続している。これにより、２画素分が電気的に接続された上部活性層８及び下部活性層９から、それぞれのバンプ６を介して、２画素分の信号（光電流信号）を取り出すことができるようになっている。
【００９５】
なお、下部コンタクト層２２を上下に分割し、これらの間に絶縁層２６を設けるのに代えて、中間コンタクト層２３を上下に分割し、これらの間に絶縁層を設け、絶縁層の上側の中間コンタクト層と下部コンタクト層とを配線によって接続するようにしても良い（図２４参照）。この場合、下部活性層９からの信号を読み出すためにバンプに接続するための配線は、絶縁層の下側の中間コンタクト層に接続すれば良い。
【００９６】
このように構成される赤外線検知素子アレイ５は、全体として見ると、２画素分の大きさを有する複数の下部活性層９のそれぞれに接続されるバンプ６が、２画素分の大きさを有する複数の下部活性層９のそれぞれの上方に、下部活性層９が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線２９によって接続された隣接する２つの上部活性層８のそれぞれに接続されるバンプ６が、配線２９によって接続された隣接する２つの上部活性層８のそれぞれの上方に、下部活性層９が延びる方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられたものとなる（図２参照）。
【００９７】
ところで、上述のように構成される赤外線検知素子アレイ５では、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、以下のように動作する。
つまり、図１７に示すように、まず、第１下部コンタクト層２２Ｂ及び配線２７を介して、第１画素１０Ａと第３画素１０Ｃとでつながっている中間コンタクト層２３及び第２画素１０Ｂと第４画素１０Ｄとでつながっている中間コンタクト層２３のそれぞれにバイアス電圧が供給される。
【００９８】
そして、これらの中間コンタクト層２３を介して、１画素分の大きさを有する第１〜第４画素１０Ａ〜１０Ｄの上部活性層８のそれぞれにバイアス電圧が印加される。また、これらの中間コンタクト層２３を介して、２画素分の大きさを有する下部活性層９、即ち、第１画素１０Ａと第３画素１０Ｃとでつながっている下部活性層９及び第２画素１０Ｂと第４画素１０Ｄとでつながっている下部活性層９のそれぞれにバイアス電圧が印加される。
【００９９】
また、２画素分が配線２９によって電気的に接続されている第１画素１０Ａ及び第２画素１０Ｂの上部活性層８から、第１バンプ６Ａを介して、２画素分の信号を取り出す。また、２画素分が配線２９によって電気的に接続されている第３画素１０Ｃ及び第４画素１０Ｄの上部活性層８から、第４バンプ６Ｄを介して、２画素分の信号を取り出す。また、第１画素１０Ａと第３画素１０Ｃとでつながっている下部活性層９から、第３バンプ６Ｃを介して、２画素分の信号を取り出す。また、第２画素１０Ｂと第４画素１０Ｄとでつながっている下部活性層９から、第２バンプ６Ｂを介して、２画素分の信号を取り出す。
【０１００】
次に、上述のように構成される赤外線検知素子アレイ５及びこれを備える赤外線イメージセンサ２の製造方法について、図１６を参照しながら説明する。
まず、例えばＧａＡｓ基板などの半導体基板（図示せず）上に、ｎ−ＧａＡｓ第１下部コンタクト層２２Ｂ、ｉ−ＧａＡｓ絶縁層２６、ｎ−ＧａＡｓ第２下部コンタクト層２２Ａ、下部活性層９、ｎ−ＧａＡｓ中間コンタクト層２３、上部活性層８、ｎ−ＧａＡｓ上部コンタクト層２４を成長させる。これにより、各画素（赤外線検知素子）１０を構成する半導体積層構造（ウェハ構造）が形成される。このようにして、一の波長帯に対する下部活性層９の上方に他の波長帯に対する上部活性層８を積層させる。
【０１０１】
次に、例えばドライエッチングによって、各画素１０を分離する分離溝２０、２１を形成する。つまり、複数の画素１０が形成されるように分離溝２０、２１を形成する。ここでは、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｉ−ＧａＡｓ絶縁層２６の表面まで延びる分離溝２０Ａ、２１、及び、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ中間コンタクト層２３の表面まで延びる分離溝２０Ｂを形成する。
【０１０２】
このようにして、下部活性層９を２画素分の大きさに分断し、上部活性層８を１画素分の大きさに分断する複数の分離溝２０、２１を形成する。これにより、二次元に配列された複数の画素１０が形成される。
ここでは、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、下部活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分がつながっており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分がつながっている。つまり、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、上部活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。
【０１０３】
また、隣接する４つの画素１０Ａ〜１０Ｄのそれぞれの角部に、例えばドライエッチングによって、コンタクト穴３３、３４を形成する。ここでは、また、正方形状に隣接して配置される４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置する角部に、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ中間コンタクト層２３の表面まで延びるコンタクト穴３３を形成する。また、正方形状に隣接して配置される４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置する角部に、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ第２下部コンタクト層２２Ａの表面まで延びるコンタクト穴３４を形成する。
【０１０４】
次に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法によって、分離溝２０、２１及びコンタクト穴３３、３４の中を含む表面全体を覆うように、パッシベーション膜２５を形成する。
次に、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の底面、即ち、ｎ−ＧａＡｓ中間コンタクト層２３の表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極２８を形成する。また、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の近傍の分離溝２０、２１が交差する部分の底面、即ち、ｎ−ＧａＡｓ第１下部コンタクト層２２Ｂの表面上に形成されたｉ−ＧａＡｓ絶縁層２６及びパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極２８を形成する。また、各画素１０の表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極３０を形成する。
【０１０５】
次に、隣接する２つの画素１０の表面上に形成された２つのコンタクト電極３０を電気的に接続する配線２９を形成する。ここでは、１画素分の大きさを有する複数の上部活性層８のうち、２画素分の大きさを有する下部活性層９が延びる方向に直交する方向に隣接する２つの上部活性層８をそれぞれ配線２９によって電気的に接続する。特に、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、上部活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分を配線２９によって電気的に接続し、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分を配線２９によって電気的に接続する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線２９を形成する。
【０１０６】
また、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の底面に形成されたコンタクト電極２８と、コンタクト穴３３の近傍の分離溝２０、２１が交差する部分の底面に形成されたコンタクト電極２８とを電気的に接続する配線２７を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線２７を形成する。
【０１０７】
次いで、再び、表面全体を覆うようにパッシベーション膜２５を形成する。
次に、隣接する４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置するコンタクト穴３４の底面、即ち、ｎ−ＧａＡｓ第２下部コンタクト層２２Ａの表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極３２を形成する。
【０１０８】
次に、隣接する４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置するコンタクト穴３４の底面に形成されたコンタクト電極３２の上部から表面上のバンプ６を設ける領域まで延びる配線３１を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線３１を形成する。
次いで、再び、表面全体を覆うようにパッシベーション膜２５を形成する。
【０１０９】
次に、各画素１０のバンプ６を設ける領域のパッシベーション膜２５を例えばドライエッチングによって除去した後、バンプ６を設ける領域に露出している配線２９、３１のそれぞれの表面上に、例えば蒸着又はめっきによって、バンプ６を形成する。このようにして、各画素１０の上方にそれぞれ１つずつバンプ６を形成する。
ここでは、２画素分の大きさを有する複数の下部活性層９のそれぞれに接続されるバンプ６が、２画素分の大きさを有する複数の下部活性層９のそれぞれの上方に、下部活性層９が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線２９によって接続された隣接する２つの上部活性層８のそれぞれに接続されるバンプ６が、配線２９によって接続された隣接する２つの上部活性層８のそれぞれの上方に、下部活性層９が延びる方向で互いに１画素分ずれて並ぶように、各画素１０の上方にそれぞれ１つずつバンプ６を形成する（図２参照）。
【０１１０】
特に、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいては、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ形成される。つまり、第１画素１０Ａの上部活性層８と第２画素１０Ｂの上部活性層８とに電気的に接続される第１バンプ６Ａ、第２画素１０Ｂの下部活性層９と第４画素１０Ｄの下部活性層９とに電気的に接続される第２バンプ６Ｂ、第１画素１０Ａの下部活性層９と第３画素１０Ｃの下部活性層９とに電気的に接続される第３バンプ６Ｃ、第３画素１０Ｃの上部活性層８と第４画素１０Ｄの上部活性層８とに電気的に接続される第４バンプ６Ｄが形成される。
【０１１１】
このように、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている上部活性層８に電気的に接続される第１バンプ６Ａ、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている下部活性層９に電気的に接続される第２バンプ６Ｂ、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている下部活性層９に電気的に接続される第３バンプ６Ｃ、第３画素１０Ｃと第４画素１０Ｄとで電気的に接続されている上部活性層８に電気的に接続される第４バンプ６Ｄが形成される。
【０１１２】
次に、チップサイズにダイシング（切断）して、複数の画素１０が二次元的に配列された赤外線検知素子アレイ５とした後、これをフリップチップボンディング（ＦＣＢ）によって信号処理回路チップ７に貼り合わせる。このようにして、各画素１０を、バンプ６を介して、信号処理回路チップ７に電気的に接続する。
このようにして、本実施形態にかかる赤外線検知素子アレイ５及びこれを備える赤外線イメージセンサ２が完成する。
【０１１３】
したがって、本実施形態にかかるセンサ素子アレイ及びその製造方法、撮像装置によれば、１画素１バンプを実現しながら、感度を向上させることができるという利点がある。つまり、１画素１バンプを実現することができる。また、１画素１バンプとすることで、１画素３バンプの場合（図１４参照）と同じバンプピッチで、画素サイズを１／４にし、チップサイズを大きくすることなく画素数を４倍に多画素化することが可能となる。また、１画素１バンプにしても、バイアスを切り替えることによって第１活性層８からの信号と第２活性層９からの信号とを交互に読み出す必要がないため、感度を向上させることができる。
【０１１４】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、赤外線検知素子アレイ５を全体で見ると、横方向に２画素分が電気的に接続されている複数の第１活性層８を、縦方向及び横方向にそろえて配置し、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向及び横方向にそろえて配置し、さらに、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている２つの第１活性層８を配置するようにしているが（図２参照）、これに限られるものではなく、ずらして配置しても良い。
【０１１５】
例えば、図１８（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８を、横方向にそろえて配置し、縦方向に１画素分ずらして配置するようにしても良い。ここでは、図１８（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９は、縦方向及び横方向にそろえて配置する。なお、図１８（Ａ）に示したものと図１８（Ｂ）に示したものは、実際には積層された状態になっている。
【０１１６】
この場合も、上述の実施形態の場合と同様に、図１８（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図１８（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１１７】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第４画素１０Ｄの第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第４画素１０Ｄの第１活性層８と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８とに電気的に接続される。
【０１１８】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、横方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１１９】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１２０】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている１つの第１活性層８及び横方向に２画素分が電気的に接続されている２つの第１活性層９の１画素分が配置されることになる。
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
【０１２１】
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｂ２／（Ｂ２＋Ｇ２）
ＵＲ１＝Ｆ１×Ｇ２／（Ｂ２＋Ｇ２）
ＤＬ１＝Ａ１×Ｂ２／（Ｂ２＋Ｅ２）
ＤＲ１＝Ｃ１×Ｇ２／（Ｄ２＋Ｇ２）
ＵＬ２＝Ｂ２×Ｆ１／（Ａ１＋Ｆ１）
ＵＲ２＝Ｇ２×Ｆ１／（Ｃ１＋Ｆ１）
ＤＬ２＝Ｂ２×Ａ１／（Ａ１＋Ｆ１）
ＤＲ２＝Ｇ２×Ｃ１／（Ｃ１＋Ｆ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１２２】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１２３】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１２４】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ａで示すバンプからの出力信号）との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１２５】
また、制御演算部３は、第４バンプ６Ｄを介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素に隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｄで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１２６】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ａで示すもの）を介して第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第１画素１０Ａに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｅで示すバンプからの出力信号）との比率に基づいて分配して、第３画素の第１活性層からの出力信号を求めるようになっている。
【０１２７】
また、例えば図１９（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向にそろえて配置し、横方向に１画素分ずらして配置するようにしても良い。ここでは、図１９（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８は、縦方向及び横方向にそろえて配置する。なお、図１９（Ａ）に示したものと図１９（Ｂ）に示したものは、実際には積層された状態になっている。
【０１２８】
この場合も、上述の実施形態の場合と同様に、図１９（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図１９（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１２９】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第３画素１０Ｃの第１活性層８と第４画素１０Ｄの第１活性層８とに電気的に接続される。
【０１３０】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄと第３画素１０Ｃとで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１３１】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、縦方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１３２】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、横方向に２画素分が電気的に接続されている２つの第１活性層８の直下に、縦方向に２画素分が電気的に接続されている１つの第２活性層９及び縦方向に２画素分が電気的に接続されている２つの第２活性層９の１画素分が配置されることになる。
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
【０１３３】
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｊ２／（Ｅ２＋Ｊ２）
ＵＲ１＝Ｆ１×Ｅ２／（Ｅ２＋Ｊ２）
ＤＬ１＝Ｉ１×Ｊ２／（Ｍ２＋Ｊ２）
ＤＲ１＝Ｉ１×Ｍ２／（Ｍ２＋Ｊ２）
ＵＬ２＝Ｊ２×Ｆ１／（Ｆ１＋Ｉ１）
ＵＲ２＝Ｅ２×Ｆ１／（Ａ１＋Ｆ１）
ＤＬ２＝Ｊ２×Ｉ１／（Ｆ１＋Ｉ１）
ＤＲ２＝Ｍ２×Ｉ１／（Ｉ１＋Ｎ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１３４】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１３５】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第１画素１０Ａに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ａで示すバンプからの出力信号）との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号を求めるようになっている。
【０１３６】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１３７】
また、制御演算部３は、第４バンプ６Ｄを介して第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｍで示すバンプからの出力信号）との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１３８】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｍで示すもの）を介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｎで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１３９】
また、例えば図２０（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８を、横方向にそろえて配置し、縦方向に１画素分ずらして配置し、図２０（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向にそろえて配置し、横方向に１画素分ずらして配置するようにしても良い。なお、図２０（Ａ）に示したものと図２０（Ｂ）に示したものは、実際には積層された状態になっている。
【０１４０】
この場合も、上述の実施形態の場合と同様に、図２０（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図２０（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１４１】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第２画素に隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第４画素１０Ｄの第１活性層８と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８とに電気的に接続される。
【０１４２】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、また、横方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１４３】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、縦方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１４４】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、横方向に２画素分が電気的に接続されている１つの第１活性層８及び横方向に２画素分が電気的に接続されている２つの第１活性層８の１画素分の直下に、縦方向に２画素分が電気的に接続されている１つの第２活性層９及び縦方向に２画素分が電気的に接続されている２つの第２活性層９の１画素分が配置されることになる。
【０１４５】
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｊ２／（Ｊ２＋Ｇ２）
ＵＲ１＝Ｆ１×Ｇ２／（Ｊ２＋Ｇ２）
ＤＬ１＝Ｉ１×Ｊ２／（Ｊ２＋Ｍ２）
ＤＲ１＝Ｋ１×Ｏ２／（Ｏ２＋Ｌ２）
ＵＬ２＝Ｊ２×Ｆ１／（Ｆ１＋Ｉ１）
ＵＲ２＝Ｇ２×Ｆ１／（Ｃ１＋Ｆ１）
ＤＬ２＝Ｊ２×Ｉ１／（Ｆ１＋Ｉ１）
ＤＲ２＝Ｏ２×Ｋ１／（Ｋ１＋Ｎ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１４６】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１４７】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｃで示すバンプからの出力信号）との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号を求めるようになっている。
【０１４８】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｉで示すバンプからの出力信号）との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１４９】
また、制御演算部３は、第４バンプ６Ｄを介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｏで示すバンプからの出力信号）と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｌで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１５０】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｉで示すもの）を介して第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｍで示すバンプからの出力信号）との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号を求めるようになっている。
【０１５１】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｏで示すもの）を介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｎで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１５２】
要するに、赤外線検知素子アレイ５は、第１波長帯に対する第１活性層８と第２波長帯に対する第２活性層９とを積層した構造を有し、互いに隣接する第１〜第４画素１０Ａ〜１０Ｄと、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続された第１バンプ６Ａと、第２画素１０Ｂの第２活性層９に電気的に接続された第２バンプ６Ｂと、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続された第３バンプ６Ｃと、第４画素１０Ｄの第１活性層８に電気的に接続された第４バンプ６Ｄとを備え、第１〜第４バンプ６Ａ〜６Ｄが、第１〜第４画素１０Ａ〜１０Ｄの上方にそれぞれ１つずつ設けられるように構成すれば良い。
【０１５３】
そして、制御演算部３を、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂの第２活性層９から読み出された出力信号と第１画素１０Ａの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求め、かつ、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａの第１活性層８から読み出された出力信号と第３画素１０Ｃの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるように構成すれば良い。
【０１５４】
また、上述の実施形態では、活性層８、９に量子井戸層を用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、活性層に量子ドット層を用いても良いし、バルク材料や超格子からなる半導体層を用いても良い。
また、上述の実施形態では、赤外線イメージセンサ５を例に挙げて説明しているが、これに限られるものではなく、例えば、可視光の検知に用いるイメージセンサにも本発明を適用することができる。また、撮像装置の構成も上述の実施形態のものに限られるものではない。
【符号の説明】
【０１５５】
１ 赤外線撮像装置
２ 赤外線イメージセンサ
３ 制御演算部
４ モニタ
５ 赤外線検知素子アレイ
６ バンプ
６Ａ 第１バンプ
６Ｂ 第２バンプ
６Ｃ 第３バンプ
６Ｄ 第４バンプ
７ 信号処理回路チップ
８ 第１ＭＱＷ層（第１活性層；上部活性層）
９ 第２ＭＱＷ層（第２活性層；下部活性層）
１０ 画素（赤外線検知素子）
１０Ａ 第１画素
１０Ｂ 第２画素
１０Ｃ 第３画素
１０Ｄ 第４画素
１１ 真空容器
１２ 冷却系（冷凍機）
１３ コールドヘッド
１４ レンズ
１５ 出力配線
２０、２０Ａ、２０Ｂ 分離溝（横方向の分離溝；第２分離溝）
２１ 分離溝（縦方向の分離溝；第１分離溝）
２２ 下部コンタクト層
２２Ａ 下部コンタクト層（第２下部コンタクト層）
２２Ｂ 下部コンタクト層（第１下部コンタクト層）
２３ 中間コンタクト層
２４ 上部コンタクト層
２５ パッシベーション膜（絶縁膜）
２６ 絶縁層
２７ 配線
２８ パッド
２９ 配線
３０ パッド
３１ 配線３１
３２ パッド
３３、３４ コンタクト穴
【技術分野】
【０００１】
本発明は、センサ素子アレイ及びその製造方法、撮像装置に関する。
【背景技術】
【０００２】
従来、撮像装置に備えられ、２種類の波長帯に対する２つの活性層を積層した構造を有する複数の画素を二次元に配列したセンサ素子アレイを有するイメージセンサがある。
例えば、２種類の波長帯に感度を有する構造を持つ量子井戸型赤外線フォトディテクタ（２波長ＱＷＩＰ；Quantum Well Infrared Photodetector）によって各画素を構成した赤外線焦点面アレイ（ＩＲＦＰＡ；Infrared focal plane array）を有する赤外線イメージセンサがある。
【０００３】
このようなＩＲＦＰＡ１００の各画素を構成する２波長ＱＷＩＰは、例えば図２１に示すように、下部コンタクト層１０１、下部活性層１０２、中間コンタクト層１０３、上部活性層１０４、上部コンタクト層１０５を順に積層させた構造になっている。ここでは、下部活性層１０２は、一の波長帯（波長２）に対して感度を持つ活性層であり、上部活性層１０４は、他の波長帯（波長１）に対して感度を持つ活性層である。また、下部コンタクト層１０１、中間コンタクト層１０３、上部コンタクト層１０５は、ｎ−ＧａＡｓ層である。なお、２波長ＱＷＩＰを赤外線検知素子ともいう。
【０００４】
また、これらの３つのコンタクト層１０１、１０３、１０５のそれぞれに接続されるように、１画素当たり３つのバンプ１０６（金属バンプ；例えばＩｎバンプ）が設けられている。そして、中間コンタクト層１０３に接続されたバンプ１０６を介して上部及び下部活性層１０２、１０４にバイアスをかけるようになっている。また、下部コンタクト層１０１に接続されたバンプ１０６から下部活性層１０２からの出力信号を取り出し、上部コンタクト層１０５に接続されたバンプ１０６から上部活性層１０４からの出力信号を取り出すようになっている。
【０００５】
さらに、このような２波長ＱＷＩＰを備えるＩＲＦＰＡ１００は、図２２に示すように、フリップチップボンディング（ＦＣＢ：Flip Chip Bonding）によって、信号処理回路チップ１０７（例えばＳｉ信号処理回路チップ）に電気的かつ機械的に接続される。つまり、ＩＲＦＰＡ１００に複数の画素として備えられる２波長ＱＷＩＰは、１画素当たり３つ設けられたバンプ１０６を介して、信号処理回路チップ１０７に備えられる複数の素子のそれぞれに電気的かつ機械的に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１０７１２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、ＩＲＦＰＡの大規模化（多画素化）が進み、画素の数が多くなると、画素サイズを小さくする微細化が必要となり、バンプ間隔（バンプピッチ）が狭くなる。そうすると、図２３に示すように、ＦＣＢ時にバンプ１０６がずれて隣接するバンプ同士が接触し、ショートによる不良が発生しやすくなる。
このため、ＩＲＦＰＡの大規模化に対応するためには、１画素当たりのバンプ数を減らす必要がある。なお、バンプ間隔を変えずに（素子サイズを変えずに）大規模化することも考えられるが、この場合、チップサイズが大型化してしまうため、後述のような種々の問題が生じることになるため、現実的ではない。
【０００８】
そこで、図２４に示すように、下部コンタクト層１０１を全画素に共通とし、中間コンタクト層１０３を上下に分割し、これらの間に絶縁層１０８を設け、絶縁層１０８の上側の中間コンタクト層１０３Ａと下部コンタクト層１０１とを配線１０９によって接続する。そして、下部コンタクト層１０１を介して下部活性層１０２にバイアスをかけるとともに、下部コンタクト層１０１、配線１０９、中間コンタクト層１０３Ａを介して、上部活性層１０４にバイアスをかける。そして、絶縁層１０８の下側の中間コンタクト層１０３Ｂに配線１１０を介して接続されたバンプ１０６から下部活性層１０２からの出力信号を取り出し、上部コンタクト層１０５に接続されたバンプ１０６から上部活性層１０４からの出力信号を取り出す。これにより、バイアスをかけるためのバンプを設けずに、１画素当たり２つのバンプ１０６を設ければ良くなり、１画素当たりのバンプ数を減らすことが可能である。なお、ここでは、絶縁層１０８はｉ−ＧａＡｓ層である。
【０００９】
また、図２５に示すように、下部コンタクト層１０１を全画素に共通とし、全画素につながっている表面側の配線１１１を上部コンタクト層１０５に接続することで、上部及び下部活性層１０２、１０４にバイアスをかけることも考えられる。この場合、中間コンタクト層１０３に配線１１２を介して接続されたバンプ１０６から、下部活性層１０２からの出力信号を取り出すとともに、上部活性層１０４からの出力信号を取り出す。これにより、１画素当たり１つのバンプ１０６を設ければ良くなり、１画素当たりのバンプ数をさらに減らすことが可能である。
【００１０】
しかしながら、このようにして１画素当たりのバンプ数を１つに減らす場合、バイアスを切り替えることによって、上部活性層１０４からの出力信号と下部活性層１０２からの出力信号とを交互に取り出すことになるため、感度上不利にならざるを得ない。つまり、上部及び下部活性層１０２、１０４からの出力信号を取り出す際の積分時間を半分程度しか取ることができなくなるため、感度上不利にならざるを得ない。
【００１１】
そこで、１画素１バンプを実現しながら、感度を向上させたい。
【課題を解決するための手段】
【００１２】
本センサ素子アレイは、第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、第１画素の第１活性層と第２画素の第１活性層とに電気的に接続された第１バンプと、第２画素の第２活性層に電気的に接続された第２バンプと、第１画素の第２活性層と第３画素の第２活性層とに電気的に接続された第３バンプと、第４画素の第１活性層に電気的に接続された第４バンプとを備え、第１〜第４バンプは、第１〜第４画素の上方にそれぞれ１つずつ設けられていることを要件とする。
【００１３】
本撮像装置は、上記センサ素子アレイと、センサ素子アレイに少なくとも前記第１〜第４バンプを含む複数のバンプを介して接続された信号処理回路チップと、信号処理回路チップに接続された制御演算部とを備え、制御演算部は、第１バンプを介して第１画素及び第２画素の第１活性層から読み出された２画素分の出力信号を、第２画素の前記第２活性層から読み出された出力信号と第１画素の第２活性層から読み出された出力信号との比率に基づいて分配して、第１画素の第１活性層からの出力信号及び第２画素の第１活性層からの出力信号を求め、かつ、第３バンプを介して第１画素及び第３画素の第２活性層から読み出された２画素分の出力信号を、第１画素の第１活性層から読み出された出力信号と第３画素の第１活性層から読み出された出力信号との比率に基づいて分配して、第１画素の第２活性層からの出力信号及び第３画素の第２活性層からの出力信号を求めるように構成されていることを要件とする。
【００１４】
本センサ素子アレイは、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、下部活性層を２画素分の大きさに分断し、上部活性層を１画素分の大きさに分断する複数の分離溝と、１画素分の大きさを有する複数の上部活性層のうち、２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ電気的に接続する複数の配線と、２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに１画素分ずれて並ぶように、複数の画素の上方にそれぞれ１つずつ設けられた複数のバンプとを備えることを要件とする。
【００１５】
本センサ素子アレイの製造方法は、一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、下部活性層を２画素分の大きさに分断し、上部活性層を１画素分の大きさに分断する複数の分離溝を形成し、１画素分の大きさを有する複数の上部活性層のうち、２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ配線によって電気的に接続し、２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、下部活性層が延びる方向で互いに１画素分ずれて並ぶように、各画素の上方にそれぞれ１つずつバンプを形成することを要件とする。
【発明の効果】
【００１６】
したがって、本センサ素子アレイ及びその製造方法、撮像装置によれば、１画素１バンプを実現しながら、感度を向上させることができるという利点がある。
【図面の簡単な説明】
【００１７】
【図１】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの構成を示す模式図である。
【図２】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの構成を示す模式図である。
【図３】本実施形態の撮像装置の構成を示す模式図である。
【図４】（Ａ）〜（Ｃ）は、本実施形態の撮像装置に備えられる制御演算部における処理を説明するための図である。
【図５】本実施形態の撮像装置に備えられる制御演算部における処理を示すフローチャートである。
【図６】２波長ＱＷＩＰによって各画素が構成された赤外線検知素子アレイにおける各画素からの出力信号の強度分布を示す図である。
【図７】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図８】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素に均等な光が入射した場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図９】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１０】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素の中に入射光が無い画素が存在する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１１】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１２】本実施形態の撮像装置に備えられる制御演算部における、隣接する４つの画素で入射光が比較的滑らかに変化する場合の各画素の各活性層からの出力信号の演算例を示す図である。
【図１３】本実施形態の撮像装置におけるターゲットの輪郭部分における空間分解能について説明するための図である。
【図１４】１画素３バンプの場合のバンプの配置を示す模式図である。
【図１５】１画素２バンプの場合のバンプの配置を示す模式図である。
【図１６】（Ａ）〜（Ｃ）は、本実施形態のセンサ素子アレイの具体的な構造を示す模式図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｙ線に沿う断面図、（Ｃ）は（Ａ）のＹ−Ｚ線に沿う断面図である。
【図１７】本実施形態のセンサ素子アレイの動作を説明するための模式図である。
【図１８】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図１９】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図２０】（Ａ）、（Ｂ）は、本実施形態のセンサ素子アレイの変形例の構成を示す模式図である。
【図２１】従来の１画素３バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【図２２】ＩＲＦＰＡと信号処理回路チップとのフリップチップボンディングを示す模式的断面図である。
【図２３】従来の１画素３バンプのＩＲＦＰＡと信号処理回路チップとをフリップチップボンディングする場合の課題を説明するための模式的断面図である。
【図２４】１画素２バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【図２５】１画素１バンプのＩＲＦＰＡの構成を示す模式的断面図である。
【発明を実施するための形態】
【００１８】
以下、図面により、本発明の実施の形態にかかるセンサ素子アレイ及びその製造方法、撮像装置について、図１〜図１７を参照しながら説明する。
本実施形態にかかる撮像装置は、例えば赤外線撮像装置である。図３に示すように、本赤外線撮像装置１は、赤外線イメージセンサ２と、信号処理及び各種制御を行なう制御演算部３と、撮像された画像を表示するモニタ４とを備える。
【００１９】
ここで、赤外線イメージセンサ２は、複数の赤外線検知素子（画素）を備える赤外線検知素子アレイ５と、赤外線検知素子アレイ５にバンプ６を介して接続され、信号処理回路を含む信号処理回路チップ７とを備える。
このうち、赤外線検知素子アレイ５は、赤外線の入射量に応じて光電流を発生する赤外線検知素子によって構成される複数の画素１０が二次元に配列されている二次元赤外線検知素子アレイである（図１４参照）。
【００２０】
また、赤外線検知素子アレイ５は、異なる波長帯に対して感度を有する２つの多重量子井戸（ＭＱＷ；Multi Quantum Well）層を赤外線吸収層として用いた量子井戸型赤外線フォトディテクタによって各画素を構成した量子井戸型赤外線検知素子アレイである。つまり、赤外線検知素子アレイ５に備えられる各赤外線検知素子、即ち、各画素は、２種類の波長帯に対して感度を有する２波長ＱＷＩＰによって構成されている。そして、２波長ＱＷＩＰは、第１波長帯に対する第１ＭＱＷ層８と第２波長帯に対する第２ＭＱＷ層９とを積層した構造を有する（図１４参照）。なお、第１ＭＱＷ層８を、第１活性層、表面側活性層、上部活性層ともいう。また、第２ＭＱＷ層９を、第２活性層、基板側活性層、下部活性層ともいう。また、第１波長帯に含まれる波長を波長１ともいい、第２波長帯に含まれる波長を波長２ともいう。
【００２１】
なお、赤外線検知素子アレイ５を、センサ素子アレイ、センサアレイ、（二次元）検知素子アレイ、（二次元）撮像素子アレイ、（二次元）受光素子アレイ、量子型赤外線検知素子アレイ、二次元素子アレイ、（二次元二波長）赤外線焦点面アレイ（ＩＲＦＰＡ）、又は、ＱＷＩＰ焦点面アレイ（ＱＷＩＰ−ＦＰＡ）ともいう。また、赤外線検知素子を、量子型赤外線検知素子、受光素子、センサ素子、フォトセンサ、ＱＷＩＰ素子、２波長ＱＷＩＰ素子、２波長素子、ＱＷＩＰ、又は、２波長ＱＷＩＰともいう。
【００２２】
信号処理回路チップ７は、各画素１０から出力される電気信号が入力され、これを増幅する入力回路、入力回路の出力を外部に読み出す読出回路等の信号処理回路を備える。ここで、読出回路は、赤外線が入射して各赤外線検知素子に流れた電流量に応じた出力電圧を順次読み出す回路である。これをＲＯＩＣ（readout integrated circuit）ともいう。なお、入力回路と読出回路をまとめて読出回路と呼んでも良い。本実施形態では、信号処理回路チップ７は、例えばＳｉ系の半導体材料によって形成されている。なお、信号処理回路チップ７は、信号処理回路アレイ又は信号読出回路チップともいう。
【００２３】
そして、赤外線検知素子アレイ５と信号処理回路チップ７とは、各画素１０に設けられた複数のバンプ６（金属バンプ；例えばＩｎバンプ）を介して接続されている。つまり、異なる材料からなる赤外線検知素子アレイ５と信号処理回路チップ７とが、ハイブリッド接続された構造になっている。ここでは、複数のバンプ６は各画素１０の上方に一つずつ設けられており、これらのバンプ６を介して、各画素１０が対応する信号処理回路チップ７中の各セルに別個に電気的に接続されている。これにより、第１活性層８及び第２活性層９からの出力信号は、バンプ６を介して、信号処理回路チップ７中の各セルへ取り出されるようになっている。
【００２４】
また、本実施形態では、上述のように構成される赤外線検知素子アレイ５及び信号処理回路チップ７を含む赤外線イメージセンサ２は、赤外線が入射しうる窓を有する真空容器１１（検知器容器）内に設けられている。そして、赤外線イメージセンサ２は、冷却系（冷凍機）１２に接続されたコールドヘッド１３に取り付けられて冷却されるようになっている。つまり、本赤外線イメージセンサ２は、冷却型赤外線イメージセンサである。また、真空容器１１の窓にはレンズ１４が取り付けられており、撮像対象（ターゲット）からの赤外線は、レンズ１４によって赤外線検知素子アレイ５上に結像するようになっている。
【００２５】
また、上述の赤外線イメージセンサ２に備えられる信号処理回路チップ７には制御演算部３が接続されている。つまり、信号処理回路チップ７から真空容器１１の外部へ出力配線１５が引き出され、この出力配線１５を介して信号処理回路チップ７と制御演算部３（外部装置）とが接続されている。そして、信号処理回路チップ７からの出力信号は、制御演算部３へ送られ、制御演算部３で信号処理されるようになっている。
【００２６】
ここで、制御演算部３は、コンピュータやコントローラによって構成される。この制御演算部３は、駆動回路や信号処理回路を含み、赤外線検知素子アレイ５に含まれる各素子を駆動するための電力や駆動パルス等を出力するとともに、各素子からの出力信号の処理を行ない、モニタ４へ画像信号を出力するようになっている。
ところで、本実施形態では、１画素１バンプを実現しながら、感度を向上させるために、赤外線検知素子アレイ５を以下のように構成し、この構成に応じて、制御演算部３において以下のような処理を行なうようにしている。
【００２７】
まず、本赤外線検知素子アレイ５では、図１（Ａ）、（Ｂ）に示すように、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられている。つまり、本赤外線検知素子アレイ５の各画素１０を構成する２波長ＱＷＩＰは１画素１バンプの２波長ＱＷＩＰである。
【００２８】
なお、ここでは、隣接する４つの画素１０Ａ〜１０Ｄは、正方形状に配置されている。また、図１（Ａ）は、横方向に２画素分の第１活性層８が電気的に接続されている状態を模式的に示しており、図１（Ｂ）は、縦方向に２画素分の第２活性層９が電気的に接続されている状態を模式的に示しており、実際には、これらが積層された状態になっている。
そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続されている。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第４画素１０Ｄの第２活性層９とに電気的に接続されている。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続されている。また、第４バンプ６Ｄは、第３画素１０Ｃの第１活性層８と第４画素１０Ｄの第１活性層８とに電気的に接続されている。
【００２９】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第３画素１０Ｃと第４画素１０Ｄとで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【００３０】
また、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【００３１】
ここでは、隣接する４つの画素１０Ａ〜１０Ｄでは、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている２つの第１活性層８が配置されている。
これを赤外線検知素子アレイ５の全体で見ると、２種類の波長帯に対する２つの活性層８、９のうちの一方の第１活性層８は、図２（Ａ）に示すように、横方向に２画素分が電気的に接続されたものが二次元に配列された構造になっている。また、２種類の波長帯に対する２つの活性層８、９のうちの他方の第２活性層９は、図２（Ｂ）に示すように、縦方向に２画素分が電気的に接続されたものが二次元に配列された構造になっている。なお、図２（Ａ）は、横方向に２画素分が電気的に接続された複数の第１活性層８が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。また、図２（Ｂ）は、縦方向に２画素分が電気的に接続された複数の第２活性層９が縦方向及び横方向にそろえて二次元に配列された状態を模式的に示している。実際には、これらは積層された状態になっている。
【００３２】
そして、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、図２（Ａ）に示すように、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、図２（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられている。
【００３３】
このような構造になっているため、２画素分が電気的に接続されている複数の活性層８、９のそれぞれから１つのバンプ６を介して読み出される出力信号は、２画素分の出力信号となる。
つまり、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄでは、第１バンプ６Ａを介して、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８からの２画素分の出力信号が出力されることになる。また、第２バンプ６Ｂを介して、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９からの２画素分の出力信号が出力されることになる。また、第３バンプ６Ｃを介して、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９からの２画素分の出力信号が出力されることになる。また、第４バンプ６Ｄを介して、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８からの２画素分の出力信号が出力されることになる。
【００３４】
このため、このような構成に応じて、制御演算部３において以下のような処理を行なうようになっている。
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【００３５】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【００３６】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【００３７】
また、制御演算部３は、第４バンプ６Ｄを介して第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【００３８】
このように、一方の活性層からの２画素分の出力信号、即ち、一方の波長帯の２画素分の出力信号を、一方の活性層に対応する位置に設けられた２つの他方の活性層からの２画素分の出力信号、即ち、２つの他方の波長帯の２画素分の出力信号の比率で分配して、各画素１０の各活性層８、９からの出力信号を求めるようになっている。
つまり、電気的に接続されている２つの画素１０の第１活性層８からバンプ６を介して読み出される２画素分の出力信号を、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第１活性層８からの出力信号及び他方の画素１０の第１活性層８からの出力信号を求めるようになっている。
【００３９】
同様に、電気的に接続されている２つの画素１０の第２活性層９からバンプ６を介して読み出される２画素分の出力信号を、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層の他方の側の上方の位置に設けられた第１活性層８から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第２活性層９からの出力信号及び他方の画素１０の第２活性層９からの出力信号を求めるようになっている。
【００４０】
例えば、図４（Ａ）に示すように、隣接する第１〜第４画素１０Ａ〜１０Ｄからの出力信号（出力；信号強度）を、それぞれ、ＵＬ，ＵＲ，ＤＬ，ＤＲとする。つまり、隣接する第１〜第４画素１０Ａ〜１０Ｄの第１活性層８からの出力信号を、それぞれ、ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１とし、第２活性層９からの出力信号を、それぞれ、ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２とする。また、図４（Ｂ）に示すように、電気的に接続されている第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号をＵとし、電気的に接続されている第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号をＤとする。また、図４（Ｃ）に示すように、電気的に接続されている第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号をＬとし、電気的に接続されている第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号をＲとする。
【００４１】
この場合、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕを、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌと、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒとの比（Ｌ：Ｒ）で分配して、第１画素１０Ａの第１活性層８からの出力信号ＵＬ１及び第２画素１０Ｂの第１活性層８からの出力信号ＵＲ１を求めるようになっている。
【００４２】
また、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄを、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌと、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒとの比（Ｌ：Ｒ）で分配して、第３画素１０Ｃの第１活性層８からの出力信号ＤＬ１及び第４画素１０Ｄの第１活性層８からの出力信号ＤＲ１を求めるようになっている。
【００４３】
また、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力信号Ｌを、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕと、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄとの比（Ｕ：Ｄ）で分配して、第１画素１０Ａの第２活性層９からの出力信号ＵＬ２及び第３画素１０Ｃの第２活性層９からの出力信号ＤＬ２を求めるようになっている。
【００４４】
また、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力信号Ｒを、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力信号Ｕと、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力信号Ｄとの比（Ｕ：Ｄ）で分配して、第２画素１０Ｂの第２活性層９からの出力信号ＵＲ２及び第４画素１０Ｄの第２活性層９からの出力信号ＤＲ２を求めるようになっている。
【００４５】
このようにして、制御演算部３は、第１〜第４画素１０Ａ〜１０Ｄの上方にそれぞれ１つずつ設けられた第１〜第４バンプ６Ａ〜６Ｄを介してそれぞれ読み出される２画素分の出力信号を分配することで、第１〜第４画素１０Ａ〜１０Ｄの第１及び第２活性層８、９からの出力信号を求めるようになっている。つまり、各画素１０の上方にそれぞれ１つずつ設けられたバンプ６を介してそれぞれ読み出される２画素分の出力信号を分配（分割・配分）することで、各画素１０の第１及び第２活性層８、９からの出力信号、即ち、各画素１０の各波長の出力信号を求めるようになっている。
【００４６】
具体的には、制御演算部３は、以下のような手順で、信号処理（演算処理）を行なうようになっている。
つまり、図５に示すように、まず、制御演算部３は、各バンプ６を介して、電気的に接続されている２つの画素１０の第１及び第２活性層８、９から、それぞれ、２画素分の出力信号を読み出す（ステップＳ１０）。
【００４７】
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１バンプ６Ａを介して、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から２画素分の出力信号を読み出す。また、制御演算部３は、第２バンプ６Ｂを介して、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から２画素分の出力信号を読み出す。また、制御演算部３は、第３バンプ６Ｃを介して、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から２画素分の出力信号を読み出す。また、制御演算部３は、第４バンプ６Ｄを介して、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から２画素分の出力信号を読み出す。
【００４８】
次に、制御演算部３は、読み出された２画素分の出力信号を分配する比率（分割比）を計算する（ステップＳ２０）。
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を分配する比率として、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率を計算する。
【００４９】
また、制御演算部３は、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率を計算する。
また、制御演算部３は、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率を計算する。
【００５０】
また、制御演算部３は、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を分配する比率として、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率を計算する。
このように、制御演算部３は、電気的に接続されている２つの画素１０の第１活性層８から読み出された２画素分の出力信号を分配する比率として、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率を計算する。
【００５１】
同様に、制御演算部３は、電気的に接続されている２つの画素１０の第２活性層９から読み出された２画素分の出力信号を分配する比率として、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層９の他方の側の上方の位置に設けられた第１活性層８から読み出された出力信号との比率を計算する。
次に、制御演算部３は、上述のようにして求められた比率に基づいて、読み出された２画素分の出力信号を分割し、電気的に接続されている２つの画素１０の第１及び第２活性層８、９に配分することで、１画素分の出力信号、即ち、各画素１０の第１及び第２活性層８、９からの出力信号を求める（ステップＳ３０）。
【００５２】
例えば、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、制御演算部３は、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求める。
【００５３】
また、制御演算部３は、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求める。
【００５４】
また、制御演算部３は、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求める。
【００５５】
また、制御演算部３は、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求める。
【００５６】
このように、制御演算部３は、電気的に接続されている２つの画素１０の第１活性層８から読み出された２画素分の出力信号を、第１活性層８の一方の側の下方の位置に設けられた第２活性層９から読み出された出力信号と第１活性層８の他方の側の下方の位置に設けられた第２活性層９から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第１活性層８からの出力信号及び他方の画素１０の第１活性層８からの出力信号を求める。
【００５７】
同様に、電気的に接続されている２つの画素１０の第２活性層９から読み出された２画素分の出力信号を、第２活性層９の一方の側の上方の位置に設けられた第１活性層８から読み出された出力信号と第２活性層９の他方の側の下方の位置に設けられた第１活性層８から読み出された出力信号との比率に基づいて分配して、２つの画素１０のうちの一方の画素１０の第２活性層９からの出力信号及び他方の画素１０の第２活性層９からの出力信号を求める。
【００５８】
次に、制御演算部３は、上述のようにして求められた各画素１０の第１及び第２活性層８、９からの出力信号に基づいて、モニタ４へ信号を出力して、モニタ４に画像を表示させる（ステップＳ４０）。
ここで、２波長ＱＷＩＰによって各画素１０が構成された赤外線検知素子アレイ５の場合、同じターゲットを見ると、各画素１０からの出力信号の強度分布は図６に示すようになり、同一画素の各活性層８、９からの出力信号の信号強度、即ち、各波長１、２の信号強度は、互いに比例関係にある。
【００５９】
そこで、上述のように、電気的に接続されている２つの画素１０の一方の活性層から読み出された２画素分の出力信号を各画素１０の出力信号に分配する際の比率として、それらの画素１０の他方の活性層から読み出される出力信号の比率を用いるようにしている（図４参照）。
この場合、隣接する４つの画素１０Ａ〜１０Ｄで出力信号（出力；信号強度）の差が小さい場合、即ち、出力信号の変化が少ない場合は、以下のように、大きな誤差無く分配することが可能である。
【００６０】
まず、隣接する４つの画素１０Ａ〜１０Ｄに均等な光が入射した場合について、図７、図８を参照しながら説明する。
隣接する４つの画素に均等な光が入射した場合、図７の左側半分に示すように、各画素１０Ａ〜１０Ｄの第１活性層８（上層；波長１）からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１は等しくなり、第２活性層９（下層；波長２）からの出力信号ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２は等しくなるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「１」、「１」、「１」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０．５」、「０．５」、「０．５」という値が得られる。
【００６１】
これに対し、上述のように構成する場合（図４参照）、隣接する４つの画素１０Ａ〜１０Ｄにおいて、第１画素１０Ａと第２画素１０Ｂの第１活性層８は横方向に電気的に接続されている。このため、第１画素１０Ａの第１活性層８からの出力ＵＬ１と第２画素１０Ｂの第１活性層８からの出力ＵＲ１とを足した値（ＵＬ１＋ＵＲ１）が、第１画素１０Ａと第２画素１０Ｂの第１活性層８からの出力Ｕとして得られる。ここでは、図７の右側半分に示すように、ＵＬ１、ＵＲ１は、いずれも「１」という値であるため、出力Ｕとして「２」という値が得られる。
【００６２】
同様に、第３画素１０Ｃと第４画素１０Ｄの第１活性層８は横方向に電気的に接続されている。このため、第３画素１０Ｃの第１活性層８からの出力ＤＬ１と第４画素１０Ｄの第１活性層８からの出力ＤＲ１とを足した値（ＤＬ１＋ＤＲ１）が、第３画素１０Ｃと第４画素１０Ｄの第１活性層８からの出力Ｄとして得られる。ここでは、図７の右側半分に示すように、ＤＬ１、ＤＲ１は、いずれも、「１」という値であるため、出力Ｄとして「２」という値が得られる。
【００６３】
また、第１画素１０Ａと第３画素１０Ｃの第２活性層９は縦方向に電気的に接続されている。このため、第１画素１０Ａの第２活性層９からの出力ＵＬ２と第３画素１０Ｃの第２活性層９からの出力ＤＬ２とを足した値（ＵＬ２＋ＤＬ２）が、第１画素１０Ａと第３画素１０Ｃの第２活性層９からの出力Ｌとして得られる。ここでは、図７の右側半分に示すように、ＵＬ２、ＤＬ２は、いずれも「０．５」という値であるため、出力Ｌとして「１」という値が得られる。
【００６４】
同様に、第２画素１０Ｂと第４画素１０Ｄの第２活性層９は縦方向に電気的に接続されている。このため、第２画素１０Ｂの第２活性層９からの出力ＵＲ２と第４画素１０Ｄの第２活性層９からの出力ＤＲ２とを足した値（ＵＲ２＋ＤＲ２）が、第２画素１０Ｂと第４画素１０Ｄの第２活性層９からの出力Ｒとして得られる。ここでは、図７の右側半分に示すように、ＵＲ２、ＤＲ２は、いずれも、「０．５」という値であるため、出力Ｒとして「１」という値が得られる。
【００６５】
このため、出力Ｕとして得られた「２」という値を、出力Ｌとして得られた「１」という値と出力Ｒとして得られた「１」という値との比（１：１）で分配して、第１画素１０Ａの第１活性層８からの出力ＵＬ１、第２画素１０Ｂの第１活性層８からの出力ＵＲ１として、それぞれ、「１」という値が得られる。
同様に、出力Ｄとして得られた「２」という値を、出力Ｌとして得られた「１」という値と出力Ｒとして得られた「１」という値との比（１：１）で分配して、第３画素１０Ｃの第１活性層８からの出力ＤＬ１、第４画素１０Ｄの第１活性層８からの出力ＤＲ１として、それぞれ、「１」という値が得られる。
【００６６】
また、出力Ｌとして得られた「１」という値を、出力Ｕとして得られた「２」という値と出力Ｄとして得られた「２」という値との比（１：１）で分配して、第１画素１０Ａの第２活性層９からの出力ＵＬ２、第３画素１０Ｃの第２活性層９からの出力ＤＬ２として、それぞれ、「０．５」という値が得られる。
同様に、出力Ｒとして得られた「１」という値を、出力Ｕとして得られた「２」という値と出力Ｄとして得られた「２」という値との比（１：１）で分配して、第２画素１０Ｂの第２活性層９からの出力ＵＲ２、第４画素１０Ｄの第２活性層９からの出力ＤＲ２として、それぞれ、「０．５」という値が得られる。
【００６７】
このように、隣接する４つの画素１０Ａ〜１０Ｄに均等な光が入射した場合は、２画素分の出力を正確に分配することができ、本来得られるはずの出力が得られる。
ここで、図８はこの結果をグラフ化したものである。図８中、横軸は隣接する４つの画素１０Ａ〜１０Ｄから本来得られるはずの出力信号の値を表しており、縦軸は上述のような演算処理によって求められた出力信号の値を表している。
【００６８】
上述の場合、両者は一致するため、当然ながら、傾きが「１」の直線上にのる。
次に、隣接する４つの画素１０Ａ〜１０Ｄの中に入射光が無い画素（出力信号の値が「０」の画素）が存在する場合について、図９、図１０を参照しながら説明する。
隣接する４つの画素１０Ａ〜１０Ｄの中に入射光が無い画素が存在する場合、各画素１０の各活性層８、９からの出力信号（出力；信号強度）は図９の左側半分に示すようになるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「０」、「０」、「１」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０」、「０」、「０．５」という値が得られる。
【００６９】
しかしながら、上述のように構成する場合（図４参照）、上述のような演算処理によって求められる出力信号の値は、図９の右側半分に示すように、４つの画素１０Ａ〜１０Ｄでならされてしまい、均一な値となってしまう。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「０．５」、「０．５」、「０．５」、「０．５」という値が得られてしまい、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．２５」、「０．２５」、「０．２５」、「０．２５」という値が得られてしまう。
【００７０】
このため、これをグラフ化した場合、図１０に示すように、傾きが「１」の直線上にのらない。
次に、隣接する４つの画素１０Ａ〜１０Ｄで入射光が比較的滑らかに変化する場合について、図１１、図１２を参照しながら説明する。
隣接する４つの画素１０Ａ〜１０Ｄで入射光が比較的滑らかに変化する場合、各画素１０の各活性層８、９からの出力信号（出力；信号強度）は図１１の左側半分に示すようになるはずである。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１」、「０．８」、「０．５」、「０．３」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５」、「０．４」、「０．２５」、「０．１５」という値が得られる。
【００７１】
しかしながら、上述のように構成する場合（図４参照）、上述のような演算処理によって求められる出力信号の値は、図１１の右側半分に示すように、比較的良好なものとなる。ここでは、ＵＬ１、ＵＲ１、ＤＬ１、ＤＲ１として、それぞれ、「１．０３８５」、「０．７６１５」、「０．４６１５」、「０．３３８５」という値が得られ、ＵＬ２、ＵＲ２、ＤＬ２、ＤＲ２として、それぞれ、「０．５１９２」、「０．３８０８」、「０．２３０８」、「０．１６９２」という値が得られる。
【００７２】
このため、これをグラフ化した場合、図１２に示すように、傾きが「１」の直線上にほぼのることになる。
したがって、例えば図１３に示すようなターゲットを見た場合、例えば輪郭線は４画素分に広がって見えてしまうようなことが起こる。しかし、それ以外の信号が大きく変動しない領域では、良好な近似値が得られる。
【００７３】
このように、１画素１バンプとし、画素サイズを１／４にして、４倍の画素数に多画素化することで、空間分解能（解像度）は完全に４倍とまではいかないが、信号が滑らかに変動する領域を見ている限りにおいてはほぼ４倍にすることができ、輪郭部分においても、多画素化前の空間分解能は補償される。
また、上述のように構成することで、１画素１バンプを実現することができる。また、１画素１バンプとすることで、１画素３バンプの場合（図１４参照）と同じバンプピッチで、画素サイズを１／４にし、チップサイズを大きくすることなく画素数を４倍に多画素化することが可能となる。また、１画素１バンプにしても、バイアスを切り替えることによって第１活性層８からの信号と第２活性層９からの信号とを交互に読み出す必要がないため、感度を向上させることができる。
【００７４】
つまり、１画素１バンプの場合、バンプピッチ（バンプの中心間距離）が同じであれば、１画素３バンプの場合（図１４参照）と比較して画素サイズを１／４にすることができる。これにより、同じサイズの赤外線検知素子アレイ５で画素数を４倍にすることができる。なお、１画素２バンプの場合（図１５参照）と比較しても画素サイズを１／２にすることができ、これにより、同じサイズの赤外線検知素子アレイ５で画素数を２倍にすることができる。
【００７５】
但し、同じサイズの赤外線検知素子アレイ５で画素数を４倍にすることができても、ターゲットの境界線付近などの出力信号の差が大きい領域では空間分解能が落ちるため、撮像された画像の全体にわたって空間分解能がそのまま４倍とはならない。しかしながら、出力信号の差が小さい領域では空間分解能はほぼ４倍になる。
また、１画素１バンプとし、画素サイズを１／４に小さくすることで画素数を４倍に多画素化する場合、チップサイズは小さいままで、バンプピッチも変わらないため、赤外線検知素子アレイ５を製造する上で大きな優位性を持つ。つまり、画素サイズを変えずに画素数を４倍にすると、チップサイズは長さで２倍、面積で４倍に増大する。このため、ウェハ内のチップ数が減少したり、フォトリソグラフィのショットサイズの制限を受けるなど、製造プロセス上の不利益を被ることになる。また、ＦＣＢでも必要加重の増大や傾きに対する許容度の減少等、困難さを増すことになる。これらの点を考慮すると、多少空間分解能を犠牲にしても、バンプ数を１つに減らして、画素サイズを１／４に小さくすることで、チップサイズを大きくせず、バンプピッチも変えないで画素数を４倍に多画素化する方が有利であると言える。
【００７６】
例えば、画素サイズ縦約４０μｍ×横約４０μｍの画素を縦に２５６個、横に２５６個配列した赤外線検知素子アレイ５では、１画素３バンプの場合、バンプの最小ピッチは約２０μｍとなる。このバンプピッチの大きさは、ＦＣＢを行なうことを考慮すると、ほぼ限界に近い数字である。また、チップサイズを変えずに画素を縦に５１２個、横に５１２個配列して画素数を４倍にした赤外線検知素子アレイ５では、バンプピッチはさらに小さくなり、ＦＣＢを行なうにはほぼ不可能な数字となる。一方、画素サイズを変えないで、即ち、バンプピッチを変えないで、縦に５１２個、横に５１２個配列して多画素化した場合、有効画素部分の面積だけで約２０．５ｍｍ角となり、画素周辺部分を加えると約２２ｍｍ角よりも小さくなることはない。このサイズは、露光装置によっては１ショットの限界を超えている。仮に露光が可能であったとしても、チップサイズが大きいため、ウェハ内に形成できるチップ数が限られてしまう。また、チップサイズが長さで２倍になると、ＦＣＢのアライメント時に許容される傾きの量は１／２になり、非常に厳しいアライメント精度が要求されることになる。このため、上述のように、１画素当たりのバンプ数を１つに減らして、画素サイズを小さくする（長さで１／２、面積で１／４）ことで、チップサイズを大きくせず、バンプピッチも変えないで画素数を４倍に多画素化する方が有利である。
【００７７】
次に、本実施形態の赤外線検知素子アレイ５の具体的な構造（素子構造）について、図１６を参照しながら説明する。
本実施形態では、赤外線検知素子アレイ５は、図１６に示すように、二次元に配列された複数の画素１０（赤外線検知素子）と、複数の画素１０を分離する複数の分離溝２０、２１とを備える。
【００７８】
ここでは、各画素１０は、半導体基板（図示せず）上に、下部コンタクト層２２、一の波長帯の赤外線を吸収する第２ＭＱＷ層（下部活性層）９、中間コンタクト層２３、他の波長帯の赤外線を吸収する第１ＭＱＷ層（上部活性層）８、上部コンタクト層２４を順に積層した構造になっている。つまり、一の波長帯に対する下部活性層９の上方に他の波長帯に対する上部活性層８が積層された構造になっている。また、半導体積層構造の表面全体を覆うようにパッシベーション膜（絶縁膜）２５が形成されている。
【００７９】
例えば、半導体基板は、ＧａＡｓ基板である。また、下部コンタクト層２２、中間コンタクト層２３、上部コンタクト層２４は、ＧａＡｓコンタクト層である。つまり、本実施形態では、赤外線検知素子アレイ５は、例えばＧａＡｓ系の半導体材料によって形成されている。また、パッシベーション膜２５は、ＳｉＮ膜等である。
さらに、各画素１０の表面側に、パッシベーション膜２５を介して、各画素１０の上方に一つずつバンプ６（金属バンプ；バンプ電極；ここではＩｎバンプ）が形成されている。
【００８０】
複数の分離溝２０、２１として、縦方向に延びる複数の分離溝２１（第１分離溝）と、これに直交する横方向に延びる複数の分離溝２０（第２分離溝）とが設けられている。なお、縦方向を、下部活性層９が延びる方向ともいい、横方向を、下部活性層９が延びる方向に直交する方向ともいう。
そして、縦方向の分離溝２１は、１画素分の間隔をあけて平行に設けられている。この縦方向の分離溝２１は、下部コンタクト層２２まで分断する深さを有する。つまり、縦方向の分離溝２１は、積層された２つの活性層８、９の両者を分断する深さを有する。
【００８１】
また、横方向の分離溝２０は、１画素分の間隔をあけて平行に設けられている。この横方向の分離溝２０としては、下部コンタクト層２２まで分断する深さを有する分離溝２０Ａと中間コンタクト層２３の表面に達する深さを有する分離溝２０Ｂとが交互に設けられている。つまり、横方向の分離溝２０としては、積層された２つの活性層８、９の両者を分断する深さを有する分離溝２０Ａと、積層された２つの活性層８、９のうちの１つのみを分断する深さを有する分離溝２０Ｂとが、交互に設けられている。
【００８２】
このような縦方向の分離溝２１と横方向の分離溝２０とを設けることで、下部活性層９としての第１ＭＱＷ層を２画素分の大きさに分断し、上部活性層８としての第２ＭＱＷ層を１画素分の大きさに分断するようにしている。つまり、下部活性層９を２画素分の大きさに分断し、上部活性層８を１画素分の大きさに分断する複数の分離溝２０、２１が設けられている。
【００８３】
これにより、縦方向に延び、２画素分の大きさを有する複数の下部活性層９と、１画素分の大きさを有する複数の上部活性層８とが設けられることになる。
この場合、上部コンタクト層２４は１画素分の大きさに分断され、１画素分の大きさを有する複数の上部コンタクト層２４となる。また、中間コンタクト層２３は２画素分の大きさに分断され、２画素分の大きさを有する複数の中間コンタクト層２３となる。
【００８４】
また、ここでは、下部コンタクト層２２は上下に分割されており、これらの間に絶縁層２６が設けられている。
この場合、絶縁層２６の上側の下部コンタクト層（第２下部コンタクト層）２２Ａは２画素分の大きさに分断され、２画素分の大きさを有する複数の第２下部コンタクト層２２Ａとなる。
【００８５】
これに対し、絶縁層２６の下側の下部コンタクト層（第１下部コンタクト層）２２Ｂは、分離溝２０、２１によって分断されておらず、全画素１０でつながっている。つまり、第１下部コンタクト層２２Ｂは、全画素１０に共通のコンタクト層（共通電極層）である。そして、第１下部コンタクト層２２Ｂは、各画素１０から素子外周部まで延びており、バンプを介して、素子外周部に設けられた信号処理回路チップ７のバイアス供給部に接続されている。また、第１下部コンタクト層２２Ｂは、配線２７（パッド２８を含む；引き出し配線）を介して、各画素１０の中間コンタクト層２３に電気的に接続されている。これにより、各画素１０に備えられる上部及び下部活性層８、９のそれぞれに、第１下部コンタクト層２２Ｂ、配線２７（パッドを含む）、中間コンタクト層２３を介して、バイアス電圧が印加されるようになっている。なお、配線２７を、金属配線又は配線金属ともいう。また、パッド２８を、コンタクト金属又はコンタクト電極ともいう。
【００８６】
具体的には、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、対角線上に、即ち、第１画素１０Ａの分離溝２０、２１に面している角部及び第４画素１０Ｄの分離溝２０、２１に面している角部に、バイアス電圧を印加するための配線２７（パッド２８を含む）が設けられている。つまり、第１画素１０Ａの分離溝２０、２１に面している角部及び第４画素１０Ｄの分離溝２０、２１に面している角部にコンタクト穴３３を設けることによって露出した中間コンタクト層２３の表面にパッド２８が設けられている。また、これらの角部の近傍の分離溝２０、２１が交差する部分の底面、即ち、絶縁層２６の開口部によって露出している第１下部コンタクト層２２Ｂの表面にパッド２８が設けられている。そして、これらのパッド２８は、これらの角部に沿ってパッシベーション膜２５を挟んで設けられた配線２７によって電気的に接続されている。
【００８７】
なお、これに限られるものではなく、複数の画素１０の全てが接続されるように表面側に配線を形成するようにしても良い。そして、各画素１０の上側に設けられている上部活性層８に金属配線を介してバイアス電圧が印加される一方、各画素１０の下側に設けられている下部活性層９に下部コンタクト層２２を介してバイアス電圧が印加されるようにしても良い。なお、配線を表面配線、金属配線又は配線金属ともいう。
【００８８】
また、上述のように、上部活性層８は１画素分の大きさを有するものとなるため、１画素分の大きさを有する複数の上部活性層８のうち、横方向に隣接する２つの上部活性層８をそれぞれ配線２９（パッド３０を含む）によって電気的に接続するようにしている。なお、横方向を、２画素分の大きさを有する下部活性層９が延びる方向に直交する方向ともいう。また、配線２９を、金属配線、表面配線又は配線金属ともいう。また、パッド３０を、コンタクト金属又はコンタクト電極ともいう。
【００８９】
この場合、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、縦方向に延び、２画素分の大きさを有する２つの下部活性層９が、それぞれ、第１画素１０Ａと第３画素１０Ｃの２画素分を電気的に接続する活性層、及び、第２画素１０Ｂと第４画素１０Ｄの２画素分を電気的に接続する活性層となる。そして、これらの下部活性層９のそれぞれに、下部コンタクト層２２及び配線３１（パッド３２を含む）を介して電気的に接続され、第２画素１０Ｂ及び第３画素１０Ｃの上方に設けられたバンプ６が、それぞれ、第２バンプ６Ｂ、第３バンプ６Ｃとなる。なお、配線３１を、金属配線又は配線金属ともいう。また、パッド３２を、コンタクト金属又はコンタクト電極ともいう。
【００９０】
また、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、配線２９（パッド３０を含む）によって接続された２つの上部活性層８が、第１画素１０Ａと第２画素１０Ｂの２画素分を電気的に接続する活性層、及び、第３画素１０Ｃと第４画素１０Ｄの２画素分を電気的に接続する活性層となる。そして、これらの上部活性層８のそれぞれに、上部コンタクト層２４及び配線２９（パッド３０を含む）を介して電気的に接続され、第１画素１０Ａ及び第４画素１０Ｄの上方に設けられたバンプ６が、それぞれ、第１バンプ６Ａ、第４バンプ６Ｄとなる。
【００９１】
具体的には、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、対角線上に、即ち、第２画素１０Ｂの分離溝２０、２１に面している角部及び第３画素１０Ｃの分離溝２０、２１に面している角部に、それぞれ、２画素分の大きさを有する下部活性層９から表面側に信号を引き出すための配線３１（パッド３２を含む；引き出し配線）が設けられている。つまり、第２画素１０Ｂの分離溝２０、２１に面している角部及び第３画素１０Ｃの分離溝２０、２１に面している角部にコンタクト穴３４を設けることによって露出した第２下部コンタクト層２２Ａの表面にパッド３２が設けられている。そして、これらのパッド３２は、これらの角部に沿ってパッシベーション膜２５を挟んで設けられた配線３１によって、それぞれ、第２画素１０Ｂの上方に設けられた第２バンプ６Ｂ及び第３画素１０Ｃの上方に設けられた第３バンプ６Ｃに電気的に接続されている。
【００９２】
また、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、分離溝２１によって分離されている第１画素１０Ａの上部活性層８と第２画素１０Ｂの上部活性層８とを電気的に接続するための配線２９（パッド３０を含む）が、第１画素１０Ａ、第２画素１０Ｂ及びこれらの間の分離溝２１の上方に設けられている。つまり、第１画素１０Ａの上部コンタクト層２４と第２画素１０Ｂの上部コンタクト層２４のそれぞれの表面にパッド３０が設けられている。そして、これらのパッド３０は、パッシベーション膜２５を挟んで設けられた配線２９によって電気的に接続されている。また、この配線２９は、第１画素１０Ａの上方に設けられた第１バンプ６Ａに電気的に接続されている。
【００９３】
同様に、正方形状に隣接して配置されている４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、横方向に隣接し、分離溝２１によって分離されている第３画素１０Ｃの上部活性層８と第４画素１０Ｄの上部活性層８とを電気的に接続するための配線２９（パッド３０を含む）が、第３画素１０Ｃ、第４画素１０Ｄ及びこれらの間の分離溝２１の上方に設けられている。つまり、第３画素１０Ｃの上部コンタクト層２４と第４画素１０Ｄの上部コンタクト層２４のそれぞれの表面にパッド３０が設けられている。そして、これらのパッド３０は、パッシベーション膜２５を挟んで設けられた配線２９によって電気的に接続されている。また、この配線２９は、第４画素１０Ｄの上方に設けられた第４バンプ６Ｄに電気的に接続されている。
【００９４】
このようにして、２画素分の大きさを有する２つの下部活性層９から、１つの配線３１及びバンプ６Ｂ、６Ｃを介して、２画素分の信号を取り出し、２画素分が配線によって電気的に接続された２つの上部活性層８から、１つの配線２９及びバンプ６Ａ、６Ｄを介して、２画素分の信号を取り出すことができるようになっている。
つまり、隣接する４つの画素１０（第１〜第４画素１０Ａ〜１０Ｄ）において、それぞれの画素１０の上方に１つずつバンプ６（第１〜第４バンプ６Ａ〜６Ｄ）を設け、これらのバンプ６をそれぞれ２画素分が電気的に接続された上部活性層８及び下部活性層９に電気的に接続している。これにより、２画素分が電気的に接続された上部活性層８及び下部活性層９から、それぞれのバンプ６を介して、２画素分の信号（光電流信号）を取り出すことができるようになっている。
【００９５】
なお、下部コンタクト層２２を上下に分割し、これらの間に絶縁層２６を設けるのに代えて、中間コンタクト層２３を上下に分割し、これらの間に絶縁層を設け、絶縁層の上側の中間コンタクト層と下部コンタクト層とを配線によって接続するようにしても良い（図２４参照）。この場合、下部活性層９からの信号を読み出すためにバンプに接続するための配線は、絶縁層の下側の中間コンタクト層に接続すれば良い。
【００９６】
このように構成される赤外線検知素子アレイ５は、全体として見ると、２画素分の大きさを有する複数の下部活性層９のそれぞれに接続されるバンプ６が、２画素分の大きさを有する複数の下部活性層９のそれぞれの上方に、下部活性層９が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線２９によって接続された隣接する２つの上部活性層８のそれぞれに接続されるバンプ６が、配線２９によって接続された隣接する２つの上部活性層８のそれぞれの上方に、下部活性層９が延びる方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられたものとなる（図２参照）。
【００９７】
ところで、上述のように構成される赤外線検知素子アレイ５では、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、以下のように動作する。
つまり、図１７に示すように、まず、第１下部コンタクト層２２Ｂ及び配線２７を介して、第１画素１０Ａと第３画素１０Ｃとでつながっている中間コンタクト層２３及び第２画素１０Ｂと第４画素１０Ｄとでつながっている中間コンタクト層２３のそれぞれにバイアス電圧が供給される。
【００９８】
そして、これらの中間コンタクト層２３を介して、１画素分の大きさを有する第１〜第４画素１０Ａ〜１０Ｄの上部活性層８のそれぞれにバイアス電圧が印加される。また、これらの中間コンタクト層２３を介して、２画素分の大きさを有する下部活性層９、即ち、第１画素１０Ａと第３画素１０Ｃとでつながっている下部活性層９及び第２画素１０Ｂと第４画素１０Ｄとでつながっている下部活性層９のそれぞれにバイアス電圧が印加される。
【００９９】
また、２画素分が配線２９によって電気的に接続されている第１画素１０Ａ及び第２画素１０Ｂの上部活性層８から、第１バンプ６Ａを介して、２画素分の信号を取り出す。また、２画素分が配線２９によって電気的に接続されている第３画素１０Ｃ及び第４画素１０Ｄの上部活性層８から、第４バンプ６Ｄを介して、２画素分の信号を取り出す。また、第１画素１０Ａと第３画素１０Ｃとでつながっている下部活性層９から、第３バンプ６Ｃを介して、２画素分の信号を取り出す。また、第２画素１０Ｂと第４画素１０Ｄとでつながっている下部活性層９から、第２バンプ６Ｂを介して、２画素分の信号を取り出す。
【０１００】
次に、上述のように構成される赤外線検知素子アレイ５及びこれを備える赤外線イメージセンサ２の製造方法について、図１６を参照しながら説明する。
まず、例えばＧａＡｓ基板などの半導体基板（図示せず）上に、ｎ−ＧａＡｓ第１下部コンタクト層２２Ｂ、ｉ−ＧａＡｓ絶縁層２６、ｎ−ＧａＡｓ第２下部コンタクト層２２Ａ、下部活性層９、ｎ−ＧａＡｓ中間コンタクト層２３、上部活性層８、ｎ−ＧａＡｓ上部コンタクト層２４を成長させる。これにより、各画素（赤外線検知素子）１０を構成する半導体積層構造（ウェハ構造）が形成される。このようにして、一の波長帯に対する下部活性層９の上方に他の波長帯に対する上部活性層８を積層させる。
【０１０１】
次に、例えばドライエッチングによって、各画素１０を分離する分離溝２０、２１を形成する。つまり、複数の画素１０が形成されるように分離溝２０、２１を形成する。ここでは、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｉ−ＧａＡｓ絶縁層２６の表面まで延びる分離溝２０Ａ、２１、及び、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ中間コンタクト層２３の表面まで延びる分離溝２０Ｂを形成する。
【０１０２】
このようにして、下部活性層９を２画素分の大きさに分断し、上部活性層８を１画素分の大きさに分断する複数の分離溝２０、２１を形成する。これにより、二次元に配列された複数の画素１０が形成される。
ここでは、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、下部活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分がつながっており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分がつながっている。つまり、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、上部活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。
【０１０３】
また、隣接する４つの画素１０Ａ〜１０Ｄのそれぞれの角部に、例えばドライエッチングによって、コンタクト穴３３、３４を形成する。ここでは、また、正方形状に隣接して配置される４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置する角部に、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ中間コンタクト層２３の表面まで延びるコンタクト穴３３を形成する。また、正方形状に隣接して配置される４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置する角部に、ｎ−ＧａＡｓ上部コンタクト層２４の表面からｎ−ＧａＡｓ第２下部コンタクト層２２Ａの表面まで延びるコンタクト穴３４を形成する。
【０１０４】
次に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法によって、分離溝２０、２１及びコンタクト穴３３、３４の中を含む表面全体を覆うように、パッシベーション膜２５を形成する。
次に、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の底面、即ち、ｎ−ＧａＡｓ中間コンタクト層２３の表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極２８を形成する。また、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の近傍の分離溝２０、２１が交差する部分の底面、即ち、ｎ−ＧａＡｓ第１下部コンタクト層２２Ｂの表面上に形成されたｉ−ＧａＡｓ絶縁層２６及びパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極２８を形成する。また、各画素１０の表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極３０を形成する。
【０１０５】
次に、隣接する２つの画素１０の表面上に形成された２つのコンタクト電極３０を電気的に接続する配線２９を形成する。ここでは、１画素分の大きさを有する複数の上部活性層８のうち、２画素分の大きさを有する下部活性層９が延びる方向に直交する方向に隣接する２つの上部活性層８をそれぞれ配線２９によって電気的に接続する。特に、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、上部活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分を配線２９によって電気的に接続し、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分を配線２９によって電気的に接続する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線２９を形成する。
【０１０６】
また、隣接する４つの画素１０Ａ〜１０Ｄの一方の対角線上に位置するコンタクト穴３３の底面に形成されたコンタクト電極２８と、コンタクト穴３３の近傍の分離溝２０、２１が交差する部分の底面に形成されたコンタクト電極２８とを電気的に接続する配線２７を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線２７を形成する。
【０１０７】
次いで、再び、表面全体を覆うようにパッシベーション膜２５を形成する。
次に、隣接する４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置するコンタクト穴３４の底面、即ち、ｎ−ＧａＡｓ第２下部コンタクト層２２Ａの表面上に形成されたパッシベーション膜２５の一部を例えばドライエッチングによって除去した後、例えば蒸着によってコンタクト電極３２を形成する。
【０１０８】
次に、隣接する４つの画素１０Ａ〜１０Ｄの他方の対角線上に位置するコンタクト穴３４の底面に形成されたコンタクト電極３２の上部から表面上のバンプ６を設ける領域まで延びる配線３１を形成する。ここでは、例えば配線金属をスパッタリングし、例えばイオンミリングによって不要部分を除去して、配線３１を形成する。
次いで、再び、表面全体を覆うようにパッシベーション膜２５を形成する。
【０１０９】
次に、各画素１０のバンプ６を設ける領域のパッシベーション膜２５を例えばドライエッチングによって除去した後、バンプ６を設ける領域に露出している配線２９、３１のそれぞれの表面上に、例えば蒸着又はめっきによって、バンプ６を形成する。このようにして、各画素１０の上方にそれぞれ１つずつバンプ６を形成する。
ここでは、２画素分の大きさを有する複数の下部活性層９のそれぞれに接続されるバンプ６が、２画素分の大きさを有する複数の下部活性層９のそれぞれの上方に、下部活性層９が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、配線２９によって接続された隣接する２つの上部活性層８のそれぞれに接続されるバンプ６が、配線２９によって接続された隣接する２つの上部活性層８のそれぞれの上方に、下部活性層９が延びる方向で互いに１画素分ずれて並ぶように、各画素１０の上方にそれぞれ１つずつバンプ６を形成する（図２参照）。
【０１１０】
特に、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいては、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ形成される。つまり、第１画素１０Ａの上部活性層８と第２画素１０Ｂの上部活性層８とに電気的に接続される第１バンプ６Ａ、第２画素１０Ｂの下部活性層９と第４画素１０Ｄの下部活性層９とに電気的に接続される第２バンプ６Ｂ、第１画素１０Ａの下部活性層９と第３画素１０Ｃの下部活性層９とに電気的に接続される第３バンプ６Ｃ、第３画素１０Ｃの上部活性層８と第４画素１０Ｄの上部活性層８とに電気的に接続される第４バンプ６Ｄが形成される。
【０１１１】
このように、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている上部活性層８に電気的に接続される第１バンプ６Ａ、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている下部活性層９に電気的に接続される第２バンプ６Ｂ、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている下部活性層９に電気的に接続される第３バンプ６Ｃ、第３画素１０Ｃと第４画素１０Ｄとで電気的に接続されている上部活性層８に電気的に接続される第４バンプ６Ｄが形成される。
【０１１２】
次に、チップサイズにダイシング（切断）して、複数の画素１０が二次元的に配列された赤外線検知素子アレイ５とした後、これをフリップチップボンディング（ＦＣＢ）によって信号処理回路チップ７に貼り合わせる。このようにして、各画素１０を、バンプ６を介して、信号処理回路チップ７に電気的に接続する。
このようにして、本実施形態にかかる赤外線検知素子アレイ５及びこれを備える赤外線イメージセンサ２が完成する。
【０１１３】
したがって、本実施形態にかかるセンサ素子アレイ及びその製造方法、撮像装置によれば、１画素１バンプを実現しながら、感度を向上させることができるという利点がある。つまり、１画素１バンプを実現することができる。また、１画素１バンプとすることで、１画素３バンプの場合（図１４参照）と同じバンプピッチで、画素サイズを１／４にし、チップサイズを大きくすることなく画素数を４倍に多画素化することが可能となる。また、１画素１バンプにしても、バイアスを切り替えることによって第１活性層８からの信号と第２活性層９からの信号とを交互に読み出す必要がないため、感度を向上させることができる。
【０１１４】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、赤外線検知素子アレイ５を全体で見ると、横方向に２画素分が電気的に接続されている複数の第１活性層８を、縦方向及び横方向にそろえて配置し、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向及び横方向にそろえて配置し、さらに、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている２つの第１活性層８を配置するようにしているが（図２参照）、これに限られるものではなく、ずらして配置しても良い。
【０１１５】
例えば、図１８（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８を、横方向にそろえて配置し、縦方向に１画素分ずらして配置するようにしても良い。ここでは、図１８（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９は、縦方向及び横方向にそろえて配置する。なお、図１８（Ａ）に示したものと図１８（Ｂ）に示したものは、実際には積層された状態になっている。
【０１１６】
この場合も、上述の実施形態の場合と同様に、図１８（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図１８（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１１７】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第４画素１０Ｄの第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第４画素１０Ｄの第１活性層８と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８とに電気的に接続される。
【０１１８】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、横方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１１９】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂと第４画素１０Ｄとで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１２０】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、縦方向に２画素分が電気的に接続されている２つの第２活性層９の直上に、横方向に２画素分が電気的に接続されている１つの第１活性層８及び横方向に２画素分が電気的に接続されている２つの第１活性層９の１画素分が配置されることになる。
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
【０１２１】
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｂ２／（Ｂ２＋Ｇ２）
ＵＲ１＝Ｆ１×Ｇ２／（Ｂ２＋Ｇ２）
ＤＬ１＝Ａ１×Ｂ２／（Ｂ２＋Ｅ２）
ＤＲ１＝Ｃ１×Ｇ２／（Ｄ２＋Ｇ２）
ＵＬ２＝Ｂ２×Ｆ１／（Ａ１＋Ｆ１）
ＵＲ２＝Ｇ２×Ｆ１／（Ｃ１＋Ｆ１）
ＤＬ２＝Ｂ２×Ａ１／（Ａ１＋Ｆ１）
ＤＲ２＝Ｇ２×Ｃ１／（Ｃ１＋Ｆ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１２２】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１２３】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号及び第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１２４】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ａで示すバンプからの出力信号）との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１２５】
また、制御演算部３は、第４バンプ６Ｄを介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂ及び第４画素１０Ｄの第２活性層９から読み出された出力信号と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素に隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｄで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１２６】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ａで示すもの）を介して第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第１画素１０Ａに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｅで示すバンプからの出力信号）との比率に基づいて分配して、第３画素の第１活性層からの出力信号を求めるようになっている。
【０１２７】
また、例えば図１９（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向にそろえて配置し、横方向に１画素分ずらして配置するようにしても良い。ここでは、図１９（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８は、縦方向及び横方向にそろえて配置する。なお、図１９（Ａ）に示したものと図１９（Ｂ）に示したものは、実際には積層された状態になっている。
【０１２８】
この場合も、上述の実施形態の場合と同様に、図１９（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図１９（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１２９】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第３画素１０Ｃの第１活性層８と第４画素１０Ｄの第１活性層８とに電気的に接続される。
【０１３０】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃと第４画素１０Ｄの２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄと第３画素１０Ｃとで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１３１】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、縦方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１３２】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、横方向に２画素分が電気的に接続されている２つの第１活性層８の直下に、縦方向に２画素分が電気的に接続されている１つの第２活性層９及び縦方向に２画素分が電気的に接続されている２つの第２活性層９の１画素分が配置されることになる。
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
【０１３３】
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｊ２／（Ｅ２＋Ｊ２）
ＵＲ１＝Ｆ１×Ｅ２／（Ｅ２＋Ｊ２）
ＤＬ１＝Ｉ１×Ｊ２／（Ｍ２＋Ｊ２）
ＤＲ１＝Ｉ１×Ｍ２／（Ｍ２＋Ｊ２）
ＵＬ２＝Ｊ２×Ｆ１／（Ｆ１＋Ｉ１）
ＵＲ２＝Ｅ２×Ｆ１／（Ａ１＋Ｆ１）
ＤＬ２＝Ｊ２×Ｉ１／（Ｆ１＋Ｉ１）
ＤＲ２＝Ｍ２×Ｉ１／（Ｉ１＋Ｎ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１３４】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１３５】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第１画素１０Ａに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ａで示すバンプからの出力信号）との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号を求めるようになっている。
【０１３６】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１３７】
また、制御演算部３は、第４バンプ６Ｄを介して第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｍで示すバンプからの出力信号）との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号及び第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１３８】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｍで示すもの）を介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第３画素１０Ｃ及び第４画素１０Ｄの第１活性層８から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｎで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１３９】
また、例えば図２０（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８を、横方向にそろえて配置し、縦方向に１画素分ずらして配置し、図２０（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９を、縦方向にそろえて配置し、横方向に１画素分ずらして配置するようにしても良い。なお、図２０（Ａ）に示したものと図２０（Ｂ）に示したものは、実際には積層された状態になっている。
【０１４０】
この場合も、上述の実施形態の場合と同様に、図２０（Ａ）に示すように、横方向に２画素分が電気的に接続されている複数の第１活性層８のそれぞれに電気的に接続されるバンプ６が、横方向に２画素分が電気的に接続されている第１活性層８のそれぞれの上方に、縦方向で互いに１画素分ずれて並び、かつ、図２０（Ｂ）に示すように、縦方向に２画素分が電気的に接続されている複数の第２活性層９のそれぞれに電気的に接続されるバンプ６が、縦方向に２画素分が電気的に接続されている第２活性層９のそれぞれの上方に、横方向で互いに１画素分ずれて並ぶように、複数のバンプ６が各画素１０の上方にそれぞれ１つずつ設けられる。
【０１４１】
また、この場合も、隣接する４つの画素、即ち、縦横２つずつ配列された第１〜第４画素１０Ａ〜１０Ｄにおいて、第１〜第４画素１０Ａ〜１０Ｄの上方に第１〜第４バンプ６Ａ〜６Ｄがそれぞれ１つずつ設けられる。そして、第１バンプ６Ａは、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続される。また、第２バンプ６Ｂは、第２画素１０Ｂの第２活性層９と第２画素に隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９とに電気的に接続される。また、第３バンプ６Ｃは、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続される。また、第４バンプ６Ｄは、第４画素１０Ｄの第１活性層８と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８とに電気的に接続される。
【０１４２】
このように、隣接する４つの第１〜第４画素１０Ａ〜１０Ｄにおいて、第１活性層８は、横方向に第１画素１０Ａと第２画素１０Ｂの２画素分が電気的に接続されており、また、横方向に第３画素１０Ｃとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、また、横方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第２画素１０Ｂとで電気的に接続されている第１活性層８に第１バンプ６Ａが電気的に接続されており、第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第１活性層８に第４バンプ６Ｄが電気的に接続されている。
【０１４３】
また、第２活性層９は、縦方向に第１画素１０Ａと第３画素１０Ｃの２画素分が電気的に接続されており、また、縦方向に第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されており、縦方向に第４画素１０Ｄとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の２画素分が電気的に接続されている。そして、第１画素１０Ａと第３画素１０Ｃとで電気的に接続されている第２活性層９に第３バンプ６Ｃが電気的に接続されており、第２画素１０Ｂとこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素とで電気的に接続されている第２活性層９に第２バンプ６Ｂが電気的に接続されている。
【０１４４】
この場合、隣接する４つの画素１０Ａ〜１０Ｄでは、横方向に２画素分が電気的に接続されている１つの第１活性層８及び横方向に２画素分が電気的に接続されている２つの第１活性層８の１画素分の直下に、縦方向に２画素分が電気的に接続されている１つの第２活性層９及び縦方向に２画素分が電気的に接続されている２つの第２活性層９の１画素分が配置されることになる。
【０１４５】
このように構成する場合、制御演算部３では、以下のようにして、各画素１０の第１活性層８及び第２活性層９からの出力信号ＵＬ１，ＵＲ１，ＤＬ１，ＤＲ１，ＵＬ２，ＵＲ２，ＤＬ２，ＤＲ２のそれぞれの値（計算値）を求めるようにすれば良い。
ここで、各バンプ６を介して出力される出力信号を、バンプ６に付されたアルファベットと、第１活性層８（波長１）からの出力信号であることを示す数字「１」又は第２活性層９（波長２）からの出力信号であることを示す数字「２」との組み合わせで表すことにする。例えば、バンプＡを介して出力される第１活性層８からの出力信号は「Ａ１」である。
ＵＬ１＝Ｆ１×Ｊ２／（Ｊ２＋Ｇ２）
ＵＲ１＝Ｆ１×Ｇ２／（Ｊ２＋Ｇ２）
ＤＬ１＝Ｉ１×Ｊ２／（Ｊ２＋Ｍ２）
ＤＲ１＝Ｋ１×Ｏ２／（Ｏ２＋Ｌ２）
ＵＬ２＝Ｊ２×Ｆ１／（Ｆ１＋Ｉ１）
ＵＲ２＝Ｇ２×Ｆ１／（Ｃ１＋Ｆ１）
ＤＬ２＝Ｊ２×Ｉ１／（Ｆ１＋Ｉ１）
ＤＲ２＝Ｏ２×Ｋ１／（Ｋ１＋Ｎ１）
ここでは、制御演算部３は、上述の赤外線検知素子アレイ５の構成に応じて、以下のような処理を行なうようになっている。
【０１４６】
つまり、制御演算部３は、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求めるようになっている。
【０１４７】
また、制御演算部３は、第２バンプ６Ｂを介して第２画素１０Ｂ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｃで示すバンプからの出力信号）との比率に基づいて分配して、第２画素１０Ｂの第２活性層９からの出力信号を求めるようになっている。
【０１４８】
また、制御演算部３は、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された出力信号と第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｉで示すバンプからの出力信号）との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるようになっている。
【０１４９】
また、制御演算部３は、第４バンプ６Ｄを介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｏで示すバンプからの出力信号）と第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第２画素１０Ｂに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｌで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第１活性層８からの出力信号を求めるようになっている。
【０１５０】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｉで示すもの）を介して第３画素１０Ｃ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された２画素分の出力信号を、第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された出力信号（符号Ｍで示すバンプからの出力信号）との比率に基づいて分配して、第３画素１０Ｃの第１活性層８からの出力信号を求めるようになっている。
【０１５１】
また、制御演算部３は、第１〜第４バンプ６Ａ〜６Ｄ以外のバンプ（符号Ｏで示すもの）を介して第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第２活性層９から読み出された２画素分の出力信号を、第４画素１０Ｄ及びこれに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号と第３画素１０Ｃに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素及び第４画素１０Ｄに隣接する第１〜第４画素１０Ａ〜１０Ｄ以外の画素の第１活性層８から読み出された出力信号（符号Ｎで示すバンプからの出力信号）との比率に基づいて分配して、第４画素１０Ｄの第２活性層９からの出力信号を求めるようになっている。
【０１５２】
要するに、赤外線検知素子アレイ５は、第１波長帯に対する第１活性層８と第２波長帯に対する第２活性層９とを積層した構造を有し、互いに隣接する第１〜第４画素１０Ａ〜１０Ｄと、第１画素１０Ａの第１活性層８と第２画素１０Ｂの第１活性層８とに電気的に接続された第１バンプ６Ａと、第２画素１０Ｂの第２活性層９に電気的に接続された第２バンプ６Ｂと、第１画素１０Ａの第２活性層９と第３画素１０Ｃの第２活性層９とに電気的に接続された第３バンプ６Ｃと、第４画素１０Ｄの第１活性層８に電気的に接続された第４バンプ６Ｄとを備え、第１〜第４バンプ６Ａ〜６Ｄが、第１〜第４画素１０Ａ〜１０Ｄの上方にそれぞれ１つずつ設けられるように構成すれば良い。
【０１５３】
そして、制御演算部３を、第１バンプ６Ａを介して第１画素１０Ａ及び第２画素１０Ｂの第１活性層８から読み出された２画素分の出力信号を、第２画素１０Ｂの第２活性層９から読み出された出力信号と第１画素１０Ａの第２活性層９から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第１活性層８からの出力信号及び第２画素１０Ｂの第１活性層８からの出力信号を求め、かつ、第３バンプ６Ｃを介して第１画素１０Ａ及び第３画素１０Ｃの第２活性層９から読み出された２画素分の出力信号を、第１画素１０Ａの第１活性層８から読み出された出力信号と第３画素１０Ｃの第１活性層８から読み出された出力信号との比率に基づいて分配して、第１画素１０Ａの第２活性層９からの出力信号及び第３画素１０Ｃの第２活性層９からの出力信号を求めるように構成すれば良い。
【０１５４】
また、上述の実施形態では、活性層８、９に量子井戸層を用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、活性層に量子ドット層を用いても良いし、バルク材料や超格子からなる半導体層を用いても良い。
また、上述の実施形態では、赤外線イメージセンサ５を例に挙げて説明しているが、これに限られるものではなく、例えば、可視光の検知に用いるイメージセンサにも本発明を適用することができる。また、撮像装置の構成も上述の実施形態のものに限られるものではない。
【符号の説明】
【０１５５】
１ 赤外線撮像装置
２ 赤外線イメージセンサ
３ 制御演算部
４ モニタ
５ 赤外線検知素子アレイ
６ バンプ
６Ａ 第１バンプ
６Ｂ 第２バンプ
６Ｃ 第３バンプ
６Ｄ 第４バンプ
７ 信号処理回路チップ
８ 第１ＭＱＷ層（第１活性層；上部活性層）
９ 第２ＭＱＷ層（第２活性層；下部活性層）
１０ 画素（赤外線検知素子）
１０Ａ 第１画素
１０Ｂ 第２画素
１０Ｃ 第３画素
１０Ｄ 第４画素
１１ 真空容器
１２ 冷却系（冷凍機）
１３ コールドヘッド
１４ レンズ
１５ 出力配線
２０、２０Ａ、２０Ｂ 分離溝（横方向の分離溝；第２分離溝）
２１ 分離溝（縦方向の分離溝；第１分離溝）
２２ 下部コンタクト層
２２Ａ 下部コンタクト層（第２下部コンタクト層）
２２Ｂ 下部コンタクト層（第１下部コンタクト層）
２３ 中間コンタクト層
２４ 上部コンタクト層
２５ パッシベーション膜（絶縁膜）
２６ 絶縁層
２７ 配線
２８ パッド
２９ 配線
３０ パッド
３１ 配線３１
３２ パッド
３３、３４ コンタクト穴
【特許請求の範囲】
【請求項１】
第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、
前記第１画素の前記第１活性層と前記第２画素の前記第１活性層とに電気的に接続された第１バンプと、
前記第２画素の前記第２活性層に電気的に接続された第２バンプと、
前記第１画素の前記第２活性層と前記第３画素の前記第２活性層とに電気的に接続された第３バンプと、
前記第４画素の前記第１活性層に電気的に接続された第４バンプとを備え、
前記第１〜第４バンプは、前記第１〜第４画素の上方にそれぞれ１つずつ設けられていることを特徴とするセンサ素子アレイ。
【請求項２】
前記第２バンプは、さらに前記第４画素の前記第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第３画素の前記第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項３】
前記第２バンプは、さらに前記第４画素の前記第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第４画素に隣接する前記第１〜第４画素以外の画素の第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項４】
前記第２バンプは、さらに前記第２画素に隣接する前記第１〜第４画素以外の画素の第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第３画素の前記第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項５】
前記第２バンプは、さらに前記第２画素に隣接する前記第１〜第４画素以外の画素の第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第４画素に隣接する前記第１〜第４画素以外の画素の第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項６】
第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、
前記第１画素の前記第１活性層と前記第２画素の前記第１活性層とに電気的に接続された第１バンプと、
前記第２画素の前記第２活性層に電気的に接続された第２バンプと、
前記第１画素の前記第２活性層と前記第３画素の前記第２活性層とに電気的に接続された第３バンプと、
前記第４画素の前記第１活性層に電気的に接続された第４バンプとを備え、
前記第１〜第４バンプが、前記第１〜第４画素の上方にそれぞれ１つずつ設けられているセンサ素子アレイと、
前記センサ素子アレイに少なくとも前記第１〜第４バンプを含む複数のバンプを介して接続された信号処理回路チップと、
前記信号処理回路チップに接続された制御演算部とを備え、
前記制御演算部は、
前記第１バンプを介して前記第１画素及び前記第２画素の前記第１活性層から読み出された２画素分の出力信号を、前記第２画素の前記第２活性層から読み出された出力信号と前記第１画素の前記第２活性層から読み出された出力信号との比率に基づいて分配して、前記第１画素の前記第１活性層からの出力信号及び前記第２画素の前記第１活性層からの出力信号を求め、かつ、前記第３バンプを介して前記第１画素及び前記第３画素の前記第２活性層から読み出された２画素分の出力信号を、前記第１画素の前記第１活性層から読み出された出力信号と前記第３画素の前記第１活性層から読み出された出力信号との比率に基づいて分配して、前記第１画素の前記第２活性層からの出力信号及び前記第３画素の前記第２活性層からの出力信号を求めるように構成されていることを特徴とする、撮像装置。
【請求項７】
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、
前記下部活性層を２画素分の大きさに分断し、前記上部活性層を１画素分の大きさに分断する複数の分離溝と、
前記１画素分の大きさを有する複数の上部活性層のうち、前記２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ電気的に接続する複数の配線と、
前記２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、前記配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに１画素分ずれて並ぶように、前記複数の画素の上方にそれぞれ１つずつ設けられた複数のバンプとを備えることを特徴とするセンサ素子アレイ。
【請求項８】
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、
前記下部活性層を２画素分の大きさに分断し、前記上部活性層を１画素分の大きさに分断する複数の分離溝を形成し、
前記１画素分の大きさを有する複数の上部活性層のうち、前記２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ配線によって電気的に接続し、
前記２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、前記配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに１画素分ずれて並ぶように、各画素の上方にそれぞれ１つずつバンプを形成することを特徴とするセンサ素子アレイの製造方法。
【請求項１】
第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、
前記第１画素の前記第１活性層と前記第２画素の前記第１活性層とに電気的に接続された第１バンプと、
前記第２画素の前記第２活性層に電気的に接続された第２バンプと、
前記第１画素の前記第２活性層と前記第３画素の前記第２活性層とに電気的に接続された第３バンプと、
前記第４画素の前記第１活性層に電気的に接続された第４バンプとを備え、
前記第１〜第４バンプは、前記第１〜第４画素の上方にそれぞれ１つずつ設けられていることを特徴とするセンサ素子アレイ。
【請求項２】
前記第２バンプは、さらに前記第４画素の前記第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第３画素の前記第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項３】
前記第２バンプは、さらに前記第４画素の前記第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第４画素に隣接する前記第１〜第４画素以外の画素の第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項４】
前記第２バンプは、さらに前記第２画素に隣接する前記第１〜第４画素以外の画素の第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第３画素の前記第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項５】
前記第２バンプは、さらに前記第２画素に隣接する前記第１〜第４画素以外の画素の第２活性層に電気的に接続されており、
前記第４バンプは、さらに前記第４画素に隣接する前記第１〜第４画素以外の画素の第１活性層に電気的に接続されていることを特徴とする、請求項１に記載のセンサ素子アレイ。
【請求項６】
第１波長帯に対する第１活性層と第２波長帯に対する第２活性層とを積層した構造を有し、縦横２つずつ配列された第１〜第４画素と、
前記第１画素の前記第１活性層と前記第２画素の前記第１活性層とに電気的に接続された第１バンプと、
前記第２画素の前記第２活性層に電気的に接続された第２バンプと、
前記第１画素の前記第２活性層と前記第３画素の前記第２活性層とに電気的に接続された第３バンプと、
前記第４画素の前記第１活性層に電気的に接続された第４バンプとを備え、
前記第１〜第４バンプが、前記第１〜第４画素の上方にそれぞれ１つずつ設けられているセンサ素子アレイと、
前記センサ素子アレイに少なくとも前記第１〜第４バンプを含む複数のバンプを介して接続された信号処理回路チップと、
前記信号処理回路チップに接続された制御演算部とを備え、
前記制御演算部は、
前記第１バンプを介して前記第１画素及び前記第２画素の前記第１活性層から読み出された２画素分の出力信号を、前記第２画素の前記第２活性層から読み出された出力信号と前記第１画素の前記第２活性層から読み出された出力信号との比率に基づいて分配して、前記第１画素の前記第１活性層からの出力信号及び前記第２画素の前記第１活性層からの出力信号を求め、かつ、前記第３バンプを介して前記第１画素及び前記第３画素の前記第２活性層から読み出された２画素分の出力信号を、前記第１画素の前記第１活性層から読み出された出力信号と前記第３画素の前記第１活性層から読み出された出力信号との比率に基づいて分配して、前記第１画素の前記第２活性層からの出力信号及び前記第３画素の前記第２活性層からの出力信号を求めるように構成されていることを特徴とする、撮像装置。
【請求項７】
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層した構造を有する複数の画素と、
前記下部活性層を２画素分の大きさに分断し、前記上部活性層を１画素分の大きさに分断する複数の分離溝と、
前記１画素分の大きさを有する複数の上部活性層のうち、前記２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ電気的に接続する複数の配線と、
前記２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、前記配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに１画素分ずれて並ぶように、前記複数の画素の上方にそれぞれ１つずつ設けられた複数のバンプとを備えることを特徴とするセンサ素子アレイ。
【請求項８】
一の波長帯に対する下部活性層の上方に他の波長帯に対する上部活性層を積層させ、
前記下部活性層を２画素分の大きさに分断し、前記上部活性層を１画素分の大きさに分断する複数の分離溝を形成し、
前記１画素分の大きさを有する複数の上部活性層のうち、前記２画素分の大きさを有する下部活性層が延びる方向に直交する方向に隣接する２つの上部活性層をそれぞれ配線によって電気的に接続し、
前記２画素分の大きさを有する複数の下部活性層のそれぞれに接続されるバンプが、前記２画素分の大きさを有する複数の下部活性層のそれぞれの上方に、前記下部活性層が延びる方向に直交する方向で互いに１画素分ずれて並び、かつ、前記配線によって接続された隣接する２つの上部活性層のそれぞれに接続されるバンプが、前記配線によって接続された隣接する２つの上部活性層のそれぞれの上方に、前記下部活性層が延びる方向で互いに１画素分ずれて並ぶように、各画素の上方にそれぞれ１つずつバンプを形成することを特徴とするセンサ素子アレイの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１８】
【図１９】
【図２０】
【図２２】
【図２３】
【図１６】
【図１７】
【図２１】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１８】
【図１９】
【図２０】
【図２２】
【図２３】
【図１６】
【図１７】
【図２１】
【図２４】
【図２５】
【公開番号】特開２０１３−２１０３２（Ｐ２０１３−２１０３２Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５１１９９（Ｐ２０１１−１５１１９９）
【出願日】平成２３年７月７日（２０１１．７．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月７日（２０１１．７．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]