タッチ位置検出装置
【課題】低コストで構成が簡単なタッチ位置検出装置を実現する。
【解決手段】タッチ位置検出装置１は、列ラインＬＳ１〜ＬＳｎと、行ラインＬＣ１〜ＬＣｍとを有するタッチパネル２と、スリーステートバッファＢＳ１〜ＢＳｎと、スリーステートバッファＢＣ１〜ＢＣｍと、各行ラインＬＣ１〜ＬＣｍの一端から入力される電圧を閾値電圧ＶＣと比較するコンパレータＣＰＣ１〜ＣＰＣｍと、各列ラインＬＳ１〜ＬＳｎの一端から入力される電圧を閾値電圧ＶＳと比較するコンパレータＣＰＳ１〜ＣＰＳｎと、列ライン抵抗ＲＳ１〜ＲＳｎと、行ライン抵抗ＲＣ１〜ＲＣｍとを備える。これにより、コンパレータＣＰＣ１〜ＣＰＣｍに入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎに入力される電圧が、接触位置によらずそれぞれ一定になっているので、閾値電圧ＶＣおよび閾値電圧ＶＳを変化させる必要がない。
【解決手段】タッチ位置検出装置１は、列ラインＬＳ１〜ＬＳｎと、行ラインＬＣ１〜ＬＣｍとを有するタッチパネル２と、スリーステートバッファＢＳ１〜ＢＳｎと、スリーステートバッファＢＣ１〜ＢＣｍと、各行ラインＬＣ１〜ＬＣｍの一端から入力される電圧を閾値電圧ＶＣと比較するコンパレータＣＰＣ１〜ＣＰＣｍと、各列ラインＬＳ１〜ＬＳｎの一端から入力される電圧を閾値電圧ＶＳと比較するコンパレータＣＰＳ１〜ＣＰＳｎと、列ライン抵抗ＲＳ１〜ＲＳｎと、行ライン抵抗ＲＣ１〜ＲＣｍとを備える。これにより、コンパレータＣＰＣ１〜ＣＰＣｍに入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎに入力される電圧が、接触位置によらずそれぞれ一定になっているので、閾値電圧ＶＣおよび閾値電圧ＶＳを変化させる必要がない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチパネルを備えるタッチ位置検出装置に関する。
【背景技術】
【０００２】
タッチパネルを備えるタッチ位置検出装置には、アナログ型とマトリクス型との２つがあり、いずれも通常の入力操作のために実用されている。アナログ型のタッチパネルは、マトリクス型のタッチパネルに比べて耐久性に優れ安価であり、タッチペンによる細かいタッチ入力にも対応しやすいという長所を有している。
【０００３】
アナログ型のタッチパネルを用いたタッチ位置検出装置１０１の概略構成を図１１に示す。図１１（ａ）および（ｂ）は、タッチ位置検出装置１０１の概略構成を示す斜視図である。タッチ位置検出装置１０１は、互いに離間する抵抗膜１０２と抵抗膜１０３とを備えている。抵抗膜１０２の対抗する２辺には、対向電極１０４ａ・１０４ｂが形成されており、抵抗膜１０３の対抗する２辺には、対向電極１０５ａ・１０５ｂが形成されている。図１１（ａ）に示すように、対向電極１０４ａと対向電極１０４ｂとの間には、基準電圧が印加される。また、図１１（ｂ）に示すように、対向電極１０５ａと対向電極１０５ｂとの間にも、基準電圧が印加される。
【０００４】
図１１（ｃ）に示すように、タッチ位置において抵抗膜１０２と抵抗膜１０３とが短絡する。このとき、抵抗膜１０２に印加された基準電圧を抵抗膜１０３で分圧し、分圧された電圧をＡ／Ｄ変換して検出することにより、検出電圧値の大小からＸ方向およびＹ方向の座標位置を特定する。
【０００５】
一方、マトリクス型のタッチパネルは、タッチパネルに多数のマトリクススイッチを配置して、各マトリクススイッチがタッチ入力を検知する構成である。このため、タッチパネル上の離れた複数の位置をタッチ入力した場合でも、対応するマトリクススイッチがタッチ入力を検知するので、タッチ入力された各位置を判別することできる。
【０００６】
また、特許文献１は、アナログ型のタッチパネルとマトリクス型のタッチパネルとの両方の長所を採り入れたタッチ位置検出装置を開示している。
【０００７】
図１２は、特許文献１に記載のタッチ位置検出装置２０１の構成を示す平面図である。タッチ位置検出装置２０１は、複数の短冊状抵抗膜２０２…と、複数の短冊状抵抗膜２０３…とを備えており、短冊状抵抗膜２０２…と短冊状抵抗膜２０３…とは、互いに直交している。各短冊状抵抗膜２０２…および短冊状抵抗膜２０３…の両端には、基準電圧が印加されている。短冊状抵抗膜２０２…と短冊状抵抗膜２０３…とが重なる複数の領域２０４が同時にタッチされた場合でも、タッチされた各領域２０４の位置関係が以下のようになる場合を除き、タッチされた各位置を検出することができる。すなわち、各領域が３点以上タッチされた場合であって、そのうちの１点で直交する短冊状抵抗膜の両方において、当該１点以外の領域２０４がタッチされている場合を除き、タッチされた各位置を検出することができる。
【０００８】
しかしながら、図１１に示すタッチ位置検出装置１０１および図１２に示すタッチ位置検出装置２０１は、タッチパネルの４方向から電圧を印加する必要があるため、構成が複雑になるという問題がある。そこで、タッチパネルの２方向から電圧を印加することにより、タッチ位置を検出可能な構成が提案されている（例えば、特許文献２）。
【０００９】
図１３は、特許文献２に記載のタッチ位置検出装置３０１の構成を示す図である。タッチ位置検出装置３０１は、タッチパネル３０２と、列ラインドライバ３０３と、行ラインドライバ３０４とを備えている。タッチパネル３０２は、行方向に配列されるｎ本（ｎは２以上の整数）の列ラインＬＳ１〜ＬＳｎと、列方向に配列されるｍ本（ｍは２以上の整数）の行ラインＬＣ１〜ＬＣｍとを有している。列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとは、互いに離間して直交している。また、各列ラインＬＳ１〜ＬＳｎは、一端が列ラインドライバ３０３に接続されており、他端が絶縁体によって保持されている。同様に、各行ラインＬＣ１〜ＬＣｍは、一端が行ラインドライバ３０４に接続されており、他端が絶縁体によって保持されている。
【００１０】
列ラインドライバ３０３は、ｎ個のスリーステートバッファＢＳ１〜ＢＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は電源Ｖｃｃに接続されている。また、各スリーステートバッファＢＳ１〜ＢＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００１１】
各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、それぞれ閾値電圧ＶＳ１〜ＶＳｎが入力されている。また、各列ラインＬＳ１〜ＬＳｎの一端は、抵抗Ｒｂ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＳ１〜ＣＰＳｎは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００１２】
行ラインドライバ３０４は、ｍ個のスリーステートバッファＢＣ１〜ＢＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は接地されている。また、各スリーステートバッファＢＣ１〜ＢＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００１３】
各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、それぞれ閾値電圧ＶＣ１〜ＶＣｍが入力されている。また、各行ラインＬＣ１〜ＬＣｍの一端は、抵抗Ｒｄ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００１４】
列ラインドライバ３０３の各スリーステートバッファＢＳ１〜ＢＳｎは、図示しない制御部からの制御信号がＨレベルになると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端に電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。ここで、スリーステートバッファＢＳ１〜ＢＳｎへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１３において左からｉ番目の列ラインＬＳｉに接続されるスリーステートバッファＢＳｉへの制御信号がＨレベルであるとき、他の列ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、列ラインＬＳｉが駆動されているとき、他の列ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各列ラインＬＳ１〜ＬＳｎは、各スリーステートバッファＢＳ１〜ＢＳｎによって順次駆動される。
【００１５】
行ラインドライバ３０４の各スリーステートバッファＢＣ１〜ＢＣｍは、図示しない制御部からの制御信号がＨレベルになると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端に電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。ここで、スリーステートバッファＢＣ１〜ＢＣｍへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１３において上からｉ番目の行ラインＬＣｉに接続されるスリーステートバッファＢＣｉへの制御信号がＨレベルであるとき、他の行ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、行ラインＬＣｉが駆動されているとき、他の行ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各行ラインＬＣ１〜ＬＣｍは、各スリーステートバッファＢＣ１〜ＢＣｍによって順次駆動される。
【００１６】
図１４は、点Ｐ３０１がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。点Ｐ３０１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、各列ラインＬＳ１〜ＬＳｎが順次駆動され、スリーステートバッファＢＳｉへの制御信号がＨレベルになると、矢印のように電流が流れ、行ラインＬＣｉの一端からコンパレータＣＰＣｉの＋入力端子に電圧が出力される。また、点Ｐ３０１がタッチされた状態で、各行ラインＬＣ１〜ＬＣｍが駆動され、スリーステートバッファＢＣｉへの制御信号がＨレベルになると、矢印のように電流が流れ、列ラインＬＳｉの一端からコンパレータＣＰＳｉの−入力端子に電圧が出力される。このように、列ラインＬＳｉと行ラインＬＣｉとが接触している場合、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、行ラインＬＣｉの一端から電圧が出力され、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。
【００１７】
ここで、タッチ位置検出装置３０１では、単に電圧の出力有無のみに基づいてタッチ位置を特定すると、複数点がタッチ操作され、いわゆる「回り込み」が発生している場合に、タッチ位置を正確に特定できないという問題がある。「回り込み」について、図１５を参照して説明する。
【００１８】
図１５は、点Ｐ３０２〜Ｐ３０４がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。この場合も、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、矢印に示すように電流が流れ、行ラインＬＣｉの一端から電圧が出力される。同様に、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。すなわち、図１４に示す点Ｐ３０１がタッチされていないにもかかわらず、点Ｐ３０１がタッチされている場合に電圧を出力する列ライン・行ラインと同一の列ライン・行ラインから電圧が出力される。このように、「回り込み」が発生すると、単に電圧の出力有無のみだけでは、タッチ位置を正確に特定できない。
【００１９】
このため、タッチ位置検出装置３０１では、各行ラインＬＣ１〜ＬＣｍからの出力電圧を、それぞれコンパレータＣＰＣ１〜ＣＰＣｍが閾値電圧ＶＣ１〜ＶＣｍと比較して、コンパレータＣＰＣ１〜ＣＰＣｍの出力信号により、「回り込み」の発生の有無を検知している。図１４および図１５から、「回り込み」が発生している場合の電流経路は、「回り込み」が発生していない場合の電流経路よりも長いため、「回り込み」が発生している場合の電流経路のほうが、「回り込み」が発生していない場合の電流経路よりも抵抗値が高くなる。そのため、「回り込み」が発生している場合の行ラインＬＣｉからの出力電圧は、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧よりも低くなる。
【００２０】
そこで、タッチ位置検出装置３０１では、コンパレータＣＰＣｉの−入力端子に入力される閾値電圧ＶＣｉを、点Ｐ３０１がタッチされて列ラインＬＳｉが駆動される場合に行ラインＬＣｉから出力される電圧よりも、若干低く設定している。具体的には、閾値電圧ＶＣｉは、「回り込み」が発生していない場合の電流経路を介して行ラインＬＣｉから出力される電圧よりも低く、かつ、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ラインＬＣｉから出力される電圧よりも高く設定されている。さらに、タッチパネルの内部抵抗や行ライン・列ラインの抵抗値にはばらつきがあるため、閾値電圧ＶＣｉは、「回り込み」が発生していない場合の電流経路を介して行ラインＬＣｉから出力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ラインＬＣｉから出力される電圧との中間値付近に設定される。これにより、「回り込み」が発生した場合、行ラインＬＣｉからの出力電圧は閾値電圧ＶＣｉよりも低くなるため、コンパレータＣＰＣｉの出力信号はＬレベルとなり、「回り込み」が発生していない場合のみ、コンパレータＣＰＣｉの出力信号はＨレベルとなる。
【００２１】
同様に、タッチ位置検出装置３０１では、各列ラインＬＳ１〜ＬＳｎからの出力電圧を、それぞれコンパレータＣＰＳ１〜ＣＰＳｎが閾値電圧ＶＳ１〜ＶＳｎと比較して、コンパレータＣＰＳ１〜ＣＰＳｎの出力信号により、「回り込み」の発生の有無を検知している。「回り込み」が発生している場合の電流経路は、「回り込み」が発生していない場合の電流経路よりも長いため、「回り込み」が発生している場合の列ラインＬＳｉからの出力電圧は、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧よりも高くなる。そこで、コンパレータＣＰＳｉの−入力端子に入力される閾値電圧ＶＳｉは、点Ｐ３０１がタッチされて行ラインＬＣｉが駆動される場合に列ラインＬＳｉから出力される電圧よりも、若干高く設定されている。具体的には、閾値電圧ＶＳｉは、「回り込み」が発生していない場合の電流経路を介して列ラインＬＳｉから出力される電圧よりも高く、かつ、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ラインＬＳｉから出力される電圧よりも低く設定されている。さらに、タッチパネルの内部抵抗や行ライン・列ラインの抵抗値にはばらつきがあるため、閾値電圧ＶＳｉは、「回り込み」が発生していない場合の電流経路を介して列ラインＬＳｉから出力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ラインＬＳｉから出力される電圧との中間値付近に設定される。これにより、「回り込み」が発生した場合、列ラインＬＳｉからの出力電圧は、閾値電圧ＶＳｉよりも低くなるため、コンパレータＣＰＳｉの出力信号はＬレベルとなり、「回り込み」が発生していない場合のみ、コンパレータＣＰＣｉの出力信号はＨレベルとなる。
【００２２】
タッチ位置検出装置３０１は、コンパレータＣＰＣ１〜ＣＰＣｍおよびコンパレータＣＰＳ１〜ＣＰＳｎからの出力信号に基づいて、互いに接触している列ラインと行ラインとを検出することにより、タッチ位置を特定している。ここで、コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍは、「回り込み」が発生していない場合の行ラインＬＣ１〜ＬＣｍからの出力電圧よりも若干低く設定され、コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力される閾値電圧ＶＳ１〜ＶＳｎは、「回り込み」が発生していない場合の列ラインＬＳ１〜ＬＳｎからの出力電圧よりも若干高く設定されている。これにより、「回り込み」によって、タッチされていない位置をタッチ位置として誤って特定されることを防止している。
【００２３】
特許文献２に記載のタッチ位置検出装置の変形例について、図１６〜図１８を参照して説明する。
【００２４】
図１６は、特許文献２に記載のタッチ位置検出装置４０１の構成を示す図である。タッチ位置検出装置４０１は、タッチパネル４０２と、列ラインドライバ４０３と、行ラインドライバ４０４とを備えている。タッチパネル４０２の構成は、図１３に示すタッチパネル３０２と同様である。
【００２５】
列ラインドライバ４０３は、図１３に示す列ラインドライバ３０３において、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎをｎ個のＡＤコンバータＡＳ１〜ＡＳｎに置き換えた構成である。各ＡＤコンバータＡＳ１〜ＡＳｎの入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。各ＡＤコンバータＡＳ１〜ＡＳｎは、各列ラインＬＳ１〜ＬＳｎからの出力電圧をデジタル信号に変換して図示しないＣＰＵに出力する。
【００２６】
行ラインドライバ４０４は、図１３に示す行ラインドライバ３０４において、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍをｍ個のＡＤコンバータＡＣ１〜ＡＣｍに置き換えた構成である。各ＡＤコンバータＡＣ１〜ＡＣｍの入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。各ＡＤコンバータＡＣ１〜ＡＣｍは、各行ラインＬＣ１〜ＬＣｍからの出力電圧をデジタル信号に変換して図示しないＣＰＵに出力する。
【００２７】
列ラインドライバ４０３の各スリーステートバッファＢＳ１〜ＢＳｎは、図１３に示す列ラインドライバ３０３の各スリーステートバッファＢＳ１〜ＢＳｎと同様に、図示しない制御部からの制御信号によって各列ラインＬＳ１〜ＬＳｎを順次駆動する。また、行ラインドライバ４０４の各スリーステートバッファＢＣ１〜ＢＣｍは、図１３に示す行ラインドライバ３０４の各スリーステートバッファＢＣ１〜ＢＣｍと同様に、図示しない制御部からの制御信号によって各行ラインＬＣ１〜ＬＣｍを順次駆動する。
【００２８】
図１７は、点Ｐ４０１がタッチされた状態におけるタッチ位置検出装置４０１を示す図である。点Ｐ４０１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、列ラインＬＳｉが駆動されると、矢印のように電流が流れ、行ラインＬＣｉの一端からＡＤコンバータＡＣｉに電圧が出力される。また、点Ｐ４０１がタッチされた状態で、行ラインＬＣｉが駆動されると、矢印のように電流が流れ、列ラインＬＳｉの一端からＡＤコンバータＡＳｉに電圧が出力される。
【００２９】
タッチ位置検出装置４０１においても、「回り込み」の問題を回避するため、ＡＤコンバータＡＣｉおよびＡＤコンバータＡＳｉから出力されるデジタル値を、所定のデジタル値と比較することによりタッチ位置を特定している。例えば、図１８に示すように、点Ｐ４０２〜Ｐ４０４がタッチされていることにより「回り込み」が発生している場合、行ラインＬＣｉからの出力電圧は、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧よりも低くなり、列ラインＬＳｉからの出力電圧は、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧よりも高くなる。
【００３０】
そこで、タッチ位置検出装置４０１では、図示しないＣＰＵが、ＡＤコンバータＡＣｉからのデジタル値を、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧に相当するデジタル値よりも若干低いデジタル値と比較し、ＡＤコンバータＡＳｉからのデジタル値を、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧に相当するデジタル値よりも若干高いデジタル値と比較する。これらの比較に基づいてタッチ位置を特定することにより、「回り込み」が発生した場合に、タッチされていない位置をタッチ位置として誤って特定することを防止することができる。
【先行技術文献】
【特許文献】
【００３１】
【特許文献１】特開平９−４５１８４号公報（１９９７年２月１４日公開）
【特許文献２】欧州特許出願公開第１９５０６４９号明細書（２００８年７月３０日公開）
【発明の概要】
【発明が解決しようとする課題】
【００３２】
しかしながら、図１３に示すタッチ位置検出装置３０１および図１６に示すタッチ位置検出装置４０１は、以下のような問題を有している。
【００３３】
図１９は、点Ｐ３０１および点Ｐ３０５がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。点Ｐ３０５がタッチされている場合、列ラインＬＳ１を駆動させると、破線矢印に示すように電流が流れる。ここで、破線矢印に示す電流経路は、実線矢印に示す電流経路よりも短いため、行ラインＬＣ１からの出力電圧は、行ラインＬＣｉからの出力電圧よりも高くなる。このため、コンパレータＣＰＣ１の−入力端子に入力される閾値電圧ＶＣ１は、コンパレータＣＰＣｉの−入力端子に入力される閾値電圧ＶＣｉよりも高く設定する必要がある。このように、各行ラインＬＣ１〜ＬＣｍからの出力電圧は、電流経路によって異なるため、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍが互いに異なるように設定しなければならない。
【００３４】
また、図２０に示すように、同じ行ラインＬＣｉ上にある点Ｐ３０１と点Ｐ３０６とが異なるタイミングでタッチされる場合、点Ｐ３０６を経由してコンパレータＣＰＣｉに流れる電流経路と、点Ｐ３０１を経由してコンパレータＣＰＣｉに流れる電流経路とは、互いに長さが異なる。したがって、同じ行ラインＬＣｉであっても、駆動する列ラインによって出力電圧が異なる。このため、駆動する列ラインが変わるたびに、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍを変化させなければならない。このように、行ラインからの出力電圧は、行ラインごと、並びに、駆動する列ラインごとに異なる。同様に、列ラインからの出力電圧も、列ラインごと、並びに、駆動する行ラインごとに異なる。したがって、閾値電圧ＶＣ１〜ＶＣｍを発生させるための構成が非常に複雑になる。
【００３５】
また、図１６に示すタッチ位置検出装置４０１は、ＡＤコンバータによって列ラインおよび行ラインからの出力電圧をデジタル値に変換して、ＣＰＵによって演算処理する構成である。しかしながら、一般にＡＤコンバータは、複雑で高価な回路である。また、タッチ位置検出装置４０１においても、図１３に示すタッチ位置検出装置３０１と同様、行ラインからの出力電圧が、行ラインごと、並びに、駆動する列ラインごとに異なり、列ラインからの出力電圧が、列ラインごと、並びに、駆動する行ラインごとに異なる。このため、ＡＤコンバータの各々から出力されるデジタル値のＣＰＵにおける演算処理が複雑になる。特に、列ラインおよび行ラインの本数を増やして高精細化を図った場合、複数のチップによってＣＰＵを構成する必要があるため、コストが増加してしまう。
【００３６】
以上のように、従来のタッチ位置検出装置３０１・４０１は、「回り込み」を回避しつつ正確なタッチ位置を検出するために、構成が複雑になるという問題を有している。
【００３７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、低コストで構成が簡単なタッチ位置検出装置を実現することにある。
【課題を解決するための手段】
【００３８】
上記の課題を解決するために、本発明に係るタッチ位置検出装置は、行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備えることを特徴としている。
【００３９】
上記の構成によれば、タッチパネルへの押圧によって列ラインと行ラインとが接触しているときに、列ライン駆動部が各列ラインを順次駆動すると、行ラインと接触している列ラインから接触位置を経由して、列ラインと接触している行ラインを介して行ライン検出部に電圧が入力される。また、タッチパネルへの押圧によって列ラインと行ラインとが接触しているときに、行ライン駆動部が各行ラインを順次駆動すると、列ラインと接触している行ラインから接触位置を経由して、行ラインと接触している列ラインを介して列ライン検出部に電圧が入力される。そのため、第１の閾値電圧を、「回り込み」が発生していない場合に行ライン検出部に入力される電圧よりも若干異なるように設定することで、より具体的には、第１の閾値電圧を、「回り込み」が発生していない場合に行ライン検出部に入力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ライン検出部に入力される電圧との間に設定することで、行ライン検出部は、「回り込み」が発生していない場合のみ、列ラインと接触している行ラインを検出する。また、第２の閾値電圧を、「回り込み」が発生していない場合に列ライン検出部に入力される電圧よりも若干異なるように設定することで、より具体的には、第１の閾値電圧を、「回り込み」が発生していない場合に列ライン検出部に入力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ライン検出部に入力される電圧との間に設定することで、列ライン検出部は、「回り込み」が発生していない場合のみ、行ラインと接触している列ラインを検出する。これにより、「回り込み」が発生している場合に、誤ったタッチ位置の検出を回避することができる。
【００４０】
さらに、入力電圧定常手段によって、列ラインのいずれか１本と行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定になっている。すなわち、「回り込み」が発生していない場合に行ラインから行ライン検出部に入力される電圧が、接触位置に関わらず一定であり、列ラインから列ライン検出部に入力される電圧が、接触位置に関わらず一定である。
【００４１】
そのため、従来のタッチ位置検出装置のように、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。よって、第１の閾値電圧および第２の閾値電圧を発生する電圧源の構成を簡略化することができる。したがって、低コストで構成が簡単なタッチ位置検出装置を実現できるという効果を奏する。
【００４２】
本発明に係るタッチ位置検出装置では、上記入力電圧定常手段は、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和、および、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする抵抗値定常手段であり、上記抵抗値定常手段は、上記列ラインと同数の列ライン抵抗と、上記行ラインと同数の行ライン抵抗とを備え、各列ライン抵抗の一端は、上記列ライン駆動部と上記列ライン検出部とに接続され、各列ライン抵抗の他端は、各列ラインの上記一端に接続され、各行ライン抵抗の一端は、上記行ライン駆動部と上記行ライン検出部とに接続され、各行ライン抵抗の他端は、各行ラインの上記一端に接続され、上記列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧は、互いに等しく、上記行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧は、互いに等しく、各列ライン抵抗は、接続される列ラインの上記行ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さく、各行ライン抵抗は、接続される行ラインの上記列ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さいことが好ましい。
【００４３】
列ラインと行ラインとが接触している場合に、行ラインと接触する列ラインの一端から接触位置を経由して列ラインと接触する行ラインの一端までの抵抗値は、接触位置によって異なる。そこで、上記の構成では、列ライン抵抗が各列ラインの一端に接続され、行ライン抵抗が各行ラインの一端に接続され、各列ライン抵抗は、接続される列ラインの行ラインの一端側からの配列の順番が大きいほど、抵抗値が小さく、各行ライン抵抗は、接続される行ラインの列ラインの一端側からの配列の順番が大きいほど、抵抗値が小さくなっている。これにより、列ラインのいずれか１本と行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和が、接触位置によらず一定であり、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和が、接触位置によらず一定である。また、列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧が、互いに等しく、行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧が、互いに等しい。したがって、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧が、接触位置にかかわらず一定となり、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、接触位置にかかわらず一定となる。そのため、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。
【００４４】
本発明に係るタッチ位置検出装置では、上記入力電圧定常手段は、上記行ラインの上記一端側からの配列の順番が大きい列ラインほど、上記列ライン駆動部が印加する電圧を高く設定する列ライン印加電圧設定手段と、上記列ラインの上記一端側からの配列の順番が大きい行ラインほど、上記行ライン駆動部が印加する電圧を高く設定する行ライン印加電圧設定手段と、で構成されることが好ましい。
【００４５】
列ラインと行ラインとが接触している場合に、接触位置が行ラインの一端側から離れるほど、また、列ラインの一端側から離れるほど、列ラインの一端から接触位置を経由して行ラインの一端までの抵抗値が高くなる。そこで、上記の構成では、行ラインの一端側からの配列の順番が大きい列ライン、すなわち、行ラインの一端側から離れている列ラインほど、列ライン駆動部が印加する電圧が高く、列ラインの一端側からの配列の順番が大きい行ライン、すなわち、列ラインの一端側から離れている行ラインほど、行ライン駆動部が印加する電圧が高くなっている。したがって、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧が、接触位置にかかわらず一定となり、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、接触位置にかかわらず一定となる。そのため、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。
【００４６】
本発明に係るタッチ位置検出装置では、上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、上記行ライン駆動部および上記行ライン検出部を、各行ライン抵抗の一端と択一的に順次接続する第１のセレクタと、上記列ライン駆動部および上記列ライン検出部を、各列ライン抵抗の一端と択一的に順次接続する第２のセレクタとを備えることが好ましい。
【００４７】
本発明に係るタッチ位置検出装置では、上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、上記行ライン駆動部および上記行ライン検出部を、各行ラインの一端と択一的に順次接続する第１のセレクタと、上記列ライン駆動部および上記列ライン検出部を、各列ラインの一端と択一的に順次接続する第２のセレクタとを備えることが好ましい。
【００４８】
上記の構成によれば、第１のセレクタによって、行ライン駆動部および行ライン検出部を、それぞれ行ライン毎に設けることなく共通化することができる。また、第２のセレクタによって、列ライン駆動部および列ライン検出部を、それぞれ列ライン毎に設けることなく共通化することができる。したがって、タッチ位置検出装置の構成をさらに簡単にすることができる。
【発明の効果】
【００４９】
以上のように、本発明に係るタッチ位置検出装置は、行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備える構成であるので、低コストで構成が簡単なタッチ位置検出装置を実現できるという効果を奏する。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係るタッチ位置検出装置の構成を示す図である。
【図２】上記タッチ位置検出装置において、３箇所がタッチされた状態を示す図である。
【図３】上記タッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図４】上記タッチ位置検出装置の行ラインドライバの各コンパレータの−入力端子に共通の閾値電圧を入力するための構成の一例を示す回路図である。
【図５】本発明の実施形態の変形例に係るタッチ位置検出装置の構成を示す図である。
【図６】図５に示すタッチ位置検出装置において、３箇所がタッチされた状態を示す図である。
【図７】本実施形態の変形例に係る行ラインドライバの構成を示す図である。
【図８】本実施形態の変形例に係る列ラインドライバの構成を示す図である。
【図９】本実施形態の他の変形例に係る行ラインドライバの構成を示す図である。
【図１０】本実施形態の他の変形例に係る列ラインドライバの構成を示す図である。
【図１１】（ａ）および（ｂ）は、アナログ型のタッチパネルを用いたタッチ位置検出装置の概略構成を示す斜視図であり、（ｃ）は、当該タッチ位置検出装置の概略構成を示す回路図である。
【図１２】特許文献１に記載のタッチ位置検出装置の構成を示す平面図である。
【図１３】特許文献２に記載のタッチ位置検出装置の構成を示す図である。
【図１４】図１３に示すタッチ位置検出装置において、１箇所がタッチされた状態を示す図である。
【図１５】図１３に示すタッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図１６】特許文献２に記載の他のタッチ位置検出装置の構成を示す図である。
【図１７】図１６に示すタッチ位置検出装置において、１箇所がタッチされた状態を示す図である。
【図１８】図１６に示すタッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図１９】図１３に示すタッチ位置検出装置において、２箇所がタッチされた状態を示す図である。
【図２０】図１３に示すタッチ位置検出装置において、同じ行ライン上の２箇所がタッチされた状態を示す図である。
【発明を実施するための形態】
【００５１】
本発明の一実施形態について図１〜図１０を参照して説明する。
【００５２】
図１は、本実施形態に係るタッチ位置検出装置１の構成を示す図である。タッチ位置検出装置１は、タッチパネル２と、列ラインドライバ３と、行ラインドライバ４と、ｎ個の列ライン抵抗ＲＳ１〜ＲＳｎと、ｍ個の行ライン抵抗ＲＣ１〜ＲＣｍとを備えている。タッチパネル２は、図１３に示すタッチパネル３０２と同一の構成であり、行方向に配列されるｎ本の列ラインＬＳ１〜ＬＳｎと、列ラインＬＳ１〜ＬＳｎと離間して列方向に配列されるｍ本の行ラインＬＣ１〜ＬＣｍとを有している。図１では、列ラインが１４本、行ラインが１６本示されているが、列ラインおよび行ラインの本数は、タッチパネル２のサイズや位置検出精度によって、適宜設定される。なお、図１において、図１３に示される部材と同一の部材については、便宜上、同一の符号を付している。
【００５３】
列ライン抵抗ＲＳ１〜ＲＳｎは、タッチパネル２と列ラインドライバ３との間に設けられている。また、行ライン抵抗ＲＣ１〜ＲＣｍは、タッチパネル２と行ラインドライバ４との間に設けられている。各列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値については、後述する。
【００５４】
列ラインドライバ３は、ｎ個のスリーステートバッファＢＳ１〜ＢＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は電源Ｖｃｃに接続されている。また、各スリーステートバッファＢＳ１〜ＢＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。各列ライン抵抗ＲＳ１〜ＲＳｎの他端は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００５５】
列ラインドライバ３の各スリーステートバッファＢＳ１〜ＢＳｎは、特許請求の範囲に記載の列ライン駆動部に相当する部材であり、図示しない制御部からの制御信号がＨレベルになると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端に電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。ここで、スリーステートバッファＢＳ１〜ＢＳｎへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１において左からｉ番目の列ラインＬＳｉに接続されるスリーステートバッファＢＳｉへの制御信号がＨレベルであるとき、他の列ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、列ラインＬＳｉが駆動されているとき、他の列ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各列ラインＬＳ１〜ＬＳｎは、各スリーステートバッファＢＳ１〜ＢＳｎによって順次駆動される。
【００５６】
列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎは、特許請求の範囲に記載の列ライン検出部に相当する部材である。各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、閾値電圧ＶＳ（第２の閾値電圧）が入力されている。また、各列ライン抵抗ＲＳ１〜ＲＳｎの一端は、抵抗Ｒｂ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＳ１〜ＣＰＳｎは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００５７】
行ラインドライバ４は、ｍ個のスリーステートバッファＢＣ１〜ＢＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は接地されている。また、各スリーステートバッファＢＣ１〜ＢＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。各行ライン抵抗ＲＣ１〜ＲＣｍの他端は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００５８】
行ラインドライバ４の各スリーステートバッファＢＣ１〜ＢＣｍは、特許請求の範囲に記載の行ライン駆動部に相当する部材であり、図示しない制御部からの制御信号がＨレベルになると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端に電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。ここで、スリーステートバッファＢＣ１〜ＢＣｍへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１において上からｉ番目の行ラインＬＣｉに接続されるスリーステートバッファＢＣｉへの制御信号がＨレベルであるとき、他の行ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、行ラインＬＣｉが駆動されているとき、他の行ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各行ラインＬＣ１〜ＬＣｍは、各スリーステートバッファＢＣ１〜ＢＣｍによって順次駆動される。
【００５９】
行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍは、特許請求の範囲に記載の行ライン検出部に相当する部材である。各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、閾値電圧ＶＣ（第１の閾値電圧）が入力されている。また、各行ライン抵抗ＲＣ１〜ＲＣｍの一端は、抵抗Ｒｄ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００６０】
列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎおよび行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍからの出力信号は、図示しないＣＰＵに入力される。ＣＰＵは、コンパレータＣＰＳ１〜ＣＰＳｎのうちいずれかのコンパレータからＨレベルの信号が出力されると、Ｈレベルの信号を出力したコンパレータの−入力端子に電圧を入力した行ラインが、いずれかの列ラインと接触したと判定する。また、ＣＰＵは、コンパレータＣＰＣ１〜ＣＰＣｍのうちいずれかのコンパレータからＨレベルの信号が出力されると、Ｈレベルの信号を出力したコンパレータの＋入力端子に電圧を入力した列ラインが、いずれかの行ラインと接触したと判定する。これにより、タッチパネル２への押圧によって互いに接触している列ラインと行ラインとが特定され、タッチ位置検出装置１は、タッチ位置を検出することができる。なお、各コンパレータＣＰＣ１〜ＣＰＣｍ、ＣＰＳ１〜ＣＰＳｎの出力端子とＣＰＵとの間に、フリップフロップを設けてもよい。
【００６１】
本実施形態に係るタッチ位置検出装置１は、図１３に示す従来のタッチ位置検出装置３０１と比較して、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｎとをさらに備えている点、および、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子と各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子にそれぞれ閾値電圧ＶＳ・ＶＣが入力される点で異なっている。タッチ位置検出装置１では、列ライン抵抗ＲＳ１〜ＲＳｎおよび行ライン抵抗ＲＣ１〜ＲＣｎとが設けられていることにより、列ラインＬＳ１〜ＬＳｎのいずれか１本（例えば列ラインＬＳｉとする）と行ラインＬＣ１〜ＬＣｍのいずれか１本（例えば行ラインＬＣｉとする）とが接触する場合に、列ラインＬＳｉに接触する行ラインＬＣｉの一端からコンパレータＣＰＣｉに入力される電圧、および、行ラインＬＣｉに接触する列ラインＬＳｉの一端からコンパレータＣＰＳｉに入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定となっている。まず、各列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値について説明する。
【００６２】
列ライン抵抗ＲＳ１〜ＲＳｎは、接続される列ラインの行ラインの一端側（行ラインドライバ４側）からの配列の順番が大きいほど（すなわち、行ラインの一端側から遠いほど）、抵抗値が小さい。すなわち、列ライン抵抗ＲＳ１の抵抗値＞列ライン抵抗ＲＳ２の抵抗値＞・・・＞列ライン抵抗ＲＳｎの抵抗値、となっている。より具体的には、列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとで形成される各マトリクスの横方向の一辺の長さをΔｘとすると、隣り合う列ライン抵抗の抵抗値の差が、行ラインの長さΔｘあたりの抵抗値と等しくなるように設定されている。
【００６３】
換言すると、列ライン抵抗ＲＳｉの抵抗値は、列ライン抵抗ＲＳｉが接続される列ラインＬＳｉと、図１における右端の列ラインＬＳｎとの間の距離における、行ラインの抵抗値（例えば、列ラインＬＳｉおよび行ラインＬＣ１の交点と、列ラインＬＳｎおよび行ラインＬＣ１の交点との間の抵抗値）に等しくなるように設定される。例えば、列ラインＬＳ１〜ＬＳｎの本数が１００本であり、行ラインの長さΔｘあたりの抵抗値が１００Ωである場合、列ライン抵抗ＲＳ１の抵抗値＝９９００Ω、列ライン抵抗ＲＳ２の抵抗値＝９８００Ω、列ライン抵抗ＲＳ３の抵抗値＝９７００Ω、・・・、列ライン抵抗ＲＳ１００の抵抗値＝０Ω、のように設定される。
【００６４】
また、行ライン抵抗ＲＣ１〜ＲＣｍは、接続される行ラインの列ラインの一端側（列ラインドライバ３側）からの配列の順番が大きいほど（すなわち、列ラインの一端側から遠いほど）、抵抗値が小さい。すなわち、行ライン抵抗ＲＣ１の抵抗値＞行ライン抵抗ＲＣ２の抵抗値＞・・・＞行ライン抵抗ＲＣｍの抵抗値、となっている。より具体的には、列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとで形成される各マトリクスの縦方向の一辺の長さをΔｙとすると、隣り合う行ライン抵抗の抵抗値の差が、列ラインの長さΔｙあたりの抵抗値と等しくなるように設定されている。
【００６５】
換言すると、行ライン抵抗ＲＣｉの抵抗値は、行ライン抵抗ＲＣｉが接続される行ラインＬＣｉと、図１における下端の行ラインＬＣｍとの間の距離における、列ラインの抵抗値（例えば、行ラインＬＣｉおよび列ラインＬＳ１の交点と、行ラインＬＣｍおよび列ラインＬＳ１の交点との間の抵抗値）に等しくなるように設定される。例えば、行ラインＬＣ１〜ＬＣｍの本数が１００本であり、行ラインの長さΔｙあたりの抵抗値が１００Ωである場合、行ライン抵抗ＲＣ１の抵抗値＝９９００Ω、行ライン抵抗ＲＣ２の抵抗値＝９８００Ω、行ライン抵抗ＲＣ３の抵抗値＝９７００Ω、・・・、行ライン抵抗ＲＣ１００の抵抗値＝０Ω、のように設定される。
【００６６】
各列ライン抵抗ＲＳ１〜ＲＳｎおよび各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値を以上のように設定することにより、各列ライン抵抗ＲＳ１〜ＲＳｎと各行ライン抵抗ＲＣ１〜ＲＣｍとは、特許請求の範囲に記載の抵抗値定常手段を構成する。すなわち、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触する場合に、接触する列ラインを駆動するスリーステートバッファと接触位置との間の抵抗値と、接触する行ラインからの出力電圧が＋入力端子に入力されるコンパレータと接触位置との間の抵抗値との和が、互いに接触する列ラインと行ラインとの組み合わせによらず一定である。また、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触する場合に、接触する行ラインを駆動するスリーステートバッファと接触位置との間の抵抗値と、接触する列ラインからの出力電圧が−入力端子に入力されるコンパレータと接触位置との間の抵抗値との和が、互いに接触する列ラインと行ラインとの組み合わせによらず一定である。
【００６７】
換言すると、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触し、接触する列ラインまたは行ラインが駆動された場合に、列ラインドライバ３と行ラインドライバ４との間を、接触位置を経由して流れる電流の経路の抵抗値が、接触位置に関わらず一定である。
【００６８】
図２は、点Ｐ１〜Ｐ３がタッチされた状態におけるタッチ位置検出装置１を示す図である。点Ｐ１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、各列ラインＬＳ１〜ＬＳｎが順次駆動され、スリーステートバッファＢＳｉへの制御信号がＨレベルになると、実線矢印のように電流が流れ、行ラインＬＣｉの一端からコンパレータＣＰＣｉの＋入力端子に電圧が出力される。また、点Ｐ１がタッチされた状態で、各行ラインＬＣ１〜ＬＣｍが駆動され、スリーステートバッファＢＣｉへの制御信号がＨレベルになると、矢印のように電流が流れ、列ラインＬＳｉの一端からコンパレータＣＰＳｉの−入力端子に電圧が出力される。このように、列ラインＬＳｉと行ラインＬＣｉとが接触している場合、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、行ラインＬＣｉの一端から電圧が出力され、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。
【００６９】
同様に、点Ｐ２がタッチされると、列ラインＬＳ１と行ラインＬＣ１とが接触し、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、一点鎖線矢印のように電流が流れる。また、点Ｐ３がタッチされると、列ラインＬＳｎと行ラインＬＣｍとが接触し、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、破線矢印のように電流が流れる。ここで、実線矢印で示される電流経路（以下「電流経路１」）と、一点鎖線矢印で示される電流経路（以下「電流経路２」）と、破線矢印で示される電流経路（以下「電流経路３」）とを比較すると、電流経路２、電流経路１、電流経路３の順で長くなるため、タッチパネル２における抵抗値は、電流経路２＜電流経路１＜電流経路３となる。
【００７０】
これに対し、列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値が、列ライン抵抗ＲＳ１の抵抗値＞列ライン抵抗ＲＳ２の抵抗値＞・・・＞列ライン抵抗ＲＳｎの抵抗値、となるように設定され、行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値が、行ライン抵抗ＲＣ１の抵抗値＞行ライン抵抗ＲＣ２の抵抗値＞・・・＞行ライン抵抗ＲＣｍの抵抗値、となるように設定されている。これにより、列ラインと行ラインとの接触位置を経由して列ラインドライバ３と行ラインドライバ４との間を流れる電流の経路の抵抗値が、接触位置に関わらず一定となっている。例えば、図２において、電流経路１、電流経路２および電流経路３は、経路全体の抵抗値が互いに等しくなっている。
【００７１】
また、各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は、いずれも電源Ｖｃｃに接続されているので、各スリーステートバッファＢＳ１〜ＢＳｎが各列ラインＬＳ１〜ＬＳｎを駆動しているときに各列ライン抵抗ＲＳ１〜ＲＳｎに印加される電圧は、互いに等しい。したがって、「回り込み」が発生していない場合に、各行ライン抵抗ＲＣ１〜ＲＣｍから各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧は、互いに等しくなる。例えば、図２において、コンパレータＣＰＣ１の＋入力端子に入力される電圧Ｖ１と、コンパレータＣＰＣｉの＋入力端子に入力される電圧Ｖｉと、コンパレータＣＰＣｍの＋入力端子に入力される電圧Ｖｍとは、互いに等しくなる。これにより、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、互いに等しく設定することができる。
【００７２】
なお、図３に示すように、点Ｐ４〜Ｐ６がタッチされることにより、「回り込み」が発生した場合、列ラインＬＳｉが駆動されたときに、行ラインＬＣｉからコンパレータＣＰＣｉの＋入力端子に入力される電圧は、図２に示す電圧Ｖｉよりも低くなる。このため、タッチ位置検出装置１では、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、「回り込み」が発生していない場合に、各行ライン抵抗ＲＣ１〜ＲＣｍから各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧（Ｖ１＝Ｖｉ＝Ｖｍ）よりも若干低く設定している。これにより、「回り込み」が発生した場合に、コンパレータＣＰＣ１〜ＣＰＣｍのいずれかの＋入力端子に電圧が入力されても、当該コンパレータからＨレベルの信号が出力されることはない。これにより、「回り込み」によって、タッチされていない位置をタッチ位置として誤って特定されることを防止している。
【００７３】
続いて、図２を再び参照して、行ラインＬＣ１〜ＬＣｍが駆動される場合について説明する。上記のように、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触し、接触する列ラインまたは行ラインが駆動された場合に、列ラインドライバ３と行ラインドライバ４との間を接触位置を経由して流れる電流の経路の抵抗値が、接触位置に関わらず一定である。また、各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は、いずれも接地されているので、各スリーステートバッファＢＣ１〜ＢＣｍが各行ラインＬＣ１〜ＬＣｍを駆動しているときに各行ライン抵抗ＲＣ１〜ＲＣｍに印加される電圧は、互いに等しい。このため、行ラインＬＣ１〜ＬＣｍが駆動される場合、各列ライン抵抗ＲＳ１〜ＲＳｎから各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧は、互いに等しくなる。これにより、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力する閾値電圧ＶＳを、互いに等しく設定することができる。
【００７４】
図４は、行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に共通の閾値電圧ＶＣを入力するための構成の一例を示す回路図である。電源Ｖｃｃと接地との間に、分圧抵抗Ｒｅと分圧抵抗Ｒｆとが直列接続されており、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子が、分圧抵抗Ｒｅと分圧抵抗Ｒｆとの接続点に接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣは、分圧抵抗Ｒｅおよび分圧抵抗Ｒｆの抵抗値により、設定される。なお、分圧抵抗Ｒｅおよび分圧抵抗Ｒｆの代わりに、ツェナーダイオードを用いてもよい。
【００７５】
このように、本実施形態に係るタッチ位置検出装置１では、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣが互いに等しいので、閾値電圧ＶＣを発生する電圧源を共通化することができる。また、列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に共通の閾値電圧ＶＳを入力するための構成についても、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力される閾値電圧ＶＳが互いに等しいので、閾値電圧ＶＳを発生させるための電圧源を共通化することができる。したがって、タッチ位置検出装置１の構成を従来のタッチ位置検出装置に比べて大幅に簡略化することができる。
【００７６】
続いて、本実施形態の変形例について図５〜図１０を参照して説明する。
【００７７】
図５は、本実施形態の変形例に係るタッチ位置検出装置１１の構成を示す図である。同図では、図１に示すタッチ位置検出装置１におけるものと異なる機能を有する部材についてのみ、異なる符号を付記し、タッチ位置検出装置１におけるものと同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００７８】
タッチ位置検出装置１１は、タッチパネル２と、列ラインドライバ１３と、行ラインドライバ１４とを備えている。すなわち、タッチ位置検出装置１１は、図１に示すタッチ位置検出装置１と比較して、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｍとを備えておらず、列ラインドライバ３および行ラインドライバ４を、それぞれ列ラインドライバ１３および行ラインドライバ１４に置き換えた構成である。
【００７９】
列ラインドライバ１３は、ｎ個のＤＡコンバータＤＳ１〜ＤＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各ＤＡコンバータＤＳ１〜ＤＳｎの入力端子には図示しないＣＰＵからデジタル信号が入力される。また、各ＤＡコンバータＤＳ１〜ＤＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００８０】
列ラインドライバ１３の各コンパレータＣＰＳ１〜ＣＰＳｎは、図１に示す列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎと、同様の構成である。すなわち、各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、共通の閾値電圧ＶＳ（第２の閾値電圧）が入力されている。
【００８１】
このように、列ラインドライバ１３は、図１に示す列ラインドライバ３において、スリーステートバッファＢＳ１〜ＢＳｎをＤＡコンバータＤＳ１〜ＤＳｎに置き換えた構成である。
【００８２】
列ラインドライバ１３の各ＤＡコンバータＤＳ１〜ＤＳｎは、特許請求の範囲に記載の列ライン駆動部に相当する部材であり、ＣＰＵからデジタル信号が入力されると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端にデジタル信号に応じた電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。また、ＤＡコンバータＤＳ１〜ＤＳｎは、ＣＰＵからデジタル信号が入力されない場合、ハイインピーダンス状態となる。ここで、ＣＰＵは、各列ラインＬＳ１〜ＬＳｎが順次駆動されるように、各ＤＡコンバータＤＳ１〜ＤＳｎにデジタル信号を出力する。
【００８３】
行ラインドライバ１４は、ｍ個のＤＡコンバータＤＣ１〜ＤＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各ＤＡコンバータＤＣ１〜ＤＣｍの入力端子には図示しないＣＰＵからデジタル信号が入力される。また、各ＤＡコンバータＤＣ１〜ＤＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００８４】
行ラインドライバ１４の各コンパレータＣＰＣ１〜ＣＰＣｍは、図１に示す行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍと、同様の構成である。すなわち、各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、共通の閾値電圧ＶＣ（第１の閾値電圧）が入力されている。
【００８５】
このように、行ラインドライバ１４は、図１に示す行ラインドライバ４において、スリーステートバッファＢＣ１〜ＢＣｍをＤＡコンバータＤＣ１〜ＤＣｍに置き換えた構成である。
【００８６】
行ラインドライバ１４の各ＤＡコンバータＤＣ１〜ＤＣｍは、特許請求の範囲に記載の行ライン駆動部に相当する部材であり、ＣＰＵからデジタル信号が入力されると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端にデジタル信号に応じた電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。また、ＤＡコンバータＤＣ１〜ＤＣｍは、ＣＰＵからデジタル信号が入力されない場合、ハイインピーダンス状態となる。ここで、ＣＰＵは、各行ラインＬＣ１〜ＬＣｍが順次駆動されるように、各ＤＡコンバータＤＣ１〜ＤＣｍにデジタル信号を出力する。
【００８７】
図５に示すタッチ位置検出装置１１は、図１に示すタッチ位置検出装置１と同様、列ラインＬＳ１〜ＬＳｎのいずれか１本（例えば列ラインＬＳｉとする）と行ラインＬＣ１〜ＬＣｍのいずれか１本（例えば行ラインＬＣｉとする）とが接触する場合に、列ラインＬＳｉに接触する行ラインＬＣｉの一端からコンパレータＣＰＣｉに入力される電圧、および、行ラインＬＣｉに接触する列ラインＬＳｉの一端からコンパレータＣＰＳｉに入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定となる構成である。例えば、図６に示すように、点Ｐ１〜Ｐ３がタッチされた場合、実線矢印で示される電流経路１からコンパレータＣＰＣｉの＋入力端子に入力される電圧Ｖｉと、一点鎖線矢印で示される電流経路２からコンパレータＣＰＣ１の＋入力端子に入力される電圧Ｖ１と、破線矢印で示される電流経路３からコンパレータＣＰＣｍの＋入力端子に入力される電圧Ｖｍとが、互いに等しくなる。
【００８８】
この構成を実現するために、タッチ位置検出装置１１では、行ラインＬＣ１〜ＬＣｍの一端側（行ラインドライバ１４側）からの配列の順番が大きい列ラインほど（すなわち、行ラインＬＣ１〜ＬＣｍの一端側から遠い列ラインほど）、各ＤＡコンバータＤＳ１〜ＤＳｎが印加する電圧が高くなり、列ラインＬＳ１〜ＬＳｎの一端側（列ラインドライバ１３側）からの配列の順番が大きい行ラインほど（すなわち、列ラインＬＳ１〜ＬＳｎの一端側から遠い行ラインほど）、各ＤＡコンバータＤＣ１〜ＤＣｍが印加する電圧が高くなるように設定されている。具体的には、ＤＡコンバータＤＳ１〜ＤＳｎの出力電圧は、ＤＡコンバータＤＳ１の出力電圧＜ＤＡコンバータＤＳ２の出力電圧＜・・・＜ＤＡコンバータＤＳｎの出力電圧、となっている。また、ＤＡコンバータＤＣ１〜ＤＣｍの出力電圧は、ＤＡコンバータＤＣ１の出力電圧＜ＤＡコンバータＤＣ２の出力電圧＜・・・＜ＤＡコンバータＤＣｍの出力電圧、となっている。
【００８９】
各ＤＡコンバータＤＣ１〜ＤＣｍおよび各ＤＡコンバータＤＳ１〜ＤＳｎの出力電圧は、ＣＰＵからのデジタル信号によって設定されている。すなわち、ＣＰＵは、各ＤＡコンバータＤＣ１〜ＤＣｍに入力されるデジタル信号の値を設定する機能と、各ＤＡコンバータＤＳ１〜ＤＳｎに入力されるデジタル信号の値を設定する機能とを有している。各ＤＡコンバータＤＣ１〜ＤＣｍに入力されるデジタル信号の値を設定する機能は、特許請求の範囲に記載の行ライン印加電圧設定手段に相当し、各ＤＡコンバータＤＳ１〜ＤＳｎに入力されるデジタル信号の値を設定する機能は、特許請求の範囲に記載の列ライン印加電圧設定手段に相当する。
【００９０】
これにより、タッチ位置検出装置１１においても、図１に示すタッチ位置検出装置１と同様、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、互いに等しく設定することができ、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力する閾値電圧ＶＳを、互いに等しく設定することができる。また、ＤＡコンバータは、図１６に示す従来のタッチ位置検出装置４０１のＡＤコンバータと比較して、回路構成が簡単で、低コストである。したがって、タッチ位置検出装置１１の構成を従来のタッチ位置検出装置に比べて大幅に簡略化することができる。
【００９１】
上記では、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になるように、大別して２つの構成について説明した。すなわち、図１に示すタッチ位置検出装置１のように、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｍを設け、列ラインドライバ３と行ラインドライバ４との間のタッチ位置を経由した電流経路の抵抗値を、タッチ位置に関わらず一定にする構成、および、図５に示すタッチ位置検出装置１１のように、列ラインＬＳ１〜ＬＳｎに印加される電圧、および行ラインＬＣ１〜ＬＣｍに印加される電圧を、順次変化させる構成について説明した。
【００９２】
しかしながら、本実施形態は、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になる構成であれば、すなわち、特許請求の範囲に記載の入力電圧定常手段を備える構成であれば、上記の２つの構成に限定されない。例えば、図１に示すタッチ位置検出装置１において、スリーステートバッファＢＳ１〜ＢＳｎ・ＢＣ１〜ＢＣｍの代わりにＤＡコンバータを設け、各ＤＡコンバータの出力電圧、列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値を、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になるように、適宜設定してもよい。
【００９３】
また、上記では、スリーステートバッファＢＳ１〜ＢＳｎ、ＤＡコンバータＤＳ１〜ＤＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎが、それぞれ列ラインＬＳ１〜ＬＳｎと同数設けられ、スリーステートバッファＢＣ１〜ＢＣｍ、ＤＡコンバータＤＣ１〜ＤＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍが、それぞれ行ラインＬＣ１〜ＬＣｍと同数設けられる構成について説明した。続いて、行ラインＬＣ１〜ＬＣｍを駆動するスリーステートバッファ、および行ラインＬＣ１〜ＬＣｍからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図７を参照して説明する。
【００９４】
図７は、本実施形態の変形例に係る行ラインドライバ２４の構成を示す図である。行ラインドライバ２４は、スリーステートバッファＢＣと、コンパレータＣＰＣとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ１を備える構成である。スリーステートバッファＢＣおよびコンパレータＣＰＣは、それぞれ図１に示すスリーステートバッファＢＣ１〜ＢＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍとそれぞれ同一の構成である。
【００９５】
アナログセレクタＳ１は、特許請求の範囲に記載の第１のセレクタに相当する部材であり、ｍ個の入力端子と１個の出力端子を有している。アナログセレクタＳ１の各入力端子は、行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。アナログセレクタＳ１の各入力端子と各行ライン抵抗ＲＣ１〜ＲＣｍの一端との接続点は、抵抗Ｒｄを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＣの＋入力端子は、アナログセレクタＳ１の出力端子に接続され、スリーステートバッファＢＣの出力端子は、抵抗Ｒｃを介してアナログセレクタＳ１の出力端子に接続されている。
【００９６】
アナログセレクタＳ１は、図示しないＣＰＵからのセレクト信号ＳＥＬ１に基づいて、スリーステートバッファＢＣおよびコンパレータＣＰＣを、各行ライン抵抗ＲＣ１〜ＲＣｍの一端と択一的に順次接続する。これにより、スリーステートバッファＢＣは、各行ラインＬＣ１〜ＬＣｍを順次駆動することができる。また、コンパレータＣＰＣの＋入力端子には、各行ラインＬＣ１〜ＬＣｍからの出力電圧が順次入力される。
【００９７】
このように、行ラインドライバ２４は、アナログセレクタＳ１を備えることにより、スリーステートバッファＢＣおよびコンパレータＣＰＣを共通化することができる。したがって、行ラインドライバ２４の構成を図１に示す行ラインドライバ４に比べ、さらに簡単にすることができる。
【００９８】
続いて、列ラインＬＳ１〜ＬＳｎを駆動するスリーステートバッファ、および列ラインＬＳ１〜ＬＳｎからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図８を参照して説明する。
【００９９】
図８は、本実施形態の変形例に係る列ラインドライバ２３の構成を示す図である。列ラインドライバ２３は、スリーステートバッファＢＳと、コンパレータＣＰＳとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ２を備える構成である。スリーステートバッファＢＳおよびコンパレータＣＰＳは、それぞれ図１に示すスリーステートバッファＢＳ１〜ＢＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎとそれぞれ同一の構成である。
【０１００】
アナログセレクタＳ２は、特許請求の範囲に記載の第２のセレクタに相当する部材であり、ｎ個の入力端子と１個の出力端子を有している。アナログセレクタＳ２の各入力端子は、列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。アナログセレクタＳ２の各入力端子と各列ライン抵抗ＲＳ１〜ＲＳｎの一端との接続点は、抵抗Ｒｂを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＳの−入力端子は、アナログセレクタＳ２の出力端子に接続され、スリーステートバッファＢＳの出力端子は、抵抗Ｒａを介してアナログセレクタＳ２の出力端子に接続されている。
【０１０１】
アナログセレクタＳ２は、図示しないＣＰＵからのセレクト信号ＳＥＬ２に基づいて、スリーステートバッファＢＳおよびコンパレータＣＰＳを、各列ライン抵抗ＲＳ１〜ＲＳｎの一端と択一的に順次接続する。これにより、スリーステートバッファＢＳは、各列ラインＬＳ１〜ＬＳｎを順次駆動することができる。また、コンパレータＣＰＳの−入力端子には、各列ラインＬＳ１〜ＬＳｎからの出力電圧が順次入力される。
【０１０２】
このように、列ラインドライバ２３は、アナログセレクタＳ２を備えることにより、スリーステートバッファＢＳおよびコンパレータＣＰＳを共通化することができる。したがって、列ラインドライバ２３の構成を図１に示す列ラインドライバ３に比べ、さらに簡単にすることができる。
【０１０３】
続いて、行ラインＬＣ１〜ＬＣｍを駆動するＤＡコンバータ、および行ラインＬＣ１〜ＬＣｍからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図９を参照して説明する。
【０１０４】
図９は、本実施形態の他の変形例に係る行ラインドライバ３４の構成を示す図である。行ラインドライバ３４は、ＤＡコンバータＤＣと、コンパレータＣＰＣとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ１を備える構成である。ＤＡコンバータＤＣおよびコンパレータＣＰＣは、それぞれ図５に示すＤＡコンバータＤＣ１〜ＤＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍとそれぞれ同一の構成である。
【０１０５】
アナログセレクタＳ１は、特許請求の範囲に記載の第１のセレクタに相当する部材であり、ｍ個の入力端子と１個の出力端子を有している。アナログセレクタＳ１の各入力端子は、行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。アナログセレクタＳ１の各入力端子と各行ラインＬＣ１〜ＬＣｍの一端との接続点は、抵抗Ｒｄを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＣの＋入力端子は、アナログセレクタＳ１の出力端子に接続され、ＤＡコンバータＤＣの出力端子は、抵抗Ｒｃを介してアナログセレクタＳ１の出力端子に接続されている。
【０１０６】
アナログセレクタＳ１は、図示しないＣＰＵからのセレクト信号ＳＥＬ１に基づいて、ＤＡコンバータＤＣおよびコンパレータＣＰＣを、各行ラインＬＣ１〜ＬＣｍの一端と択一的に順次接続する。これにより、ＤＡコンバータＤＣは、各行ラインＬＣ１〜ＬＣｍを順次駆動することができる。また、コンパレータＣＰＣの＋入力端子には、各行ラインＬＣ１〜ＬＣｍからの出力電圧が順次入力される。
【０１０７】
なお、ＤＡコンバータＤＣは、接続される行ラインＬＣ１〜ＬＣｍに応じて、出力電圧を切り替える。具体的には、行ラインＬＣ１への出力電圧＜行ラインＬＣ２への出力電圧＜・・・＜行ラインＬＣｍへの出力電圧、となるように、ＤＡコンバータＤＣは出力電圧を順次切り替える。
【０１０８】
このように、行ラインドライバ３４は、アナログセレクタＳ１を備えることにより、ＤＡコンバータＤＣおよびコンパレータＣＰＣを共通化することができる。したがって、行ラインドライバ３４の構成を図５に示す行ラインドライバ１４に比べ、さらに簡単にすることができる。
【０１０９】
続いて、列ラインＬＳ１〜ＬＳｎを駆動するＤＡコンバータ、および列ラインＬＳ１〜ＬＳｎからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図１０を参照して説明する。
【０１１０】
図１０は、本実施形態の他の変形例に係る列ラインドライバ３３の構成を示す図である。列ラインドライバ３３は、ＤＡコンバータＤＳと、コンパレータＣＰＳとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ２を備える構成である。ＤＡコンバータＤＳおよびコンパレータＣＰＳは、それぞれ図５に示すＤＡコンバータＤＳ１〜ＤＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎとそれぞれ同一の構成である。
【０１１１】
アナログセレクタＳ２は、特許請求の範囲に記載の第２のセレクタに相当する部材であり、ｎ個の入力端子と１個の出力端子を有している。アナログセレクタＳ２の各入力端子は、列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。アナログセレクタＳ２の各入力端子と各列ラインＬＳ１〜ＬＳｎの一端との接続点は、抵抗Ｒｂを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＳの−入力端子は、アナログセレクタＳ２の出力端子に接続され、ＤＡコンバータＤＳの出力端子は、抵抗Ｒａを介してアナログセレクタＳ２の出力端子に接続されている。
【０１１２】
アナログセレクタＳ２は、図示しないＣＰＵからのセレクト信号ＳＥＬ２に基づいて、ＤＡコンバータＤＳおよびコンパレータＣＰＳを、各列ラインＬＳ１〜ＬＳｎの一端と択一的に順次接続する。これにより、ＤＡコンバータＤＳは、各列ラインＬＳ１〜ＬＳｎを順次駆動することができる。また、コンパレータＣＰＳの−入力端子には、各列ラインＬＳ１〜ＬＳｎからの出力電圧が順次入力される。
【０１１３】
なお、ＤＡコンバータＤＳは、接続される列ラインＬＳ１〜ＬＳｎに応じて、出力電圧を切り替える。具体的には、列ラインＬＳ１への出力電圧＜列ラインＬＳ２への出力電圧＜・・・＜列ラインＬＳｎへの出力電圧、となるように、ＤＡコンバータＤＳは出力電圧を順次切り替える。
【０１１４】
このように、列ラインドライバ３３は、アナログセレクタＳ２を備えることにより、ＤＡコンバータＤＳおよびコンパレータＣＰＳを共通化することができる。したがって、列ラインドライバ３３の構成を図１４に示す列ラインドライバ１３に比べ、さらに簡単にすることができる。
【０１１５】
〔実施形態の総括〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１６】
本発明に係るタッチ位置検出装置は、金融機関のＡＴＭ（現金自動預け払い機）やプログラマブル表示器の入力装置に利用することができる。
【符号の説明】
【０１１７】
１ タッチ位置検出装置
２ タッチパネル
１１ タッチ位置検出装置
ＢＣ１〜ＢＣｍ スリーステートバッファ（行ライン駆動部）
ＢＳ１〜ＢＳｎ スリーステートバッファ（列ライン駆動部）
ＣＰＣ１〜ＣＰＣｍ コンパレータ（行ライン検出部）
ＣＰＳ１〜ＣＰＳｎ コンパレータ（列ライン検出部）
ＤＣ１〜ＤＣｍ ＤＡコンバータ（行ライン駆動部）
ＤＳ１〜ＤＳｎ ＤＡコンバータ（列ライン駆動部）
ＬＣ１〜ＬＣｍ 行ライン
ＬＳ１〜ＬＳｎ 列ライン
ＲＣ１〜ＲＣｍ 行ライン抵抗
ＲＳ１〜ＲＳｎ 列ライン抵抗
Ｓ１ アナログセレクタ（第１のセレクタ）
Ｓ２ アナログセレクタ（第２のセレクタ）
ＶＣ 閾値電圧（第１の閾値電圧）
ＶＳ 閾値電圧（第２の閾値電圧）
【技術分野】
【０００１】
本発明は、タッチパネルを備えるタッチ位置検出装置に関する。
【背景技術】
【０００２】
タッチパネルを備えるタッチ位置検出装置には、アナログ型とマトリクス型との２つがあり、いずれも通常の入力操作のために実用されている。アナログ型のタッチパネルは、マトリクス型のタッチパネルに比べて耐久性に優れ安価であり、タッチペンによる細かいタッチ入力にも対応しやすいという長所を有している。
【０００３】
アナログ型のタッチパネルを用いたタッチ位置検出装置１０１の概略構成を図１１に示す。図１１（ａ）および（ｂ）は、タッチ位置検出装置１０１の概略構成を示す斜視図である。タッチ位置検出装置１０１は、互いに離間する抵抗膜１０２と抵抗膜１０３とを備えている。抵抗膜１０２の対抗する２辺には、対向電極１０４ａ・１０４ｂが形成されており、抵抗膜１０３の対抗する２辺には、対向電極１０５ａ・１０５ｂが形成されている。図１１（ａ）に示すように、対向電極１０４ａと対向電極１０４ｂとの間には、基準電圧が印加される。また、図１１（ｂ）に示すように、対向電極１０５ａと対向電極１０５ｂとの間にも、基準電圧が印加される。
【０００４】
図１１（ｃ）に示すように、タッチ位置において抵抗膜１０２と抵抗膜１０３とが短絡する。このとき、抵抗膜１０２に印加された基準電圧を抵抗膜１０３で分圧し、分圧された電圧をＡ／Ｄ変換して検出することにより、検出電圧値の大小からＸ方向およびＹ方向の座標位置を特定する。
【０００５】
一方、マトリクス型のタッチパネルは、タッチパネルに多数のマトリクススイッチを配置して、各マトリクススイッチがタッチ入力を検知する構成である。このため、タッチパネル上の離れた複数の位置をタッチ入力した場合でも、対応するマトリクススイッチがタッチ入力を検知するので、タッチ入力された各位置を判別することできる。
【０００６】
また、特許文献１は、アナログ型のタッチパネルとマトリクス型のタッチパネルとの両方の長所を採り入れたタッチ位置検出装置を開示している。
【０００７】
図１２は、特許文献１に記載のタッチ位置検出装置２０１の構成を示す平面図である。タッチ位置検出装置２０１は、複数の短冊状抵抗膜２０２…と、複数の短冊状抵抗膜２０３…とを備えており、短冊状抵抗膜２０２…と短冊状抵抗膜２０３…とは、互いに直交している。各短冊状抵抗膜２０２…および短冊状抵抗膜２０３…の両端には、基準電圧が印加されている。短冊状抵抗膜２０２…と短冊状抵抗膜２０３…とが重なる複数の領域２０４が同時にタッチされた場合でも、タッチされた各領域２０４の位置関係が以下のようになる場合を除き、タッチされた各位置を検出することができる。すなわち、各領域が３点以上タッチされた場合であって、そのうちの１点で直交する短冊状抵抗膜の両方において、当該１点以外の領域２０４がタッチされている場合を除き、タッチされた各位置を検出することができる。
【０００８】
しかしながら、図１１に示すタッチ位置検出装置１０１および図１２に示すタッチ位置検出装置２０１は、タッチパネルの４方向から電圧を印加する必要があるため、構成が複雑になるという問題がある。そこで、タッチパネルの２方向から電圧を印加することにより、タッチ位置を検出可能な構成が提案されている（例えば、特許文献２）。
【０００９】
図１３は、特許文献２に記載のタッチ位置検出装置３０１の構成を示す図である。タッチ位置検出装置３０１は、タッチパネル３０２と、列ラインドライバ３０３と、行ラインドライバ３０４とを備えている。タッチパネル３０２は、行方向に配列されるｎ本（ｎは２以上の整数）の列ラインＬＳ１〜ＬＳｎと、列方向に配列されるｍ本（ｍは２以上の整数）の行ラインＬＣ１〜ＬＣｍとを有している。列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとは、互いに離間して直交している。また、各列ラインＬＳ１〜ＬＳｎは、一端が列ラインドライバ３０３に接続されており、他端が絶縁体によって保持されている。同様に、各行ラインＬＣ１〜ＬＣｍは、一端が行ラインドライバ３０４に接続されており、他端が絶縁体によって保持されている。
【００１０】
列ラインドライバ３０３は、ｎ個のスリーステートバッファＢＳ１〜ＢＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は電源Ｖｃｃに接続されている。また、各スリーステートバッファＢＳ１〜ＢＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００１１】
各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、それぞれ閾値電圧ＶＳ１〜ＶＳｎが入力されている。また、各列ラインＬＳ１〜ＬＳｎの一端は、抵抗Ｒｂ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＳ１〜ＣＰＳｎは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００１２】
行ラインドライバ３０４は、ｍ個のスリーステートバッファＢＣ１〜ＢＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は接地されている。また、各スリーステートバッファＢＣ１〜ＢＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００１３】
各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、それぞれ閾値電圧ＶＣ１〜ＶＣｍが入力されている。また、各行ラインＬＣ１〜ＬＣｍの一端は、抵抗Ｒｄ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００１４】
列ラインドライバ３０３の各スリーステートバッファＢＳ１〜ＢＳｎは、図示しない制御部からの制御信号がＨレベルになると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端に電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。ここで、スリーステートバッファＢＳ１〜ＢＳｎへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１３において左からｉ番目の列ラインＬＳｉに接続されるスリーステートバッファＢＳｉへの制御信号がＨレベルであるとき、他の列ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、列ラインＬＳｉが駆動されているとき、他の列ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各列ラインＬＳ１〜ＬＳｎは、各スリーステートバッファＢＳ１〜ＢＳｎによって順次駆動される。
【００１５】
行ラインドライバ３０４の各スリーステートバッファＢＣ１〜ＢＣｍは、図示しない制御部からの制御信号がＨレベルになると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端に電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。ここで、スリーステートバッファＢＣ１〜ＢＣｍへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１３において上からｉ番目の行ラインＬＣｉに接続されるスリーステートバッファＢＣｉへの制御信号がＨレベルであるとき、他の行ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、行ラインＬＣｉが駆動されているとき、他の行ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各行ラインＬＣ１〜ＬＣｍは、各スリーステートバッファＢＣ１〜ＢＣｍによって順次駆動される。
【００１６】
図１４は、点Ｐ３０１がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。点Ｐ３０１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、各列ラインＬＳ１〜ＬＳｎが順次駆動され、スリーステートバッファＢＳｉへの制御信号がＨレベルになると、矢印のように電流が流れ、行ラインＬＣｉの一端からコンパレータＣＰＣｉの＋入力端子に電圧が出力される。また、点Ｐ３０１がタッチされた状態で、各行ラインＬＣ１〜ＬＣｍが駆動され、スリーステートバッファＢＣｉへの制御信号がＨレベルになると、矢印のように電流が流れ、列ラインＬＳｉの一端からコンパレータＣＰＳｉの−入力端子に電圧が出力される。このように、列ラインＬＳｉと行ラインＬＣｉとが接触している場合、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、行ラインＬＣｉの一端から電圧が出力され、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。
【００１７】
ここで、タッチ位置検出装置３０１では、単に電圧の出力有無のみに基づいてタッチ位置を特定すると、複数点がタッチ操作され、いわゆる「回り込み」が発生している場合に、タッチ位置を正確に特定できないという問題がある。「回り込み」について、図１５を参照して説明する。
【００１８】
図１５は、点Ｐ３０２〜Ｐ３０４がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。この場合も、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、矢印に示すように電流が流れ、行ラインＬＣｉの一端から電圧が出力される。同様に、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。すなわち、図１４に示す点Ｐ３０１がタッチされていないにもかかわらず、点Ｐ３０１がタッチされている場合に電圧を出力する列ライン・行ラインと同一の列ライン・行ラインから電圧が出力される。このように、「回り込み」が発生すると、単に電圧の出力有無のみだけでは、タッチ位置を正確に特定できない。
【００１９】
このため、タッチ位置検出装置３０１では、各行ラインＬＣ１〜ＬＣｍからの出力電圧を、それぞれコンパレータＣＰＣ１〜ＣＰＣｍが閾値電圧ＶＣ１〜ＶＣｍと比較して、コンパレータＣＰＣ１〜ＣＰＣｍの出力信号により、「回り込み」の発生の有無を検知している。図１４および図１５から、「回り込み」が発生している場合の電流経路は、「回り込み」が発生していない場合の電流経路よりも長いため、「回り込み」が発生している場合の電流経路のほうが、「回り込み」が発生していない場合の電流経路よりも抵抗値が高くなる。そのため、「回り込み」が発生している場合の行ラインＬＣｉからの出力電圧は、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧よりも低くなる。
【００２０】
そこで、タッチ位置検出装置３０１では、コンパレータＣＰＣｉの−入力端子に入力される閾値電圧ＶＣｉを、点Ｐ３０１がタッチされて列ラインＬＳｉが駆動される場合に行ラインＬＣｉから出力される電圧よりも、若干低く設定している。具体的には、閾値電圧ＶＣｉは、「回り込み」が発生していない場合の電流経路を介して行ラインＬＣｉから出力される電圧よりも低く、かつ、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ラインＬＣｉから出力される電圧よりも高く設定されている。さらに、タッチパネルの内部抵抗や行ライン・列ラインの抵抗値にはばらつきがあるため、閾値電圧ＶＣｉは、「回り込み」が発生していない場合の電流経路を介して行ラインＬＣｉから出力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ラインＬＣｉから出力される電圧との中間値付近に設定される。これにより、「回り込み」が発生した場合、行ラインＬＣｉからの出力電圧は閾値電圧ＶＣｉよりも低くなるため、コンパレータＣＰＣｉの出力信号はＬレベルとなり、「回り込み」が発生していない場合のみ、コンパレータＣＰＣｉの出力信号はＨレベルとなる。
【００２１】
同様に、タッチ位置検出装置３０１では、各列ラインＬＳ１〜ＬＳｎからの出力電圧を、それぞれコンパレータＣＰＳ１〜ＣＰＳｎが閾値電圧ＶＳ１〜ＶＳｎと比較して、コンパレータＣＰＳ１〜ＣＰＳｎの出力信号により、「回り込み」の発生の有無を検知している。「回り込み」が発生している場合の電流経路は、「回り込み」が発生していない場合の電流経路よりも長いため、「回り込み」が発生している場合の列ラインＬＳｉからの出力電圧は、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧よりも高くなる。そこで、コンパレータＣＰＳｉの−入力端子に入力される閾値電圧ＶＳｉは、点Ｐ３０１がタッチされて行ラインＬＣｉが駆動される場合に列ラインＬＳｉから出力される電圧よりも、若干高く設定されている。具体的には、閾値電圧ＶＳｉは、「回り込み」が発生していない場合の電流経路を介して列ラインＬＳｉから出力される電圧よりも高く、かつ、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ラインＬＳｉから出力される電圧よりも低く設定されている。さらに、タッチパネルの内部抵抗や行ライン・列ラインの抵抗値にはばらつきがあるため、閾値電圧ＶＳｉは、「回り込み」が発生していない場合の電流経路を介して列ラインＬＳｉから出力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ラインＬＳｉから出力される電圧との中間値付近に設定される。これにより、「回り込み」が発生した場合、列ラインＬＳｉからの出力電圧は、閾値電圧ＶＳｉよりも低くなるため、コンパレータＣＰＳｉの出力信号はＬレベルとなり、「回り込み」が発生していない場合のみ、コンパレータＣＰＣｉの出力信号はＨレベルとなる。
【００２２】
タッチ位置検出装置３０１は、コンパレータＣＰＣ１〜ＣＰＣｍおよびコンパレータＣＰＳ１〜ＣＰＳｎからの出力信号に基づいて、互いに接触している列ラインと行ラインとを検出することにより、タッチ位置を特定している。ここで、コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍは、「回り込み」が発生していない場合の行ラインＬＣ１〜ＬＣｍからの出力電圧よりも若干低く設定され、コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力される閾値電圧ＶＳ１〜ＶＳｎは、「回り込み」が発生していない場合の列ラインＬＳ１〜ＬＳｎからの出力電圧よりも若干高く設定されている。これにより、「回り込み」によって、タッチされていない位置をタッチ位置として誤って特定されることを防止している。
【００２３】
特許文献２に記載のタッチ位置検出装置の変形例について、図１６〜図１８を参照して説明する。
【００２４】
図１６は、特許文献２に記載のタッチ位置検出装置４０１の構成を示す図である。タッチ位置検出装置４０１は、タッチパネル４０２と、列ラインドライバ４０３と、行ラインドライバ４０４とを備えている。タッチパネル４０２の構成は、図１３に示すタッチパネル３０２と同様である。
【００２５】
列ラインドライバ４０３は、図１３に示す列ラインドライバ３０３において、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎをｎ個のＡＤコンバータＡＳ１〜ＡＳｎに置き換えた構成である。各ＡＤコンバータＡＳ１〜ＡＳｎの入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。各ＡＤコンバータＡＳ１〜ＡＳｎは、各列ラインＬＳ１〜ＬＳｎからの出力電圧をデジタル信号に変換して図示しないＣＰＵに出力する。
【００２６】
行ラインドライバ４０４は、図１３に示す行ラインドライバ３０４において、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍをｍ個のＡＤコンバータＡＣ１〜ＡＣｍに置き換えた構成である。各ＡＤコンバータＡＣ１〜ＡＣｍの入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。各ＡＤコンバータＡＣ１〜ＡＣｍは、各行ラインＬＣ１〜ＬＣｍからの出力電圧をデジタル信号に変換して図示しないＣＰＵに出力する。
【００２７】
列ラインドライバ４０３の各スリーステートバッファＢＳ１〜ＢＳｎは、図１３に示す列ラインドライバ３０３の各スリーステートバッファＢＳ１〜ＢＳｎと同様に、図示しない制御部からの制御信号によって各列ラインＬＳ１〜ＬＳｎを順次駆動する。また、行ラインドライバ４０４の各スリーステートバッファＢＣ１〜ＢＣｍは、図１３に示す行ラインドライバ３０４の各スリーステートバッファＢＣ１〜ＢＣｍと同様に、図示しない制御部からの制御信号によって各行ラインＬＣ１〜ＬＣｍを順次駆動する。
【００２８】
図１７は、点Ｐ４０１がタッチされた状態におけるタッチ位置検出装置４０１を示す図である。点Ｐ４０１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、列ラインＬＳｉが駆動されると、矢印のように電流が流れ、行ラインＬＣｉの一端からＡＤコンバータＡＣｉに電圧が出力される。また、点Ｐ４０１がタッチされた状態で、行ラインＬＣｉが駆動されると、矢印のように電流が流れ、列ラインＬＳｉの一端からＡＤコンバータＡＳｉに電圧が出力される。
【００２９】
タッチ位置検出装置４０１においても、「回り込み」の問題を回避するため、ＡＤコンバータＡＣｉおよびＡＤコンバータＡＳｉから出力されるデジタル値を、所定のデジタル値と比較することによりタッチ位置を特定している。例えば、図１８に示すように、点Ｐ４０２〜Ｐ４０４がタッチされていることにより「回り込み」が発生している場合、行ラインＬＣｉからの出力電圧は、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧よりも低くなり、列ラインＬＳｉからの出力電圧は、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧よりも高くなる。
【００３０】
そこで、タッチ位置検出装置４０１では、図示しないＣＰＵが、ＡＤコンバータＡＣｉからのデジタル値を、「回り込み」が発生していない場合の行ラインＬＣｉからの出力電圧に相当するデジタル値よりも若干低いデジタル値と比較し、ＡＤコンバータＡＳｉからのデジタル値を、「回り込み」が発生していない場合の列ラインＬＳｉからの出力電圧に相当するデジタル値よりも若干高いデジタル値と比較する。これらの比較に基づいてタッチ位置を特定することにより、「回り込み」が発生した場合に、タッチされていない位置をタッチ位置として誤って特定することを防止することができる。
【先行技術文献】
【特許文献】
【００３１】
【特許文献１】特開平９−４５１８４号公報（１９９７年２月１４日公開）
【特許文献２】欧州特許出願公開第１９５０６４９号明細書（２００８年７月３０日公開）
【発明の概要】
【発明が解決しようとする課題】
【００３２】
しかしながら、図１３に示すタッチ位置検出装置３０１および図１６に示すタッチ位置検出装置４０１は、以下のような問題を有している。
【００３３】
図１９は、点Ｐ３０１および点Ｐ３０５がタッチされた状態におけるタッチ位置検出装置３０１を示す図である。点Ｐ３０５がタッチされている場合、列ラインＬＳ１を駆動させると、破線矢印に示すように電流が流れる。ここで、破線矢印に示す電流経路は、実線矢印に示す電流経路よりも短いため、行ラインＬＣ１からの出力電圧は、行ラインＬＣｉからの出力電圧よりも高くなる。このため、コンパレータＣＰＣ１の−入力端子に入力される閾値電圧ＶＣ１は、コンパレータＣＰＣｉの−入力端子に入力される閾値電圧ＶＣｉよりも高く設定する必要がある。このように、各行ラインＬＣ１〜ＬＣｍからの出力電圧は、電流経路によって異なるため、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍが互いに異なるように設定しなければならない。
【００３４】
また、図２０に示すように、同じ行ラインＬＣｉ上にある点Ｐ３０１と点Ｐ３０６とが異なるタイミングでタッチされる場合、点Ｐ３０６を経由してコンパレータＣＰＣｉに流れる電流経路と、点Ｐ３０１を経由してコンパレータＣＰＣｉに流れる電流経路とは、互いに長さが異なる。したがって、同じ行ラインＬＣｉであっても、駆動する列ラインによって出力電圧が異なる。このため、駆動する列ラインが変わるたびに、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣ１〜ＶＣｍを変化させなければならない。このように、行ラインからの出力電圧は、行ラインごと、並びに、駆動する列ラインごとに異なる。同様に、列ラインからの出力電圧も、列ラインごと、並びに、駆動する行ラインごとに異なる。したがって、閾値電圧ＶＣ１〜ＶＣｍを発生させるための構成が非常に複雑になる。
【００３５】
また、図１６に示すタッチ位置検出装置４０１は、ＡＤコンバータによって列ラインおよび行ラインからの出力電圧をデジタル値に変換して、ＣＰＵによって演算処理する構成である。しかしながら、一般にＡＤコンバータは、複雑で高価な回路である。また、タッチ位置検出装置４０１においても、図１３に示すタッチ位置検出装置３０１と同様、行ラインからの出力電圧が、行ラインごと、並びに、駆動する列ラインごとに異なり、列ラインからの出力電圧が、列ラインごと、並びに、駆動する行ラインごとに異なる。このため、ＡＤコンバータの各々から出力されるデジタル値のＣＰＵにおける演算処理が複雑になる。特に、列ラインおよび行ラインの本数を増やして高精細化を図った場合、複数のチップによってＣＰＵを構成する必要があるため、コストが増加してしまう。
【００３６】
以上のように、従来のタッチ位置検出装置３０１・４０１は、「回り込み」を回避しつつ正確なタッチ位置を検出するために、構成が複雑になるという問題を有している。
【００３７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、低コストで構成が簡単なタッチ位置検出装置を実現することにある。
【課題を解決するための手段】
【００３８】
上記の課題を解決するために、本発明に係るタッチ位置検出装置は、行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備えることを特徴としている。
【００３９】
上記の構成によれば、タッチパネルへの押圧によって列ラインと行ラインとが接触しているときに、列ライン駆動部が各列ラインを順次駆動すると、行ラインと接触している列ラインから接触位置を経由して、列ラインと接触している行ラインを介して行ライン検出部に電圧が入力される。また、タッチパネルへの押圧によって列ラインと行ラインとが接触しているときに、行ライン駆動部が各行ラインを順次駆動すると、列ラインと接触している行ラインから接触位置を経由して、行ラインと接触している列ラインを介して列ライン検出部に電圧が入力される。そのため、第１の閾値電圧を、「回り込み」が発生していない場合に行ライン検出部に入力される電圧よりも若干異なるように設定することで、より具体的には、第１の閾値電圧を、「回り込み」が発生していない場合に行ライン検出部に入力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して行ライン検出部に入力される電圧との間に設定することで、行ライン検出部は、「回り込み」が発生していない場合のみ、列ラインと接触している行ラインを検出する。また、第２の閾値電圧を、「回り込み」が発生していない場合に列ライン検出部に入力される電圧よりも若干異なるように設定することで、より具体的には、第１の閾値電圧を、「回り込み」が発生していない場合に列ライン検出部に入力される電圧と、「回り込み」が発生している場合の電流経路のうち最短の電流経路を介して列ライン検出部に入力される電圧との間に設定することで、列ライン検出部は、「回り込み」が発生していない場合のみ、行ラインと接触している列ラインを検出する。これにより、「回り込み」が発生している場合に、誤ったタッチ位置の検出を回避することができる。
【００４０】
さらに、入力電圧定常手段によって、列ラインのいずれか１本と行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定になっている。すなわち、「回り込み」が発生していない場合に行ラインから行ライン検出部に入力される電圧が、接触位置に関わらず一定であり、列ラインから列ライン検出部に入力される電圧が、接触位置に関わらず一定である。
【００４１】
そのため、従来のタッチ位置検出装置のように、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。よって、第１の閾値電圧および第２の閾値電圧を発生する電圧源の構成を簡略化することができる。したがって、低コストで構成が簡単なタッチ位置検出装置を実現できるという効果を奏する。
【００４２】
本発明に係るタッチ位置検出装置では、上記入力電圧定常手段は、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和、および、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする抵抗値定常手段であり、上記抵抗値定常手段は、上記列ラインと同数の列ライン抵抗と、上記行ラインと同数の行ライン抵抗とを備え、各列ライン抵抗の一端は、上記列ライン駆動部と上記列ライン検出部とに接続され、各列ライン抵抗の他端は、各列ラインの上記一端に接続され、各行ライン抵抗の一端は、上記行ライン駆動部と上記行ライン検出部とに接続され、各行ライン抵抗の他端は、各行ラインの上記一端に接続され、上記列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧は、互いに等しく、上記行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧は、互いに等しく、各列ライン抵抗は、接続される列ラインの上記行ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さく、各行ライン抵抗は、接続される行ラインの上記列ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さいことが好ましい。
【００４３】
列ラインと行ラインとが接触している場合に、行ラインと接触する列ラインの一端から接触位置を経由して列ラインと接触する行ラインの一端までの抵抗値は、接触位置によって異なる。そこで、上記の構成では、列ライン抵抗が各列ラインの一端に接続され、行ライン抵抗が各行ラインの一端に接続され、各列ライン抵抗は、接続される列ラインの行ラインの一端側からの配列の順番が大きいほど、抵抗値が小さく、各行ライン抵抗は、接続される行ラインの列ラインの一端側からの配列の順番が大きいほど、抵抗値が小さくなっている。これにより、列ラインのいずれか１本と行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和が、接触位置によらず一定であり、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和が、接触位置によらず一定である。また、列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧が、互いに等しく、行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧が、互いに等しい。したがって、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧が、接触位置にかかわらず一定となり、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、接触位置にかかわらず一定となる。そのため、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。
【００４４】
本発明に係るタッチ位置検出装置では、上記入力電圧定常手段は、上記行ラインの上記一端側からの配列の順番が大きい列ラインほど、上記列ライン駆動部が印加する電圧を高く設定する列ライン印加電圧設定手段と、上記列ラインの上記一端側からの配列の順番が大きい行ラインほど、上記行ライン駆動部が印加する電圧を高く設定する行ライン印加電圧設定手段と、で構成されることが好ましい。
【００４５】
列ラインと行ラインとが接触している場合に、接触位置が行ラインの一端側から離れるほど、また、列ラインの一端側から離れるほど、列ラインの一端から接触位置を経由して行ラインの一端までの抵抗値が高くなる。そこで、上記の構成では、行ラインの一端側からの配列の順番が大きい列ライン、すなわち、行ラインの一端側から離れている列ラインほど、列ライン駆動部が印加する電圧が高く、列ラインの一端側からの配列の順番が大きい行ライン、すなわち、列ラインの一端側から離れている行ラインほど、行ライン駆動部が印加する電圧が高くなっている。したがって、列ラインに接触する行ラインの一端から行ライン検出部に入力される電圧が、接触位置にかかわらず一定となり、行ラインに接触する列ラインの一端から列ライン検出部に入力される電圧が、接触位置にかかわらず一定となる。そのため、第１の閾値電圧を各行ラインごとに変化させたり、第２の閾値電圧を各列ラインごとに変化させたりする必要がない。
【００４６】
本発明に係るタッチ位置検出装置では、上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、上記行ライン駆動部および上記行ライン検出部を、各行ライン抵抗の一端と択一的に順次接続する第１のセレクタと、上記列ライン駆動部および上記列ライン検出部を、各列ライン抵抗の一端と択一的に順次接続する第２のセレクタとを備えることが好ましい。
【００４７】
本発明に係るタッチ位置検出装置では、上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、上記行ライン駆動部および上記行ライン検出部を、各行ラインの一端と択一的に順次接続する第１のセレクタと、上記列ライン駆動部および上記列ライン検出部を、各列ラインの一端と択一的に順次接続する第２のセレクタとを備えることが好ましい。
【００４８】
上記の構成によれば、第１のセレクタによって、行ライン駆動部および行ライン検出部を、それぞれ行ライン毎に設けることなく共通化することができる。また、第２のセレクタによって、列ライン駆動部および列ライン検出部を、それぞれ列ライン毎に設けることなく共通化することができる。したがって、タッチ位置検出装置の構成をさらに簡単にすることができる。
【発明の効果】
【００４９】
以上のように、本発明に係るタッチ位置検出装置は、行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備える構成であるので、低コストで構成が簡単なタッチ位置検出装置を実現できるという効果を奏する。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係るタッチ位置検出装置の構成を示す図である。
【図２】上記タッチ位置検出装置において、３箇所がタッチされた状態を示す図である。
【図３】上記タッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図４】上記タッチ位置検出装置の行ラインドライバの各コンパレータの−入力端子に共通の閾値電圧を入力するための構成の一例を示す回路図である。
【図５】本発明の実施形態の変形例に係るタッチ位置検出装置の構成を示す図である。
【図６】図５に示すタッチ位置検出装置において、３箇所がタッチされた状態を示す図である。
【図７】本実施形態の変形例に係る行ラインドライバの構成を示す図である。
【図８】本実施形態の変形例に係る列ラインドライバの構成を示す図である。
【図９】本実施形態の他の変形例に係る行ラインドライバの構成を示す図である。
【図１０】本実施形態の他の変形例に係る列ラインドライバの構成を示す図である。
【図１１】（ａ）および（ｂ）は、アナログ型のタッチパネルを用いたタッチ位置検出装置の概略構成を示す斜視図であり、（ｃ）は、当該タッチ位置検出装置の概略構成を示す回路図である。
【図１２】特許文献１に記載のタッチ位置検出装置の構成を示す平面図である。
【図１３】特許文献２に記載のタッチ位置検出装置の構成を示す図である。
【図１４】図１３に示すタッチ位置検出装置において、１箇所がタッチされた状態を示す図である。
【図１５】図１３に示すタッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図１６】特許文献２に記載の他のタッチ位置検出装置の構成を示す図である。
【図１７】図１６に示すタッチ位置検出装置において、１箇所がタッチされた状態を示す図である。
【図１８】図１６に示すタッチ位置検出装置において、「回り込み」が発生した状態を示す図である。
【図１９】図１３に示すタッチ位置検出装置において、２箇所がタッチされた状態を示す図である。
【図２０】図１３に示すタッチ位置検出装置において、同じ行ライン上の２箇所がタッチされた状態を示す図である。
【発明を実施するための形態】
【００５１】
本発明の一実施形態について図１〜図１０を参照して説明する。
【００５２】
図１は、本実施形態に係るタッチ位置検出装置１の構成を示す図である。タッチ位置検出装置１は、タッチパネル２と、列ラインドライバ３と、行ラインドライバ４と、ｎ個の列ライン抵抗ＲＳ１〜ＲＳｎと、ｍ個の行ライン抵抗ＲＣ１〜ＲＣｍとを備えている。タッチパネル２は、図１３に示すタッチパネル３０２と同一の構成であり、行方向に配列されるｎ本の列ラインＬＳ１〜ＬＳｎと、列ラインＬＳ１〜ＬＳｎと離間して列方向に配列されるｍ本の行ラインＬＣ１〜ＬＣｍとを有している。図１では、列ラインが１４本、行ラインが１６本示されているが、列ラインおよび行ラインの本数は、タッチパネル２のサイズや位置検出精度によって、適宜設定される。なお、図１において、図１３に示される部材と同一の部材については、便宜上、同一の符号を付している。
【００５３】
列ライン抵抗ＲＳ１〜ＲＳｎは、タッチパネル２と列ラインドライバ３との間に設けられている。また、行ライン抵抗ＲＣ１〜ＲＣｍは、タッチパネル２と行ラインドライバ４との間に設けられている。各列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値については、後述する。
【００５４】
列ラインドライバ３は、ｎ個のスリーステートバッファＢＳ１〜ＢＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は電源Ｖｃｃに接続されている。また、各スリーステートバッファＢＳ１〜ＢＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。各列ライン抵抗ＲＳ１〜ＲＳｎの他端は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００５５】
列ラインドライバ３の各スリーステートバッファＢＳ１〜ＢＳｎは、特許請求の範囲に記載の列ライン駆動部に相当する部材であり、図示しない制御部からの制御信号がＨレベルになると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端に電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。ここで、スリーステートバッファＢＳ１〜ＢＳｎへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１において左からｉ番目の列ラインＬＳｉに接続されるスリーステートバッファＢＳｉへの制御信号がＨレベルであるとき、他の列ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、列ラインＬＳｉが駆動されているとき、他の列ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各列ラインＬＳ１〜ＬＳｎは、各スリーステートバッファＢＳ１〜ＢＳｎによって順次駆動される。
【００５６】
列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎは、特許請求の範囲に記載の列ライン検出部に相当する部材である。各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、閾値電圧ＶＳ（第２の閾値電圧）が入力されている。また、各列ライン抵抗ＲＳ１〜ＲＳｎの一端は、抵抗Ｒｂ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＳ１〜ＣＰＳｎは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００５７】
行ラインドライバ４は、ｍ個のスリーステートバッファＢＣ１〜ＢＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は接地されている。また、各スリーステートバッファＢＣ１〜ＢＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。各行ライン抵抗ＲＣ１〜ＲＣｍの他端は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００５８】
行ラインドライバ４の各スリーステートバッファＢＣ１〜ＢＣｍは、特許請求の範囲に記載の行ライン駆動部に相当する部材であり、図示しない制御部からの制御信号がＨレベルになると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端に電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。ここで、スリーステートバッファＢＣ１〜ＢＣｍへの制御信号は、順次Ｈレベルになるように制御される。例えば、図１において上からｉ番目の行ラインＬＣｉに接続されるスリーステートバッファＢＣｉへの制御信号がＨレベルであるとき、他の行ラインに接続されるスリーステートバッファへの制御信号はＬレベルとなっている。すなわち、行ラインＬＣｉが駆動されているとき、他の行ラインに接続されるスリーステートバッファは、ハイインピーダンス状態となっている。これにより、各行ラインＬＣ１〜ＬＣｍは、各スリーステートバッファＢＣ１〜ＢＣｍによって順次駆動される。
【００５９】
行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍは、特許請求の範囲に記載の行ライン検出部に相当する部材である。各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、閾値電圧ＶＣ（第１の閾値電圧）が入力されている。また、各行ライン抵抗ＲＣ１〜ＲＣｍの一端は、抵抗Ｒｄ（抵抗値１００ｋΩ）を介して電源Ｖｃｃに接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍは、＋入力端子への入力電圧と−入力端子への入力電圧とを比較して、＋入力端子への入力電圧のほうが−入力端子への入力電圧よりも大きい場合に、Ｈレベルの信号を出力する。
【００６０】
列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎおよび行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍからの出力信号は、図示しないＣＰＵに入力される。ＣＰＵは、コンパレータＣＰＳ１〜ＣＰＳｎのうちいずれかのコンパレータからＨレベルの信号が出力されると、Ｈレベルの信号を出力したコンパレータの−入力端子に電圧を入力した行ラインが、いずれかの列ラインと接触したと判定する。また、ＣＰＵは、コンパレータＣＰＣ１〜ＣＰＣｍのうちいずれかのコンパレータからＨレベルの信号が出力されると、Ｈレベルの信号を出力したコンパレータの＋入力端子に電圧を入力した列ラインが、いずれかの行ラインと接触したと判定する。これにより、タッチパネル２への押圧によって互いに接触している列ラインと行ラインとが特定され、タッチ位置検出装置１は、タッチ位置を検出することができる。なお、各コンパレータＣＰＣ１〜ＣＰＣｍ、ＣＰＳ１〜ＣＰＳｎの出力端子とＣＰＵとの間に、フリップフロップを設けてもよい。
【００６１】
本実施形態に係るタッチ位置検出装置１は、図１３に示す従来のタッチ位置検出装置３０１と比較して、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｎとをさらに備えている点、および、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子と各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子にそれぞれ閾値電圧ＶＳ・ＶＣが入力される点で異なっている。タッチ位置検出装置１では、列ライン抵抗ＲＳ１〜ＲＳｎおよび行ライン抵抗ＲＣ１〜ＲＣｎとが設けられていることにより、列ラインＬＳ１〜ＬＳｎのいずれか１本（例えば列ラインＬＳｉとする）と行ラインＬＣ１〜ＬＣｍのいずれか１本（例えば行ラインＬＣｉとする）とが接触する場合に、列ラインＬＳｉに接触する行ラインＬＣｉの一端からコンパレータＣＰＣｉに入力される電圧、および、行ラインＬＣｉに接触する列ラインＬＳｉの一端からコンパレータＣＰＳｉに入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定となっている。まず、各列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値について説明する。
【００６２】
列ライン抵抗ＲＳ１〜ＲＳｎは、接続される列ラインの行ラインの一端側（行ラインドライバ４側）からの配列の順番が大きいほど（すなわち、行ラインの一端側から遠いほど）、抵抗値が小さい。すなわち、列ライン抵抗ＲＳ１の抵抗値＞列ライン抵抗ＲＳ２の抵抗値＞・・・＞列ライン抵抗ＲＳｎの抵抗値、となっている。より具体的には、列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとで形成される各マトリクスの横方向の一辺の長さをΔｘとすると、隣り合う列ライン抵抗の抵抗値の差が、行ラインの長さΔｘあたりの抵抗値と等しくなるように設定されている。
【００６３】
換言すると、列ライン抵抗ＲＳｉの抵抗値は、列ライン抵抗ＲＳｉが接続される列ラインＬＳｉと、図１における右端の列ラインＬＳｎとの間の距離における、行ラインの抵抗値（例えば、列ラインＬＳｉおよび行ラインＬＣ１の交点と、列ラインＬＳｎおよび行ラインＬＣ１の交点との間の抵抗値）に等しくなるように設定される。例えば、列ラインＬＳ１〜ＬＳｎの本数が１００本であり、行ラインの長さΔｘあたりの抵抗値が１００Ωである場合、列ライン抵抗ＲＳ１の抵抗値＝９９００Ω、列ライン抵抗ＲＳ２の抵抗値＝９８００Ω、列ライン抵抗ＲＳ３の抵抗値＝９７００Ω、・・・、列ライン抵抗ＲＳ１００の抵抗値＝０Ω、のように設定される。
【００６４】
また、行ライン抵抗ＲＣ１〜ＲＣｍは、接続される行ラインの列ラインの一端側（列ラインドライバ３側）からの配列の順番が大きいほど（すなわち、列ラインの一端側から遠いほど）、抵抗値が小さい。すなわち、行ライン抵抗ＲＣ１の抵抗値＞行ライン抵抗ＲＣ２の抵抗値＞・・・＞行ライン抵抗ＲＣｍの抵抗値、となっている。より具体的には、列ラインＬＳ１〜ＬＳｎと行ラインＬＣ１〜ＬＣｍとで形成される各マトリクスの縦方向の一辺の長さをΔｙとすると、隣り合う行ライン抵抗の抵抗値の差が、列ラインの長さΔｙあたりの抵抗値と等しくなるように設定されている。
【００６５】
換言すると、行ライン抵抗ＲＣｉの抵抗値は、行ライン抵抗ＲＣｉが接続される行ラインＬＣｉと、図１における下端の行ラインＬＣｍとの間の距離における、列ラインの抵抗値（例えば、行ラインＬＣｉおよび列ラインＬＳ１の交点と、行ラインＬＣｍおよび列ラインＬＳ１の交点との間の抵抗値）に等しくなるように設定される。例えば、行ラインＬＣ１〜ＬＣｍの本数が１００本であり、行ラインの長さΔｙあたりの抵抗値が１００Ωである場合、行ライン抵抗ＲＣ１の抵抗値＝９９００Ω、行ライン抵抗ＲＣ２の抵抗値＝９８００Ω、行ライン抵抗ＲＣ３の抵抗値＝９７００Ω、・・・、行ライン抵抗ＲＣ１００の抵抗値＝０Ω、のように設定される。
【００６６】
各列ライン抵抗ＲＳ１〜ＲＳｎおよび各行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値を以上のように設定することにより、各列ライン抵抗ＲＳ１〜ＲＳｎと各行ライン抵抗ＲＣ１〜ＲＣｍとは、特許請求の範囲に記載の抵抗値定常手段を構成する。すなわち、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触する場合に、接触する列ラインを駆動するスリーステートバッファと接触位置との間の抵抗値と、接触する行ラインからの出力電圧が＋入力端子に入力されるコンパレータと接触位置との間の抵抗値との和が、互いに接触する列ラインと行ラインとの組み合わせによらず一定である。また、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触する場合に、接触する行ラインを駆動するスリーステートバッファと接触位置との間の抵抗値と、接触する列ラインからの出力電圧が−入力端子に入力されるコンパレータと接触位置との間の抵抗値との和が、互いに接触する列ラインと行ラインとの組み合わせによらず一定である。
【００６７】
換言すると、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触し、接触する列ラインまたは行ラインが駆動された場合に、列ラインドライバ３と行ラインドライバ４との間を、接触位置を経由して流れる電流の経路の抵抗値が、接触位置に関わらず一定である。
【００６８】
図２は、点Ｐ１〜Ｐ３がタッチされた状態におけるタッチ位置検出装置１を示す図である。点Ｐ１がタッチされると、列ラインＬＳｉと行ラインＬＣｉとが接触する。この状態で、各列ラインＬＳ１〜ＬＳｎが順次駆動され、スリーステートバッファＢＳｉへの制御信号がＨレベルになると、実線矢印のように電流が流れ、行ラインＬＣｉの一端からコンパレータＣＰＣｉの＋入力端子に電圧が出力される。また、点Ｐ１がタッチされた状態で、各行ラインＬＣ１〜ＬＣｍが駆動され、スリーステートバッファＢＣｉへの制御信号がＨレベルになると、矢印のように電流が流れ、列ラインＬＳｉの一端からコンパレータＣＰＳｉの−入力端子に電圧が出力される。このように、列ラインＬＳｉと行ラインＬＣｉとが接触している場合、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、行ラインＬＣｉの一端から電圧が出力され、各行ラインＬＣ１〜ＬＣｍが駆動されると、列ラインＬＳｉの一端から電圧が出力される。
【００６９】
同様に、点Ｐ２がタッチされると、列ラインＬＳ１と行ラインＬＣ１とが接触し、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、一点鎖線矢印のように電流が流れる。また、点Ｐ３がタッチされると、列ラインＬＳｎと行ラインＬＣｍとが接触し、各列ラインＬＳ１〜ＬＳｎが順次駆動されると、破線矢印のように電流が流れる。ここで、実線矢印で示される電流経路（以下「電流経路１」）と、一点鎖線矢印で示される電流経路（以下「電流経路２」）と、破線矢印で示される電流経路（以下「電流経路３」）とを比較すると、電流経路２、電流経路１、電流経路３の順で長くなるため、タッチパネル２における抵抗値は、電流経路２＜電流経路１＜電流経路３となる。
【００７０】
これに対し、列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値が、列ライン抵抗ＲＳ１の抵抗値＞列ライン抵抗ＲＳ２の抵抗値＞・・・＞列ライン抵抗ＲＳｎの抵抗値、となるように設定され、行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値が、行ライン抵抗ＲＣ１の抵抗値＞行ライン抵抗ＲＣ２の抵抗値＞・・・＞行ライン抵抗ＲＣｍの抵抗値、となるように設定されている。これにより、列ラインと行ラインとの接触位置を経由して列ラインドライバ３と行ラインドライバ４との間を流れる電流の経路の抵抗値が、接触位置に関わらず一定となっている。例えば、図２において、電流経路１、電流経路２および電流経路３は、経路全体の抵抗値が互いに等しくなっている。
【００７１】
また、各スリーステートバッファＢＳ１〜ＢＳｎの入力端子は、いずれも電源Ｖｃｃに接続されているので、各スリーステートバッファＢＳ１〜ＢＳｎが各列ラインＬＳ１〜ＬＳｎを駆動しているときに各列ライン抵抗ＲＳ１〜ＲＳｎに印加される電圧は、互いに等しい。したがって、「回り込み」が発生していない場合に、各行ライン抵抗ＲＣ１〜ＲＣｍから各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧は、互いに等しくなる。例えば、図２において、コンパレータＣＰＣ１の＋入力端子に入力される電圧Ｖ１と、コンパレータＣＰＣｉの＋入力端子に入力される電圧Ｖｉと、コンパレータＣＰＣｍの＋入力端子に入力される電圧Ｖｍとは、互いに等しくなる。これにより、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、互いに等しく設定することができる。
【００７２】
なお、図３に示すように、点Ｐ４〜Ｐ６がタッチされることにより、「回り込み」が発生した場合、列ラインＬＳｉが駆動されたときに、行ラインＬＣｉからコンパレータＣＰＣｉの＋入力端子に入力される電圧は、図２に示す電圧Ｖｉよりも低くなる。このため、タッチ位置検出装置１では、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、「回り込み」が発生していない場合に、各行ライン抵抗ＲＣ１〜ＲＣｍから各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧（Ｖ１＝Ｖｉ＝Ｖｍ）よりも若干低く設定している。これにより、「回り込み」が発生した場合に、コンパレータＣＰＣ１〜ＣＰＣｍのいずれかの＋入力端子に電圧が入力されても、当該コンパレータからＨレベルの信号が出力されることはない。これにより、「回り込み」によって、タッチされていない位置をタッチ位置として誤って特定されることを防止している。
【００７３】
続いて、図２を再び参照して、行ラインＬＣ１〜ＬＣｍが駆動される場合について説明する。上記のように、列ラインＬＳ１〜ＬＳｎのいずれか１本と行ラインＬＣ１〜ＬＣｍのいずれか１本とが接触し、接触する列ラインまたは行ラインが駆動された場合に、列ラインドライバ３と行ラインドライバ４との間を接触位置を経由して流れる電流の経路の抵抗値が、接触位置に関わらず一定である。また、各スリーステートバッファＢＣ１〜ＢＣｍの入力端子は、いずれも接地されているので、各スリーステートバッファＢＣ１〜ＢＣｍが各行ラインＬＣ１〜ＬＣｍを駆動しているときに各行ライン抵抗ＲＣ１〜ＲＣｍに印加される電圧は、互いに等しい。このため、行ラインＬＣ１〜ＬＣｍが駆動される場合、各列ライン抵抗ＲＳ１〜ＲＳｎから各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧は、互いに等しくなる。これにより、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力する閾値電圧ＶＳを、互いに等しく設定することができる。
【００７４】
図４は、行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に共通の閾値電圧ＶＣを入力するための構成の一例を示す回路図である。電源Ｖｃｃと接地との間に、分圧抵抗Ｒｅと分圧抵抗Ｒｆとが直列接続されており、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子が、分圧抵抗Ｒｅと分圧抵抗Ｒｆとの接続点に接続されている。各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣは、分圧抵抗Ｒｅおよび分圧抵抗Ｒｆの抵抗値により、設定される。なお、分圧抵抗Ｒｅおよび分圧抵抗Ｒｆの代わりに、ツェナーダイオードを用いてもよい。
【００７５】
このように、本実施形態に係るタッチ位置検出装置１では、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力される閾値電圧ＶＣが互いに等しいので、閾値電圧ＶＣを発生する電圧源を共通化することができる。また、列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に共通の閾値電圧ＶＳを入力するための構成についても、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力される閾値電圧ＶＳが互いに等しいので、閾値電圧ＶＳを発生させるための電圧源を共通化することができる。したがって、タッチ位置検出装置１の構成を従来のタッチ位置検出装置に比べて大幅に簡略化することができる。
【００７６】
続いて、本実施形態の変形例について図５〜図１０を参照して説明する。
【００７７】
図５は、本実施形態の変形例に係るタッチ位置検出装置１１の構成を示す図である。同図では、図１に示すタッチ位置検出装置１におけるものと異なる機能を有する部材についてのみ、異なる符号を付記し、タッチ位置検出装置１におけるものと同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００７８】
タッチ位置検出装置１１は、タッチパネル２と、列ラインドライバ１３と、行ラインドライバ１４とを備えている。すなわち、タッチ位置検出装置１１は、図１に示すタッチ位置検出装置１と比較して、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｍとを備えておらず、列ラインドライバ３および行ラインドライバ４を、それぞれ列ラインドライバ１３および行ラインドライバ１４に置き換えた構成である。
【００７９】
列ラインドライバ１３は、ｎ個のＤＡコンバータＤＳ１〜ＤＳｎと、ｎ個のコンパレータＣＰＳ１〜ＣＰＳｎとを備えている。各ＤＡコンバータＤＳ１〜ＤＳｎの入力端子には図示しないＣＰＵからデジタル信号が入力される。また、各ＤＡコンバータＤＳ１〜ＤＳｎの出力端子は、抵抗Ｒａ（抵抗値１〜５ｋΩ）を介して各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。
【００８０】
列ラインドライバ１３の各コンパレータＣＰＳ１〜ＣＰＳｎは、図１に示す列ラインドライバ３の各コンパレータＣＰＳ１〜ＣＰＳｎと、同様の構成である。すなわち、各コンパレータＣＰＳ１〜ＣＰＳｎの−入力端子は、各列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。一方、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子には、共通の閾値電圧ＶＳ（第２の閾値電圧）が入力されている。
【００８１】
このように、列ラインドライバ１３は、図１に示す列ラインドライバ３において、スリーステートバッファＢＳ１〜ＢＳｎをＤＡコンバータＤＳ１〜ＤＳｎに置き換えた構成である。
【００８２】
列ラインドライバ１３の各ＤＡコンバータＤＳ１〜ＤＳｎは、特許請求の範囲に記載の列ライン駆動部に相当する部材であり、ＣＰＵからデジタル信号が入力されると、それぞれ各列ラインＬＳ１〜ＬＳｎの一端にデジタル信号に応じた電圧を印加することにより、各列ラインＬＳ１〜ＬＳｎを駆動する。また、ＤＡコンバータＤＳ１〜ＤＳｎは、ＣＰＵからデジタル信号が入力されない場合、ハイインピーダンス状態となる。ここで、ＣＰＵは、各列ラインＬＳ１〜ＬＳｎが順次駆動されるように、各ＤＡコンバータＤＳ１〜ＤＳｎにデジタル信号を出力する。
【００８３】
行ラインドライバ１４は、ｍ個のＤＡコンバータＤＣ１〜ＤＣｍと、ｍ個のコンパレータＣＰＣ１〜ＣＰＣｍとを備えている。各ＤＡコンバータＤＣ１〜ＤＣｍの入力端子には図示しないＣＰＵからデジタル信号が入力される。また、各ＤＡコンバータＤＣ１〜ＤＣｍの出力端子は、抵抗Ｒｃ（抵抗値１〜５ｋΩ）を介して各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。
【００８４】
行ラインドライバ１４の各コンパレータＣＰＣ１〜ＣＰＣｍは、図１に示す行ラインドライバ４の各コンパレータＣＰＣ１〜ＣＰＣｍと、同様の構成である。すなわち、各コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子は、各行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。一方、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子には、共通の閾値電圧ＶＣ（第１の閾値電圧）が入力されている。
【００８５】
このように、行ラインドライバ１４は、図１に示す行ラインドライバ４において、スリーステートバッファＢＣ１〜ＢＣｍをＤＡコンバータＤＣ１〜ＤＣｍに置き換えた構成である。
【００８６】
行ラインドライバ１４の各ＤＡコンバータＤＣ１〜ＤＣｍは、特許請求の範囲に記載の行ライン駆動部に相当する部材であり、ＣＰＵからデジタル信号が入力されると、それぞれ各行ラインＬＣ１〜ＬＣｍの一端にデジタル信号に応じた電圧を印加することにより、各行ラインＬＣ１〜ＬＣｍを駆動する。また、ＤＡコンバータＤＣ１〜ＤＣｍは、ＣＰＵからデジタル信号が入力されない場合、ハイインピーダンス状態となる。ここで、ＣＰＵは、各行ラインＬＣ１〜ＬＣｍが順次駆動されるように、各ＤＡコンバータＤＣ１〜ＤＣｍにデジタル信号を出力する。
【００８７】
図５に示すタッチ位置検出装置１１は、図１に示すタッチ位置検出装置１と同様、列ラインＬＳ１〜ＬＳｎのいずれか１本（例えば列ラインＬＳｉとする）と行ラインＬＣ１〜ＬＣｍのいずれか１本（例えば行ラインＬＣｉとする）とが接触する場合に、列ラインＬＳｉに接触する行ラインＬＣｉの一端からコンパレータＣＰＣｉに入力される電圧、および、行ラインＬＣｉに接触する列ラインＬＳｉの一端からコンパレータＣＰＳｉに入力される電圧が、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定となる構成である。例えば、図６に示すように、点Ｐ１〜Ｐ３がタッチされた場合、実線矢印で示される電流経路１からコンパレータＣＰＣｉの＋入力端子に入力される電圧Ｖｉと、一点鎖線矢印で示される電流経路２からコンパレータＣＰＣ１の＋入力端子に入力される電圧Ｖ１と、破線矢印で示される電流経路３からコンパレータＣＰＣｍの＋入力端子に入力される電圧Ｖｍとが、互いに等しくなる。
【００８８】
この構成を実現するために、タッチ位置検出装置１１では、行ラインＬＣ１〜ＬＣｍの一端側（行ラインドライバ１４側）からの配列の順番が大きい列ラインほど（すなわち、行ラインＬＣ１〜ＬＣｍの一端側から遠い列ラインほど）、各ＤＡコンバータＤＳ１〜ＤＳｎが印加する電圧が高くなり、列ラインＬＳ１〜ＬＳｎの一端側（列ラインドライバ１３側）からの配列の順番が大きい行ラインほど（すなわち、列ラインＬＳ１〜ＬＳｎの一端側から遠い行ラインほど）、各ＤＡコンバータＤＣ１〜ＤＣｍが印加する電圧が高くなるように設定されている。具体的には、ＤＡコンバータＤＳ１〜ＤＳｎの出力電圧は、ＤＡコンバータＤＳ１の出力電圧＜ＤＡコンバータＤＳ２の出力電圧＜・・・＜ＤＡコンバータＤＳｎの出力電圧、となっている。また、ＤＡコンバータＤＣ１〜ＤＣｍの出力電圧は、ＤＡコンバータＤＣ１の出力電圧＜ＤＡコンバータＤＣ２の出力電圧＜・・・＜ＤＡコンバータＤＣｍの出力電圧、となっている。
【００８９】
各ＤＡコンバータＤＣ１〜ＤＣｍおよび各ＤＡコンバータＤＳ１〜ＤＳｎの出力電圧は、ＣＰＵからのデジタル信号によって設定されている。すなわち、ＣＰＵは、各ＤＡコンバータＤＣ１〜ＤＣｍに入力されるデジタル信号の値を設定する機能と、各ＤＡコンバータＤＳ１〜ＤＳｎに入力されるデジタル信号の値を設定する機能とを有している。各ＤＡコンバータＤＣ１〜ＤＣｍに入力されるデジタル信号の値を設定する機能は、特許請求の範囲に記載の行ライン印加電圧設定手段に相当し、各ＤＡコンバータＤＳ１〜ＤＳｎに入力されるデジタル信号の値を設定する機能は、特許請求の範囲に記載の列ライン印加電圧設定手段に相当する。
【００９０】
これにより、タッチ位置検出装置１１においても、図１に示すタッチ位置検出装置１と同様、各コンパレータＣＰＣ１〜ＣＰＣｍの−入力端子に入力する閾値電圧ＶＣを、互いに等しく設定することができ、各コンパレータＣＰＳ１〜ＣＰＳｎの＋入力端子に入力する閾値電圧ＶＳを、互いに等しく設定することができる。また、ＤＡコンバータは、図１６に示す従来のタッチ位置検出装置４０１のＡＤコンバータと比較して、回路構成が簡単で、低コストである。したがって、タッチ位置検出装置１１の構成を従来のタッチ位置検出装置に比べて大幅に簡略化することができる。
【００９１】
上記では、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になるように、大別して２つの構成について説明した。すなわち、図１に示すタッチ位置検出装置１のように、列ライン抵抗ＲＳ１〜ＲＳｎと行ライン抵抗ＲＣ１〜ＲＣｍを設け、列ラインドライバ３と行ラインドライバ４との間のタッチ位置を経由した電流経路の抵抗値を、タッチ位置に関わらず一定にする構成、および、図５に示すタッチ位置検出装置１１のように、列ラインＬＳ１〜ＬＳｎに印加される電圧、および行ラインＬＣ１〜ＬＣｍに印加される電圧を、順次変化させる構成について説明した。
【００９２】
しかしながら、本実施形態は、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になる構成であれば、すなわち、特許請求の範囲に記載の入力電圧定常手段を備える構成であれば、上記の２つの構成に限定されない。例えば、図１に示すタッチ位置検出装置１において、スリーステートバッファＢＳ１〜ＢＳｎ・ＢＣ１〜ＢＣｍの代わりにＤＡコンバータを設け、各ＤＡコンバータの出力電圧、列ライン抵抗ＲＳ１〜ＲＳｎの抵抗値および行ライン抵抗ＲＣ１〜ＲＣｍの抵抗値を、コンパレータＣＰＣ１〜ＣＰＣｍの＋入力端子に入力される電圧、およびコンパレータＣＰＳ１〜ＣＰＳｎの−入力端子に入力される電圧が、それぞれ一定になるように、適宜設定してもよい。
【００９３】
また、上記では、スリーステートバッファＢＳ１〜ＢＳｎ、ＤＡコンバータＤＳ１〜ＤＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎが、それぞれ列ラインＬＳ１〜ＬＳｎと同数設けられ、スリーステートバッファＢＣ１〜ＢＣｍ、ＤＡコンバータＤＣ１〜ＤＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍが、それぞれ行ラインＬＣ１〜ＬＣｍと同数設けられる構成について説明した。続いて、行ラインＬＣ１〜ＬＣｍを駆動するスリーステートバッファ、および行ラインＬＣ１〜ＬＣｍからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図７を参照して説明する。
【００９４】
図７は、本実施形態の変形例に係る行ラインドライバ２４の構成を示す図である。行ラインドライバ２４は、スリーステートバッファＢＣと、コンパレータＣＰＣとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ１を備える構成である。スリーステートバッファＢＣおよびコンパレータＣＰＣは、それぞれ図１に示すスリーステートバッファＢＣ１〜ＢＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍとそれぞれ同一の構成である。
【００９５】
アナログセレクタＳ１は、特許請求の範囲に記載の第１のセレクタに相当する部材であり、ｍ個の入力端子と１個の出力端子を有している。アナログセレクタＳ１の各入力端子は、行ライン抵抗ＲＣ１〜ＲＣｍの一端にそれぞれ接続されている。アナログセレクタＳ１の各入力端子と各行ライン抵抗ＲＣ１〜ＲＣｍの一端との接続点は、抵抗Ｒｄを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＣの＋入力端子は、アナログセレクタＳ１の出力端子に接続され、スリーステートバッファＢＣの出力端子は、抵抗Ｒｃを介してアナログセレクタＳ１の出力端子に接続されている。
【００９６】
アナログセレクタＳ１は、図示しないＣＰＵからのセレクト信号ＳＥＬ１に基づいて、スリーステートバッファＢＣおよびコンパレータＣＰＣを、各行ライン抵抗ＲＣ１〜ＲＣｍの一端と択一的に順次接続する。これにより、スリーステートバッファＢＣは、各行ラインＬＣ１〜ＬＣｍを順次駆動することができる。また、コンパレータＣＰＣの＋入力端子には、各行ラインＬＣ１〜ＬＣｍからの出力電圧が順次入力される。
【００９７】
このように、行ラインドライバ２４は、アナログセレクタＳ１を備えることにより、スリーステートバッファＢＣおよびコンパレータＣＰＣを共通化することができる。したがって、行ラインドライバ２４の構成を図１に示す行ラインドライバ４に比べ、さらに簡単にすることができる。
【００９８】
続いて、列ラインＬＳ１〜ＬＳｎを駆動するスリーステートバッファ、および列ラインＬＳ１〜ＬＳｎからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図８を参照して説明する。
【００９９】
図８は、本実施形態の変形例に係る列ラインドライバ２３の構成を示す図である。列ラインドライバ２３は、スリーステートバッファＢＳと、コンパレータＣＰＳとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ２を備える構成である。スリーステートバッファＢＳおよびコンパレータＣＰＳは、それぞれ図１に示すスリーステートバッファＢＳ１〜ＢＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎとそれぞれ同一の構成である。
【０１００】
アナログセレクタＳ２は、特許請求の範囲に記載の第２のセレクタに相当する部材であり、ｎ個の入力端子と１個の出力端子を有している。アナログセレクタＳ２の各入力端子は、列ライン抵抗ＲＳ１〜ＲＳｎの一端にそれぞれ接続されている。アナログセレクタＳ２の各入力端子と各列ライン抵抗ＲＳ１〜ＲＳｎの一端との接続点は、抵抗Ｒｂを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＳの−入力端子は、アナログセレクタＳ２の出力端子に接続され、スリーステートバッファＢＳの出力端子は、抵抗Ｒａを介してアナログセレクタＳ２の出力端子に接続されている。
【０１０１】
アナログセレクタＳ２は、図示しないＣＰＵからのセレクト信号ＳＥＬ２に基づいて、スリーステートバッファＢＳおよびコンパレータＣＰＳを、各列ライン抵抗ＲＳ１〜ＲＳｎの一端と択一的に順次接続する。これにより、スリーステートバッファＢＳは、各列ラインＬＳ１〜ＬＳｎを順次駆動することができる。また、コンパレータＣＰＳの−入力端子には、各列ラインＬＳ１〜ＬＳｎからの出力電圧が順次入力される。
【０１０２】
このように、列ラインドライバ２３は、アナログセレクタＳ２を備えることにより、スリーステートバッファＢＳおよびコンパレータＣＰＳを共通化することができる。したがって、列ラインドライバ２３の構成を図１に示す列ラインドライバ３に比べ、さらに簡単にすることができる。
【０１０３】
続いて、行ラインＬＣ１〜ＬＣｍを駆動するＤＡコンバータ、および行ラインＬＣ１〜ＬＣｍからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図９を参照して説明する。
【０１０４】
図９は、本実施形態の他の変形例に係る行ラインドライバ３４の構成を示す図である。行ラインドライバ３４は、ＤＡコンバータＤＣと、コンパレータＣＰＣとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ１を備える構成である。ＤＡコンバータＤＣおよびコンパレータＣＰＣは、それぞれ図５に示すＤＡコンバータＤＣ１〜ＤＣｍおよびコンパレータＣＰＣ１〜ＣＰＣｍとそれぞれ同一の構成である。
【０１０５】
アナログセレクタＳ１は、特許請求の範囲に記載の第１のセレクタに相当する部材であり、ｍ個の入力端子と１個の出力端子を有している。アナログセレクタＳ１の各入力端子は、行ラインＬＣ１〜ＬＣｍの一端にそれぞれ接続されている。アナログセレクタＳ１の各入力端子と各行ラインＬＣ１〜ＬＣｍの一端との接続点は、抵抗Ｒｄを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＣの＋入力端子は、アナログセレクタＳ１の出力端子に接続され、ＤＡコンバータＤＣの出力端子は、抵抗Ｒｃを介してアナログセレクタＳ１の出力端子に接続されている。
【０１０６】
アナログセレクタＳ１は、図示しないＣＰＵからのセレクト信号ＳＥＬ１に基づいて、ＤＡコンバータＤＣおよびコンパレータＣＰＣを、各行ラインＬＣ１〜ＬＣｍの一端と択一的に順次接続する。これにより、ＤＡコンバータＤＣは、各行ラインＬＣ１〜ＬＣｍを順次駆動することができる。また、コンパレータＣＰＣの＋入力端子には、各行ラインＬＣ１〜ＬＣｍからの出力電圧が順次入力される。
【０１０７】
なお、ＤＡコンバータＤＣは、接続される行ラインＬＣ１〜ＬＣｍに応じて、出力電圧を切り替える。具体的には、行ラインＬＣ１への出力電圧＜行ラインＬＣ２への出力電圧＜・・・＜行ラインＬＣｍへの出力電圧、となるように、ＤＡコンバータＤＣは出力電圧を順次切り替える。
【０１０８】
このように、行ラインドライバ３４は、アナログセレクタＳ１を備えることにより、ＤＡコンバータＤＣおよびコンパレータＣＰＣを共通化することができる。したがって、行ラインドライバ３４の構成を図５に示す行ラインドライバ１４に比べ、さらに簡単にすることができる。
【０１０９】
続いて、列ラインＬＳ１〜ＬＳｎを駆動するＤＡコンバータ、および列ラインＬＳ１〜ＬＳｎからの電圧が入力されるコンパレータが、それぞれ１つずつ設けられる構成について、図１０を参照して説明する。
【０１１０】
図１０は、本実施形態の他の変形例に係る列ラインドライバ３３の構成を示す図である。列ラインドライバ３３は、ＤＡコンバータＤＳと、コンパレータＣＰＳとをそれぞれ１つずつ備え、さらに、アナログセレクタＳ２を備える構成である。ＤＡコンバータＤＳおよびコンパレータＣＰＳは、それぞれ図５に示すＤＡコンバータＤＳ１〜ＤＳｎおよびコンパレータＣＰＳ１〜ＣＰＳｎとそれぞれ同一の構成である。
【０１１１】
アナログセレクタＳ２は、特許請求の範囲に記載の第２のセレクタに相当する部材であり、ｎ個の入力端子と１個の出力端子を有している。アナログセレクタＳ２の各入力端子は、列ラインＬＳ１〜ＬＳｎの一端にそれぞれ接続されている。アナログセレクタＳ２の各入力端子と各列ラインＬＳ１〜ＬＳｎの一端との接続点は、抵抗Ｒｂを介して電源Ｖｃｃに接続されている。また、コンパレータＣＰＳの−入力端子は、アナログセレクタＳ２の出力端子に接続され、ＤＡコンバータＤＳの出力端子は、抵抗Ｒａを介してアナログセレクタＳ２の出力端子に接続されている。
【０１１２】
アナログセレクタＳ２は、図示しないＣＰＵからのセレクト信号ＳＥＬ２に基づいて、ＤＡコンバータＤＳおよびコンパレータＣＰＳを、各列ラインＬＳ１〜ＬＳｎの一端と択一的に順次接続する。これにより、ＤＡコンバータＤＳは、各列ラインＬＳ１〜ＬＳｎを順次駆動することができる。また、コンパレータＣＰＳの−入力端子には、各列ラインＬＳ１〜ＬＳｎからの出力電圧が順次入力される。
【０１１３】
なお、ＤＡコンバータＤＳは、接続される列ラインＬＳ１〜ＬＳｎに応じて、出力電圧を切り替える。具体的には、列ラインＬＳ１への出力電圧＜列ラインＬＳ２への出力電圧＜・・・＜列ラインＬＳｎへの出力電圧、となるように、ＤＡコンバータＤＳは出力電圧を順次切り替える。
【０１１４】
このように、列ラインドライバ３３は、アナログセレクタＳ２を備えることにより、ＤＡコンバータＤＳおよびコンパレータＣＰＳを共通化することができる。したがって、列ラインドライバ３３の構成を図１４に示す列ラインドライバ１３に比べ、さらに簡単にすることができる。
【０１１５】
〔実施形態の総括〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１６】
本発明に係るタッチ位置検出装置は、金融機関のＡＴＭ（現金自動預け払い機）やプログラマブル表示器の入力装置に利用することができる。
【符号の説明】
【０１１７】
１ タッチ位置検出装置
２ タッチパネル
１１ タッチ位置検出装置
ＢＣ１〜ＢＣｍ スリーステートバッファ（行ライン駆動部）
ＢＳ１〜ＢＳｎ スリーステートバッファ（列ライン駆動部）
ＣＰＣ１〜ＣＰＣｍ コンパレータ（行ライン検出部）
ＣＰＳ１〜ＣＰＳｎ コンパレータ（列ライン検出部）
ＤＣ１〜ＤＣｍ ＤＡコンバータ（行ライン駆動部）
ＤＳ１〜ＤＳｎ ＤＡコンバータ（列ライン駆動部）
ＬＣ１〜ＬＣｍ 行ライン
ＬＳ１〜ＬＳｎ 列ライン
ＲＣ１〜ＲＣｍ 行ライン抵抗
ＲＳ１〜ＲＳｎ 列ライン抵抗
Ｓ１ アナログセレクタ（第１のセレクタ）
Ｓ２ アナログセレクタ（第２のセレクタ）
ＶＣ 閾値電圧（第１の閾値電圧）
ＶＳ 閾値電圧（第２の閾値電圧）
【特許請求の範囲】
【請求項１】
行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、
各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、
各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、
上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、
上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、
上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備えることを特徴とするタッチ位置検出装置。
【請求項２】
上記入力電圧定常手段は、
上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和、および、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする抵抗値定常手段であり、
上記抵抗値定常手段は、上記列ラインと同数の列ライン抵抗と、上記行ラインと同数の行ライン抵抗とを備え、
各列ライン抵抗の一端は、上記列ライン駆動部と上記列ライン検出部とに接続され、各列ライン抵抗の他端は、各列ラインの上記一端に接続され、
各行ライン抵抗の一端は、上記行ライン駆動部と上記行ライン検出部とに接続され、各行ライン抵抗の他端は、各行ラインの上記一端に接続され、
上記列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧は、互いに等しく、
上記行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧は、互いに等しく、
各列ライン抵抗は、接続される列ラインの上記行ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さく、
各行ライン抵抗は、接続される行ラインの上記列ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さいことを特徴とする請求項１に記載のタッチ位置検出装置。
【請求項３】
上記入力電圧定常手段は、
上記行ラインの上記一端側からの配列の順番が大きい列ラインほど、上記列ライン駆動部が印加する電圧を高く設定する列ライン印加電圧設定手段と、
上記列ラインの上記一端側からの配列の順番が大きい行ラインほど、上記行ライン駆動部が印加する電圧を高く設定する行ライン印加電圧設定手段と、で構成されることを特徴とする請求項１に記載のタッチ位置検出装置。
【請求項４】
上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、
上記行ライン駆動部および上記行ライン検出部を、各行ライン抵抗の一端と択一的に順次接続する第１のセレクタと、
上記列ライン駆動部および上記列ライン検出部を、各列ライン抵抗の一端と択一的に順次接続する第２のセレクタとを備えることを特徴とする請求項２に記載のタッチ位置検出装置。
【請求項５】
上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、
上記行ライン駆動部および上記行ライン検出部を、各行ラインの一端と択一的に順次接続する第１のセレクタと、
上記列ライン駆動部および上記列ライン検出部を、各列ラインの一端と択一的に順次接続する第２のセレクタとを備えることを特徴とする請求項３に記載のタッチ位置検出装置。
【請求項１】
行方向に配列される複数本の列ラインおよび上記列ラインと離間して列方向に配列される複数本の行ラインを有するタッチパネルと、
各列ラインの一端に電圧を印加することにより、各列ラインを順次駆動する列ライン駆動部と、
各行ラインの一端に電圧を印加することにより、各行ラインを順次駆動する行ライン駆動部と、
上記列ライン駆動部が各列ラインを駆動しているときに、各行ラインの上記一端から入力される電圧を第１の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記列ラインと接触している行ラインを検出する行ライン検出部と、
上記行ライン駆動部が各行ラインを駆動しているときに、各列ラインの上記一端から入力される電圧を第２の閾値電圧と比較することにより、上記タッチパネルへの押圧によって上記行ラインと接触している列ラインを検出する列ライン検出部と、を備えるタッチ位置検出装置であって、
上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ラインに接触する行ラインの上記一端から上記行ライン検出部に入力される電圧、および、行ラインに接触する列ラインの上記一端から上記列ライン検出部に入力される電圧を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする入力電圧定常手段を備えることを特徴とするタッチ位置検出装置。
【請求項２】
上記入力電圧定常手段は、
上記列ラインのいずれか１本と上記行ラインのいずれか１本とが接触する場合に、列ライン駆動部と接触位置との間の抵抗値と、行ライン検出部と接触位置との間の抵抗値との和、および、行ライン駆動部と接触位置との間の抵抗値と、列ライン検出部と接触位置との間の抵抗値との和を、互いに接触する列ラインと行ラインとの組み合わせによらず、それぞれ一定にする抵抗値定常手段であり、
上記抵抗値定常手段は、上記列ラインと同数の列ライン抵抗と、上記行ラインと同数の行ライン抵抗とを備え、
各列ライン抵抗の一端は、上記列ライン駆動部と上記列ライン検出部とに接続され、各列ライン抵抗の他端は、各列ラインの上記一端に接続され、
各行ライン抵抗の一端は、上記行ライン駆動部と上記行ライン検出部とに接続され、各行ライン抵抗の他端は、各行ラインの上記一端に接続され、
上記列ライン駆動部が各列ラインを駆動しているときに各列ライン抵抗の一端に印加される電圧は、互いに等しく、
上記行ライン駆動部が各行ラインを駆動しているときに各行ライン抵抗の一端に印加される電圧は、互いに等しく、
各列ライン抵抗は、接続される列ラインの上記行ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さく、
各行ライン抵抗は、接続される行ラインの上記列ラインの上記一端側からの配列の順番が大きいほど、抵抗値が小さいことを特徴とする請求項１に記載のタッチ位置検出装置。
【請求項３】
上記入力電圧定常手段は、
上記行ラインの上記一端側からの配列の順番が大きい列ラインほど、上記列ライン駆動部が印加する電圧を高く設定する列ライン印加電圧設定手段と、
上記列ラインの上記一端側からの配列の順番が大きい行ラインほど、上記行ライン駆動部が印加する電圧を高く設定する行ライン印加電圧設定手段と、で構成されることを特徴とする請求項１に記載のタッチ位置検出装置。
【請求項４】
上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、
上記行ライン駆動部および上記行ライン検出部を、各行ライン抵抗の一端と択一的に順次接続する第１のセレクタと、
上記列ライン駆動部および上記列ライン検出部を、各列ライン抵抗の一端と択一的に順次接続する第２のセレクタとを備えることを特徴とする請求項２に記載のタッチ位置検出装置。
【請求項５】
上記列ライン駆動部と、上記行ライン駆動部と、上記行ライン検出部と、上記列ライン検出部とをそれぞれ１つずつ備え、
上記行ライン駆動部および上記行ライン検出部を、各行ラインの一端と択一的に順次接続する第１のセレクタと、
上記列ライン駆動部および上記列ライン検出部を、各列ラインの一端と択一的に順次接続する第２のセレクタとを備えることを特徴とする請求項３に記載のタッチ位置検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１１−２２７８８（Ｐ２０１１−２２７８８Ａ）
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願番号】特願２００９−１６７０７３（Ｐ２００９−１６７０７３）
【出願日】平成２１年７月１５日（２００９．７．１５）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願日】平成２１年７月１５日（２００９．７．１５）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
[ Back to top ]